隨機(jī)數(shù)后處理電路的制作方法
【技術(shù)領(lǐng)域】
[0001]本實用新型涉及電子電路及數(shù)據(jù)處理技術(shù)領(lǐng)域，具體涉及一種隨機(jī)數(shù)后處理電路。
【背景技術(shù)】
[0002]隨著信息通信技術(shù)的迅猛發(fā)展，在許多電子產(chǎn)品應(yīng)用里面信息安全變得越來越重要。特別是在智能卡通信系統(tǒng)里，信息安全更是重中之重。因此，信息加密技術(shù)在智能卡與讀卡器的通信系統(tǒng)中被廣泛應(yīng)用。加密技術(shù)的安全性，取決于每次通信時所使用到的“種子”碼，其中“種子”碼是由隨機(jī)數(shù)產(chǎn)生器產(chǎn)生的。現(xiàn)在使用的智能卡技術(shù)中，大多數(shù)是采用偽隨機(jī)的方法產(chǎn)生“種子”碼的，偽隨機(jī)的“種子”碼是可以很容易被破解的，所以對整個交易系統(tǒng)的安全性構(gòu)成很大的威脅。因此，真隨機(jī)數(shù)產(chǎn)生器就顯得非常重要，特別是在對安全性要求高的應(yīng)用系統(tǒng)中。
[0003]眾所周知，隨機(jī)源的隨機(jī)性能的好壞直接決定了真隨機(jī)數(shù)發(fā)生器的質(zhì)量?；谖锢黼S機(jī)源產(chǎn)生的真隨機(jī)數(shù)雖然在隨機(jī)序列的長度、獨立性等方面比偽隨機(jī)數(shù)發(fā)生器得到了突破性的進(jìn)展，但是其產(chǎn)生的真隨機(jī)數(shù)序列的隨機(jī)性不夠穩(wěn)定，隨機(jī)數(shù)的質(zhì)量不高，不能很好地滿足應(yīng)用需求。通常，還要對隨機(jī)源進(jìn)行后處理，使其輸出高質(zhì)量的真隨機(jī)序列。
【實用新型內(nèi)容】
[0004]本實用新型提供了一種隨機(jī)數(shù)后處理電路，旨在提高物理隨機(jī)源產(chǎn)生的隨機(jī)數(shù)序列的質(zhì)量，使得最終所輸出的隨機(jī)序列具有均勻性好、獨立性高等特點，提高加密技術(shù)的安全性，在智能卡信息安全等方面有較高的實際應(yīng)用價值。本實用新型的目的由以下技術(shù)方案實現(xiàn):
[0005]一種隨機(jī)數(shù)后處理電路，包括:隨機(jī)數(shù)預(yù)處理器，其輸入端連接物理隨機(jī)源，輸出端連接隨機(jī)數(shù)質(zhì)量檢測器的輸入端，用于對物理隨機(jī)源產(chǎn)生的隨機(jī)序列進(jìn)行采樣與異或處理；隨機(jī)數(shù)質(zhì)量檢測器，其輸出端連接隨機(jī)數(shù)插入處理器的輸入端，用于檢測經(jīng)過預(yù)處理后的隨機(jī)序列是否通過設(shè)定要求，通過則提供隨機(jī)數(shù)插入使能信號insert_enl與insert_en2及通過檢測的隨機(jī)序列，否則不進(jìn)行操作；隨機(jī)數(shù)插入處理器，其輸出端分別連接移位寄存器I和移位寄存器2，隨機(jī)數(shù)插入處理器通過插入使能信號insert_enl與insert_en2分別對移位寄存器I和移位寄存器2在不同時刻插入通過檢測的隨機(jī)序列；移位寄存器I和移位寄存器2，各自的輸出端連接異或處理鏈網(wǎng)絡(luò)的相應(yīng)輸入端；異或處理鏈網(wǎng)絡(luò)，用于對移位寄存器I和移位寄存器2中的數(shù)據(jù)按位進(jìn)行異或處理后將最終的真隨機(jī)序列存到隨機(jī)數(shù)輸出寄存器，其輸出端連接隨機(jī)數(shù)輸出寄存器的輸入端；隨機(jī)數(shù)輸出寄存器，其輸出端作為隨機(jī)數(shù)后處理電路的輸出端。
[0006]作為具體的技術(shù)方案，所述隨機(jī)數(shù)預(yù)處理器包括D觸發(fā)器1、D觸發(fā)器2和異或門，D觸發(fā)器I的D端接入物理隨機(jī)源產(chǎn)生的隨機(jī)序列，CP端接入1.69M時鐘源，D觸發(fā)器I的數(shù)據(jù)輸出信號與D觸發(fā)器2數(shù)據(jù)輸出信號通過異或門進(jìn)行異或操作，得到的結(jié)果作為D觸發(fā)器2的數(shù)據(jù)輸入信號；D觸發(fā)器2的輸出信號為預(yù)處理后的隨機(jī)序列。
[0007]作為具體的技術(shù)方案，所述隨機(jī)數(shù)質(zhì)量檢測器包括寄存器bit_cnt和翻轉(zhuǎn)計數(shù)器toggle_Cnt，寄存器bit_cnt在隨機(jī)數(shù)預(yù)處理器開始采樣物理隨機(jī)源序列時計數(shù)，每個時鐘周期bit_cnt寄存器加1，計數(shù)值達(dá)到48后重新計數(shù)；翻轉(zhuǎn)計數(shù)器toggle_cnt用于對預(yù)處理后得到的隨機(jī)序列進(jìn)行翻轉(zhuǎn)計數(shù)，預(yù)處理后的隨機(jī)序列每變化一次翻轉(zhuǎn)計數(shù)器toggle_cnt加1，在48個時鐘周期后停止計數(shù)；如果toggle_cnt計數(shù)結(jié)果大于4且小于48則檢測通過，否則認(rèn)為隨機(jī)序列不合要求；隨機(jī)數(shù)質(zhì)量檢測器還提供隨機(jī)數(shù)插入使能信號insert_enl與insert_en2，供隨機(jī)數(shù)插入器使用，其中，nsert_enl = I的條件為:寄存器bit_cnt = m，m 表不 2、8、14、20、26、32、38、44 ；nsert_en2 = I 的條件為:寄存器 bit_cnt=k，k 表示 5、11、17、23、29、35、41、47。
[0008]作為具體的技術(shù)方案，所述隨機(jī)數(shù)插入處理器包括兩個與門電路，第一與門電路的兩個輸入端分別接隨機(jī)數(shù)插入使能信號inSert_enl和檢測通過的隨機(jī)序列，輸出連接移位寄存器I ;第二與門電路的兩個輸入端分別接隨機(jī)數(shù)插入使能信號inSert_enl和檢測通過的隨機(jī)序列rng_pre，輸出連接移位寄存器2。
[0009]作為具體的技術(shù)方案，所述移位寄存器I和移位寄存器2都為8位移位寄存器，移位寄存器I移動數(shù)據(jù)的方向為從高位bit7到低位bitO ;移位寄存器2移動數(shù)據(jù)的方向為從低位bitO到高位bit7。
[0010]作為具體的技術(shù)方案，所述異或處理鏈網(wǎng)絡(luò)包括八個異或門電路，對移位寄存器I和移位寄存器2中的數(shù)據(jù)按位進(jìn)行的異或操作，異或處理鏈網(wǎng)絡(luò)的異或操作結(jié)果送到隨機(jī)數(shù)輸出寄存器。
[0011]本實用新型提供的隨機(jī)數(shù)后處理電路，首先對物理源產(chǎn)生的隨機(jī)序列進(jìn)行預(yù)處理，然后通過對隨機(jī)數(shù)插入的控制，使后續(xù)的處理相當(dāng)于采用了兩路相互獨立且相同的數(shù)據(jù)源產(chǎn)生的隨機(jī)序列，最后經(jīng)過異或鏈網(wǎng)絡(luò)擾亂輸出位流，得到了高質(zhì)量的隨機(jī)數(shù)。此外對預(yù)處理后隨機(jī)數(shù)質(zhì)的量進(jìn)行了檢測，保證了最終隨機(jī)數(shù)的高隨機(jī)性。本實用新型的有益效果在于:本實用新型的預(yù)處理過程、隨機(jī)數(shù)插入過程與異或操作過程都可以提高隨機(jī)序列的隨機(jī)性，三個過程的級聯(lián)組合使用，可以使隨機(jī)數(shù)后處理電路得到高質(zhì)量的隨機(jī)數(shù)，以便更好的滿足實際的需要。
【附圖說明】
[0012]圖1為本實用新型實施例提供的隨機(jī)數(shù)后處理電路的結(jié)構(gòu)框圖。
[0013]圖2為本實用新型實施例提供的隨機(jī)數(shù)后處理電路中隨機(jī)預(yù)處理單元的結(jié)構(gòu)圖。
[0014]圖3為本實用新型實施例提供的隨機(jī)數(shù)后處理電路中隨機(jī)數(shù)插入處理器、移位寄存器1、移位寄存器2、異或處理鏈網(wǎng)絡(luò)和隨機(jī)數(shù)輸出寄存器部分的組合結(jié)構(gòu)圖。
【具體實施方式】
[0015]下面結(jié)合附圖對本實用新型進(jìn)行詳細(xì)闡述。
[0016]如圖1所示，本實施例提供的隨機(jī)數(shù)后處理電路包括:隨機(jī)數(shù)預(yù)處理器、隨機(jī)數(shù)質(zhì)量檢測器、隨機(jī)數(shù)插入處理器、移位寄存器1、移位寄存器2、異或處理鏈網(wǎng)絡(luò)和隨機(jī)數(shù)輸出寄存器；隨機(jī)數(shù)預(yù)處理器的輸入端連接物理隨機(jī)源，輸出端連接隨機(jī)數(shù)質(zhì)量檢測器的輸入端，隨機(jī)數(shù)質(zhì)量檢測器的輸出端連接隨機(jī)數(shù)插入處理器的輸入端，隨機(jī)數(shù)插入處理器的輸出端分別連接移位寄存器I和移位寄存器2，移位寄存器I和移位寄存器2的輸出端連接異或處理鏈網(wǎng)絡(luò)的輸入端，異或處理鏈網(wǎng)絡(luò)的輸出端連接隨機(jī)數(shù)輸出寄存器的輸入端，隨機(jī)數(shù)輸出寄存器的輸出端作為隨機(jī)數(shù)后處理電路的輸出端。
[0017]基于上述隨機(jī)數(shù)后處理電路的隨機(jī)數(shù)后處理，其主要包括:物理隨機(jī)源輸出序列首先送到隨機(jī)數(shù)預(yù)處理器；經(jīng)過預(yù)處理后的隨機(jī)數(shù)送到隨機(jī)數(shù)質(zhì)量檢測器；然后經(jīng)過隨機(jī)數(shù)插入器把隨機(jī)數(shù)分別送到移位寄存器I和移位寄存器2 ;移位寄存器I和移位寄存器2中的數(shù)據(jù)按位經(jīng)過異或處理后把最終的真隨機(jī)數(shù)存到隨機(jī)數(shù)輸出寄存器。以下結(jié)合附圖進(jìn)行詳細(xì)描述:
[0018]如圖2所示，隨機(jī)數(shù)預(yù)處理器包括D觸發(fā)器1、D觸發(fā)器2及異或門，D觸發(fā)器I的D端用于接入物理隨機(jī)源產(chǎn)生的隨機(jī)序列TRNG，CP端接入1.69M時鐘源，，這樣對隨機(jī)序列進(jìn)行了采樣與同步過程；D觸發(fā)器I的數(shù)據(jù)輸出信號與D觸發(fā)器2數(shù)據(jù)輸出信號通過異或門進(jìn)行異或操作，得到的結(jié)果作為D觸發(fā)器2的數(shù)據(jù)輸入信號；D觸發(fā)器2的輸出信號為預(yù)處理后的隨機(jī)序列:rng_pre，經(jīng)過預(yù)處理后提高了隨機(jī)序列的隨機(jī)性。
[0019]本實施例提供的隨機(jī)數(shù)質(zhì)量檢測器包括寄存器bit_cnt和翻轉(zhuǎn)計數(shù)器toggle_cnt，寄存器bit_cnt在開始采樣物理隨機(jī)源序列時計數(shù)，每個時鐘周期bit_cnt寄存器加I，計數(shù)值達(dá)到48后重新計數(shù)；翻轉(zhuǎn)計