一種i2c隔離電路及i2c總線系統(tǒng)的制作方法
【技術領域】
[0001]本申請涉及通信技術領域，尤其涉及一種I2C隔離電路及I2C總線系統(tǒng)。
【背景技術】
[0002]在通信電源中，經常用到I2C(Inter — Integrated Circuit)總線。I2C總線是兩線式串行總線，用于連接微控制器以及外圍設備，是微電子通信領域廣泛采用的一種總線標準。
[0003]參照圖1，為現有技術的I2C總線系統(tǒng)的結構圖。如圖1所示，在I2C總線系統(tǒng)中，每個主節(jié)點設備10上可以掛接多個從節(jié)點設備11。
[0004]在實際應用中，當主節(jié)點設備10處于工作狀態(tài)時，如果直接將從節(jié)點設備11掛接到主節(jié)點設備10上，并實現主節(jié)點設備10和從節(jié)點設備11的數據通信，則很容易使得主節(jié)點設備10的正常工作受到影響，并對主節(jié)點設備10和從節(jié)點設備11的使用壽命造成損害。
[0005]為此，需要設計合適的隔離電路12，在主節(jié)點設備10處于工作狀態(tài)時，實現從節(jié)點設備11與主節(jié)點設備10的電路隔離；在主節(jié)點設備10處于空閑狀態(tài)時，再實現從節(jié)點設備11與主節(jié)點設備10的電平轉換，完成從節(jié)點設備11的通信接入。
[0006]現有技術采用的I2C隔離電路，均具有電路復雜、實現成本較高的缺陷。因此，如何設計得到結構簡單且易于實現的I2C隔離電路，是本領域技術人員急需解決的技術問題。
【實用新型內容】
[0007]本申請?zhí)峁┮环NI2C隔離電路及I2C總線系統(tǒng)，以解決現有技術的I2C隔離電路存在的電路復雜、實現成本較高的問題。
[0008]根據本申請實施例的第一方面，提供一種I2C隔離電路，所述電路用于將I2C系統(tǒng)中的從節(jié)點設備接入到主節(jié)點設備上；
[0009]所述電路包括:第一 MOS管、第二 MOS管、第三MOS管、第四MOS管、第一電阻、第二電阻、第三電阻、第四電阻；
[0010]其中，所述第一 MOS管的源極和第一電阻的一端接所述主節(jié)點設備的數據信號出入端口 ；所述第一電阻的另一端接I2C控制端的總線電平；
[0011]所述第一 MOS管的漏極接所述第二 MOS管的漏極；所述第一 MOS管的柵極和所述第二 MOS管的柵極短接后，接所述主節(jié)點設備的開關控制信號輸出端口 ；
[0012]所述第二 MOS管的源極和所述第三電阻的一端接所述從節(jié)點設備的數據信號出入端口 ；所述第三電阻的另一端接I2C設備端的總線電平；
[0013]所述第三MOS管的源極和所述第二電阻的一端接所述主節(jié)點設備的時鐘信號輸出端口 ；所述第二電阻的另一端接所述I2C控制端的總線電平；
[0014]所述第三MOS管的漏極接所述第四MOS管的漏極；所述第三MOS管的柵極和所述第四MOS管的柵極短接后，接所述主節(jié)點設備的開關控制信號輸出端口 ；
[0015]所述第四MOS管的源極和所述第四電阻的一端接所述從節(jié)點設備的時鐘信號接收端口 ；所述第四電阻的另一端接所述I2C設備端的總線電平；
[0016]其中，所述電路滿足:
[0017]V12c en-VCCA 彡 Vgs a
[0018]V12c EN-VCCB 彡 Vgs a
[0019]Vl2C—EN》V GS—th
[0020]所述VI2tEN為所述主節(jié)點設備的開關控制信號輸出端口輸出的控制信號的電平幅度；所述VCCA為I2C控制端的總線電平；所述VCCB為I2C設備端的總線電平；所述Ves th為所述電路中各MOS管的最低開啟電壓門限值；
[0021]當所述主節(jié)點設備處于默認或工作狀態(tài)時，所述V12cen為低電平；當所述主節(jié)點設備處于空閑狀態(tài)時，所述V12c en為高電平。
[0022]優(yōu)選的，所述第一電阻、第二電阻、第三電阻和第四電阻的取值在2.2ΚΩ至4.7ΚΩ之間。
[0023]本申請實施例還提供一種I2C總線系統(tǒng)，所述I2C總線系統(tǒng)中，各從節(jié)點設備分別通過一 I2C隔離電路掛接在主節(jié)點設備上；
[0024]所述I2C隔離電路包括:第一 MOS管、第二 MOS管、第三MOS管、第四MOS管、第一電阻、第二電阻、第三電阻、第四電阻；
[0025]其中，所述第一 MOS管的源極和第一電阻的一端接所述主節(jié)點設備的數據信號出入端口 ；所述第一電阻的另一端接I2C控制端的總線電平；
[0026]所述第一 MOS管的漏極接所述第二 MOS管的漏極；所述第一 MOS管的柵極和所述第二 MOS管的柵極短接后，接所述主節(jié)點設備的開關控制信號輸出端口 ；
[0027]所述第二 MOS管的源極和所述第三電阻的一端接所述從節(jié)點設備的數據信號出入端口 ；所述第三電阻的另一端接I2C設備端的總線電平；
[0028]所述第三MOS管的源極和所述第二電阻的一端接所述主節(jié)點設備的時鐘信號輸出端口 ；所述第二電阻的另一端接所述I2C控制端的總線電平；
[0029]所述第三MOS管的漏極接所述第四MOS管的漏極；所述第三MOS管的柵極和所述第四MOS管的柵極短接后，接所述主節(jié)點設備的開關控制信號輸出端口 ；
[0030]所述第四MOS管的源極和所述第四電阻的一端接所述從節(jié)點設備的時鐘信號接收端口 ；所述第四電阻的另一端接所述I2C設備端的總線電平；
[0031]其中，所述電路滿足:
[0032]V12c en-VCCA ( Vcs th
[0033]V12c en-VCCB 彡 Vcs th
[0034]Vl2C—EN》V GS—th
[0035]所述VI2tEN為所述主節(jié)點設備的開關控制信號輸出端口輸出的控制信號的電平幅度；所述VCCA為I2C控制端的總線電平；所述VCCB為I2C設備端的總線電平；所述Ves th為所述電路中各MOS管的最低開啟電壓門限值。
[0036]優(yōu)選的，所述第一電阻、第二電阻、第三電阻和第四電阻的取值在2.2ΚΩ至4.7ΚΩ之間。
[0037]本申請實施例的I2C隔離電路，可以實現I2C總線系統(tǒng)中，對主節(jié)點設備和從節(jié)點設備之間的可控制的電路隔離功能。在默認狀態(tài)下或主節(jié)點設備處于工作狀態(tài)下，實現主節(jié)點設備和從節(jié)點設備之間的電路隔離，此時即使將從節(jié)點設備掛接在主節(jié)點設備上，也不會實現主節(jié)點設備和從節(jié)點設備之間的數據通信，實現設備間安全的熱插拔；在主節(jié)點設備處于空閑狀態(tài)下，實現主節(jié)點設備和從節(jié)點設備之間的電平轉換，從而實現I2C總線系統(tǒng)中，主節(jié)點設備和從節(jié)點設備之間的正常數據傳輸。
[0038]本申請實施例所述的I2C隔離電路，采用MOS管設計，其電路結構簡單且成本較低，使得該電路易于實現，能夠解決現有技術中存在的電路復雜不易實現的問題。
【附圖說明】
[0039]圖1為現有技術的I2C總線系統(tǒng)的結構圖；
[0040]圖2為本申請實施例的I2C總線系統(tǒng)的結構圖。
【具體實施方式】
[0041]這里將詳細地對示例性實施例進行說明，其示例表示在附圖中。下面的描述涉及附圖時，除非另有表示，不同附圖中的相同數字表示相同或相似的要素。以下示例性實施例中所描述的實施方式并不代表與本申請相一致的所有實施方式。相反，它們僅是與如所附權利要求書中所詳述的、本申請的一些方面相一致的裝置和方法的例子。
[0042]在本申請使用的術語是僅僅出于描述特定實施例的目的，而非旨在限制本申請。在本申請和所附權利要求書中所使用的單數形式的“一種”、“所述”和“該”也旨在包括多數形式，除非上下文清楚地表示其他含義。還應當理解，本文中使用的術語“和/或”是指并包含一個或多個相關聯的列出項目的任何或所有可能組合。
[0043]應當理解，盡管在本申請可能采用術語第一、第二、第三等來描述各種信息，但這些信息不應限于這些術語。這些術語僅用來將同一類型的信息彼此區(qū)分開。例如，在不脫離本申請范圍的情況下，第一信息也可以被稱為第二信息，類似地，第二信息也可以被稱為第一信息。取決于語境，如在此所使用的詞語“如果”可以被解釋成為“在……時”或“當……時”或“響應于確定”。
[0044]本申請的目的在于提供一種I2C隔離電路以及I2C總線系統(tǒng)，能夠實現I2C系統(tǒng)中從節(jié)點設備與主節(jié)點設備之間的電平轉換和電路隔離，從而可以實現設備與I2C總線的電壓匹配，并支持設備之間的熱插拔；且本申請實施例所述的電路結構簡單，成本較低，易于實現。
[0045]參照圖2，為本申請實施例的I2C總線系統(tǒng)的結構圖。
[0046]如圖2所示，主節(jié)點設備20和至少一個從節(jié)點設備21。其中，每個從節(jié)點設備21分別通過一個I2C隔離電路22掛接在所述主節(jié)點設備20上。通過所述I2C隔離電路22，可以實現主節(jié)點設備20與從節(jié)點設備21之間的電平轉換和電路隔離。
[0047]需要說明的是，在I2C總線系統(tǒng)中包括兩條總線線路:串行數據線SDA和串行時鐘線 SCLo
[0048]如圖2所示，I2C系統(tǒng)中的時