基于單片fpga的彈載sar成像系統(tǒng)架構(gòu)設(shè)計(jì)的制作方法
【專利摘要】本發(fā)明屬于雷達(dá)信號(hào)處理領(lǐng)域，公開(kāi)了一種基于單片F(xiàn)PGA的彈載SAR成像系統(tǒng)架構(gòu)設(shè)計(jì)，單片F(xiàn)PGA包括處理模塊PS和可編程邏輯模塊PL，PS模塊中設(shè)置有雙核ARM和DDR存儲(chǔ)器，PL模塊中設(shè)置有FPGA模塊、RAM模塊和DMA模塊，F(xiàn)PGA模塊用于獲取中頻數(shù)字回波信號(hào)，進(jìn)行數(shù)字下變頻、距離向脈沖壓縮，并將結(jié)果存儲(chǔ)于RAM模塊；ARM核0對(duì)距離脈壓圖像數(shù)據(jù)依次進(jìn)行多普勒中心估計(jì)、距離走動(dòng)校正、距離彎曲校正、多普勒調(diào)頻估計(jì)；FPGA模塊對(duì)距離向校正后的圖像數(shù)據(jù)進(jìn)行運(yùn)動(dòng)誤差補(bǔ)償、方位非線性變標(biāo)和方位向脈沖壓縮；ARM核1還用于對(duì)方位脈壓圖像數(shù)據(jù)進(jìn)行多視處理和量化處理，得到SAR圖像數(shù)據(jù)。
【專利說(shuō)明】
基于單片F(xiàn)PGA的彈載SAR成像系統(tǒng)架構(gòu)設(shè)計(jì)
技術(shù)領(lǐng)域
[0001]本發(fā)明涉及雷達(dá)信號(hào)處理領(lǐng)域，尤其涉及一種基于單片F(xiàn)PGA的彈載SAR成像系統(tǒng) 架構(gòu)設(shè)計(jì)，可用于彈載SAR(合成孔徑雷達(dá))實(shí)時(shí)成像處理。
【背景技術(shù)】
[0002] 合成孔徑雷達(dá)（Synthetic Aperture Radar，SAR)具有全天時(shí)、全天候、遠(yuǎn)距離和 高分辨率成像等特點(diǎn)。合成孔徑雷達(dá)的一個(gè)重要功能是成像，這已廣泛應(yīng)用于軍事和民用 領(lǐng)域。
[0003] 由于彈載SAR比機(jī)載SAR、星載SAR的運(yùn)動(dòng)更復(fù)雜，實(shí)時(shí)性要求更高，所以彈載SAR成 像的研究和應(yīng)用還是相對(duì)緩慢。但是出于增強(qiáng)國(guó)防和軍事力量的需要，各國(guó)對(duì)精確制導(dǎo)技 術(shù)要求的不斷提高，彈載SAR實(shí)時(shí)成像成為了研究的新熱點(diǎn)。
[0004] 傳統(tǒng)雷達(dá)成像實(shí)時(shí)處理采用多DSP或DSP+FPGA的方式。不過(guò)這種做法的缺點(diǎn)就是 系統(tǒng)結(jié)構(gòu)復(fù)雜，功耗大，效率低，很難滿足現(xiàn)代雷達(dá)的要求。

【發(fā)明內(nèi)容】

[0005] 針對(duì)上述問(wèn)題，本發(fā)明的目的在于提供一種基于單片F(xiàn)PGA的彈載SAR成像系統(tǒng)架 構(gòu)設(shè)計(jì)，用單片F(xiàn)PGA實(shí)現(xiàn)整個(gè)彈載SAR圖像的處理過(guò)程，具有高性能和低功耗的特點(diǎn)，特別 在設(shè)備所占空間方面有顯著優(yōu)勢(shì)。
[0006] 本發(fā)明的技術(shù)思路是:所述單片F(xiàn)PGA芯片包括處理器系統(tǒng)(Processing System， PS)模塊和可編程邏輯(ProgrammabIe Logic，PL)模塊，所述PS模塊中設(shè)置有雙核ARM，所述 PL模塊中設(shè)置有FPGA，所述雙核ARM包含ARM核0和ARM核1。用ARM核1做系統(tǒng)的時(shí)序控制和圖 像的多視、量化處理，其中，系統(tǒng)的時(shí)序控制包括伺服天線、慣導(dǎo)模塊、微波模塊、主控臺(tái)、圖 像顯示模塊的控制；用ARM核0和PL做成像算法的處理，具體來(lái)說(shuō)就是用PL做數(shù)字下變頻、距 離脈壓以及方位向處理，而ARM核0用來(lái)做算法其他模塊的處理，其中，方位向處理包括:運(yùn) 動(dòng)誤差補(bǔ)償、方位非線性變標(biāo)和SPECAN處理(即方位脈壓）。
[0007] 為達(dá)到上述目的，本發(fā)明的實(shí)施例采用如下技術(shù)方案予以實(shí)現(xiàn)。
[0008] 一種基于單片F(xiàn)PGA的彈載SAR成像系統(tǒng)架構(gòu)設(shè)計(jì)，所述單片F(xiàn)PGA包括PS和PL，所述 處理模塊PS中設(shè)置有雙核ARM和DDR存儲(chǔ)器，所述可編程邏輯模塊PL中設(shè)置有FPGA模塊、RAM 模塊和DM模塊，所述雙核ARM包含ARM核0和ARM核1，所述系統(tǒng)架構(gòu)設(shè)計(jì)包括：
[0009] FPGA模塊用于獲取中頻數(shù)字回波信號(hào)，對(duì)所述中頻數(shù)字回波信號(hào)進(jìn)行數(shù)字下變 頻，得到原始圖像數(shù)據(jù)，并對(duì)所述原始圖像數(shù)據(jù)進(jìn)行距離向脈沖壓縮，得到距離脈壓圖像數(shù) 據(jù)，將所述距離脈壓圖像數(shù)據(jù)存儲(chǔ)于所述RAM模塊；
[0010]所述DMA模塊用于將所述RAM模塊中的距離脈壓圖像數(shù)據(jù)傳送到所述DDR存儲(chǔ)器 中；
[0011]所述ARM核0用于獲取所述DDR存儲(chǔ)器中的距離脈壓圖像數(shù)據(jù)，對(duì)所述距離脈壓圖 像數(shù)據(jù)依次進(jìn)行多普勒中心估計(jì)、距離走動(dòng)校正和距離彎曲校正，得到距離向校正后的圖 像數(shù)據(jù);再將所述距離向校正后的圖像數(shù)據(jù)存儲(chǔ)于所述DDR存儲(chǔ)器中，并對(duì)所述距離向校正 后的圖像數(shù)據(jù)進(jìn)行多普勒調(diào)頻估計(jì)，得到方位運(yùn)動(dòng)補(bǔ)償函數(shù)；
[0012]所述DMA模塊還用于將所述DDR存儲(chǔ)器中的距離向校正后的圖像數(shù)據(jù)傳送到所述 RAM模塊中；
[0013]所述FPGA模塊還用于從所述RAM模塊中獲取所述距離向校正后的圖像數(shù)據(jù)，并根 據(jù)所述方位運(yùn)動(dòng)補(bǔ)償函數(shù)對(duì)所述距離向校正后的圖像數(shù)據(jù)進(jìn)行運(yùn)動(dòng)誤差補(bǔ)償、方位非線性 變標(biāo)和方位向脈沖壓縮，得到方位脈壓圖像數(shù)據(jù);再將所述方位脈壓圖像數(shù)據(jù)存儲(chǔ)于所述 RAM模塊中；
[0014]所述DMA模塊還用于將所述RAM模塊中的方位脈壓圖像數(shù)據(jù)傳送到所述DDR存儲(chǔ)器 中；
[0015]所述ARM核1用于獲取所述DDR存儲(chǔ)器中的方位脈壓圖像數(shù)據(jù)，并對(duì)所述方位脈壓 圖像數(shù)據(jù)進(jìn)行多視處理和量化處理，得到SAR圖像數(shù)據(jù)。
[0016]本發(fā)明技術(shù)方案的特點(diǎn)和進(jìn)一步的改進(jìn)為：
[0017] (1)所述ARM核0用于數(shù)據(jù)處理，所述ARM核1還用于時(shí)序控制和圖像的多視、量化處 理。
[0018] (2)所述處理模塊PS中還設(shè)置有高性能/帶寬AXI端口HP口，其特征在于，所述DMA 模塊用于將所述RAM模塊中的距離脈壓圖像數(shù)據(jù)通過(guò)所述HP 口傳送到所述DDR存儲(chǔ)器中。
[0019] (3)所述處理模塊PS上還設(shè)置有加速器一致性端口 ACP口，所述DMA模塊用于將所 述DDR存儲(chǔ)器中的距離向校正后的圖像數(shù)據(jù)通過(guò)所述ACP 口傳送到所述RAM模塊中。
[0020] (4)所述處理模塊PS中還設(shè)置有通用AXI端口GP口，所述DMA模塊通過(guò)所述GP口進(jìn) 行初始化和傳輸控制。
[0021] (5)所述ARM核0和所述ARM核1共享所述DDR存儲(chǔ)器。
[0022] (6)所述ARM核1在對(duì)所述方位脈壓圖像數(shù)據(jù)進(jìn)行多視處理和量化處理時(shí)，ARitfSO 還用于接收所述DMA模塊傳送的下一輪距離脈壓圖像數(shù)據(jù)，并對(duì)所述距離脈壓圖像數(shù)據(jù)進(jìn) 行多普勒中心估計(jì)、距離走動(dòng)校正和距離彎曲校正。
[0023] (7)DDR存儲(chǔ)器分為以下存儲(chǔ)區(qū)域:存放ARM程序的區(qū)域、存放距離脈壓圖像數(shù)據(jù)的 區(qū)域、ARM成像數(shù)據(jù)緩存區(qū)域、多視處理和量化處理后存放圖像數(shù)據(jù)的區(qū)域、存放雙核ARM共 享數(shù)據(jù)和指令的區(qū)域。
[0024] (8)所述單片F(xiàn)PGA采用單片ZYNQ-7000系列芯片實(shí)現(xiàn)。
[0025]與現(xiàn)有技術(shù)相比，本發(fā)明的有益效果是：第一，本發(fā)明以單片F(xiàn)PGA作為核心處理 器，代替了傳統(tǒng)的FPGA+DSP的架構(gòu)，充分發(fā)揮了處理能力強(qiáng)的優(yōu)勢(shì)，不僅達(dá)到了實(shí)時(shí)處理的 要求，而且還具有較高的精確度;第二，本發(fā)明充分利用單片F(xiàn)PGA的雙核ARM，合理分配每個(gè) 核的處理任務(wù)，利用一個(gè)核做處理，另外一個(gè)核做時(shí)序控制，實(shí)現(xiàn)了兩個(gè)ARM核的高度并行 與結(jié)合，不僅有效地節(jié)省了算法處理的時(shí)間，而且使得整個(gè)系統(tǒng)的控制變得非常容易；第 三，本發(fā)明與傳統(tǒng)的DSP+FPGA架構(gòu)相比，集成度高、功耗低、占用體積小、重量輕，在小型化 發(fā)展方面具有很強(qiáng)的優(yōu)勢(shì)，在對(duì)體積、功耗要求比較苛刻的條件下不失為一種絕佳的選擇； 第四，本發(fā)明基于單片F(xiàn)PGA作為核心芯片，在硬件方面具有靈活、可拓展的優(yōu)點(diǎn)，克服了傳 統(tǒng)的FPGA+DSP的架構(gòu)不易改進(jìn)的缺點(diǎn)，使用者可以根據(jù)技術(shù)的革新，隨時(shí)更新本系統(tǒng)，從而 節(jié)約了成本。
【附圖說(shuō)明】
[0026] 為了更清楚地說(shuō)明本發(fā)明實(shí)施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對(duì)實(shí)施例或現(xiàn) 有技術(shù)描述中所需要使用的附圖作簡(jiǎn)單地介紹，顯而易見(jiàn)地，下面描述中的附圖僅僅是本 發(fā)明的一些實(shí)施例，對(duì)于本領(lǐng)域普通技術(shù)人員來(lái)講，在不付出創(chuàng)造性勞動(dòng)的前提下，還可以 根據(jù)這些附圖獲得其他的附圖。
[0027] 圖1為本發(fā)明實(shí)施例提供的基于單片F(xiàn)PGA的彈載SAR成像系統(tǒng)架構(gòu)對(duì)SAR圖像進(jìn)行 處理的過(guò)程示意圖；
[0028]圖2為本發(fā)明實(shí)施例提供的由PL向PS傳送數(shù)據(jù)的過(guò)程示意圖；
[0029] 圖3為本發(fā)明實(shí)施例提供的多普勒調(diào)頻率估計(jì)流程示意圖；
[0030] 圖4為本發(fā)明實(shí)施例提供的由PS向PL傳送數(shù)據(jù)的過(guò)程示意圖；
[0031 ]圖5為本發(fā)明實(shí)施例提供的方位向處理流程示意圖；
[0032] 圖6為本發(fā)明實(shí)施例提供的雙核ARM的任務(wù)分配示意圖；
[0033] 圖7為本發(fā)明實(shí)施例提供的實(shí)測(cè)數(shù)據(jù)處理結(jié)果示意圖。
【具體實(shí)施方式】
[0034]下面將結(jié)合本發(fā)明實(shí)施例中的附圖，對(duì)本發(fā)明實(shí)施例中的技術(shù)方案進(jìn)行清楚、完 整地描述，顯然，所描述的實(shí)施例僅僅是本發(fā)明一部分實(shí)施例，而不是全部的實(shí)施例。基于 本發(fā)明中的實(shí)施例，本領(lǐng)域普通技術(shù)人員在沒(méi)有做出創(chuàng)造性勞動(dòng)前提下所獲得的所有其他 實(shí)施例，都屬于本發(fā)明保護(hù)的范圍。
[0035] 本發(fā)明實(shí)施例提供一種基于單片F(xiàn)PGA的彈載SAR成像系統(tǒng)架構(gòu)設(shè)計(jì)，所述單片 FPGA包括處理模塊PS和可編程邏輯模塊PL，所述處理模塊PS中設(shè)置有雙核ARM和DDR存儲(chǔ) 器，所述可編程邏輯模塊PL中設(shè)置有FPGA模塊、RAM模塊和DMA模塊，所述雙核ARM包含ARM核 0和ARM核1。具體的，所述系統(tǒng)架構(gòu)設(shè)計(jì)以及數(shù)據(jù)處理過(guò)程如圖1所示，包括：
[0036] (I)FPGA模塊用于獲取中頻數(shù)字回波信號(hào)，對(duì)經(jīng)模數(shù)轉(zhuǎn)換后的中頻數(shù)字回波信號(hào) 進(jìn)行數(shù)字下變頻得到原始圖像數(shù)據(jù)，并對(duì)所述原始圖像數(shù)據(jù)進(jìn)行距離向脈沖壓縮，得到距 離脈壓圖像數(shù)據(jù)，將所述距離脈壓圖像數(shù)據(jù)存儲(chǔ)于所述RAM模塊。
[0037] 示例性的，將模數(shù)轉(zhuǎn)換后的圖像數(shù)據(jù)分成8路做并行式的數(shù)字下變頻，得到I、Q兩 路數(shù)據(jù);然后再對(duì)數(shù)字下變頻后的數(shù)據(jù)經(jīng)過(guò)多相濾波器進(jìn)行濾波。
[0038]具體的，采用快速傅立葉變換法實(shí)現(xiàn)距離向脈沖壓縮。快速傅立葉變換法的基本 思想是將數(shù)據(jù)經(jīng)FFT變換到頻域，然后乘以匹配濾波所要求的頻域加權(quán)系數(shù)（系統(tǒng)匹配函 數(shù)），再經(jīng)IFFT變換到時(shí)域得到壓縮脈沖。
[0039] (2)所述DMA模塊用于將所述RAM模塊中的距離脈壓圖像數(shù)據(jù)傳送到所述DDR存儲(chǔ) 器中。
[0040]由于距離脈壓完成后圖像數(shù)據(jù)都是存放在RAM模塊中的，需要將這些圖像數(shù)據(jù)導(dǎo) 入到DDR存儲(chǔ)器當(dāng)中，方便后續(xù)的處理。
[00411在傳統(tǒng)的DSP+FPGA的架構(gòu)中，距離脈壓后的圖像數(shù)據(jù)都是通過(guò)Rapid IO傳送到 DDR存儲(chǔ)器當(dāng)中來(lái)供DSP進(jìn)行后續(xù)的處理，傳統(tǒng)方法的缺點(diǎn)是系統(tǒng)結(jié)構(gòu)復(fù)雜，調(diào)試難度大。 [0042]本發(fā)明技術(shù)方案中通過(guò)調(diào)用PL里面的DM模塊來(lái)實(shí)現(xiàn)數(shù)據(jù)傳輸。DMA模塊傳送數(shù)據(jù) 用的接口是高性能/帶寬AXI端口（High Performance AXI Ports)HP口，位寬是64位，另外 用到的通用AXI端口（General Purpose AXI Ports)GP口主要是用來(lái)對(duì)DMA模塊進(jìn)行初始化 和控制。
[0043] 下面詳細(xì)敘述DMA模塊傳送數(shù)據(jù)的整個(gè)過(guò)程：
[0044] 首先利用XPS進(jìn)行硬件模塊設(shè)計(jì)，包括具有一定容量的RAM模塊以及DMA模塊。當(dāng)處 理完一個(gè)距離向的脈沖數(shù)據(jù)后，需要給ARM核1發(fā)送結(jié)束標(biāo)志信號(hào)，ARM核1接收到結(jié)束標(biāo)志 信號(hào)后，就會(huì)將處理完的數(shù)據(jù)傳送到RAM中保存。當(dāng)RAM中保存有一個(gè)距離向的脈沖數(shù)據(jù)時(shí)， 同樣也會(huì)給ARM核1發(fā)送標(biāo)志信號(hào)，ARM核1根據(jù)這個(gè)標(biāo)志信號(hào)來(lái)啟動(dòng)DMA模塊進(jìn)行數(shù)據(jù)傳輸， 其中DMA模塊傳送數(shù)據(jù)的源地址就是RAM的地址，目的地址就是已經(jīng)劃分好區(qū)域的DDR存儲(chǔ) 器。這樣往復(fù)循環(huán)，當(dāng)處理完所有的脈沖以后，整個(gè)一幅圖的數(shù)據(jù)都順利的傳送到DDR存儲(chǔ) 器當(dāng)中了。如圖2所示為本發(fā)明實(shí)施例提供的由DMA模塊向DDR存儲(chǔ)器傳送數(shù)據(jù)的過(guò)程示意 圖。
[0045] (3)所述ARM核0用于獲取所述DDR存儲(chǔ)器中的距離脈壓圖像數(shù)據(jù)，對(duì)所述距離脈壓 圖像數(shù)據(jù)依次進(jìn)行多普勒中心估計(jì)、距離走動(dòng)校正和距離彎曲校正，得到距離向校正后的 圖像數(shù)據(jù)，再將所述距離向校正后的圖像數(shù)據(jù)存儲(chǔ)與所述DDR存儲(chǔ)器中，并對(duì)所述距離向校 正后的圖像數(shù)據(jù)進(jìn)行多普勒調(diào)頻估計(jì)，得到方位運(yùn)動(dòng)補(bǔ)償函數(shù)。
[0046] ARM核0直接在DDR存儲(chǔ)器中讀取所述距離脈壓圖像數(shù)據(jù)。
[0047] PL做完DDC和距離脈沖壓縮后，圖像數(shù)據(jù)已經(jīng)全部傳送到DDR存儲(chǔ)器中了，接下來(lái) 就可以進(jìn)行距離向的處理，包括多普勒中心估計(jì)、距離走動(dòng)校正、距離彎曲校正。
[0048] (3.1)多普勒中心估計(jì)：
[0049] 先通過(guò)對(duì)包絡(luò)移動(dòng)量作一次曲線擬合，才能估計(jì)出距離走動(dòng)率RWR，然后可得到多 普勒中心頻率的粗估計(jì)fdcalign= 2RWR/A。
[0050] 設(shè)在沒(méi)有多普勒中心偏移時(shí)，回波在方位向的功率譜為So(f)，它和天線方向圖相 同，以零頻對(duì)稱，功率譜對(duì)應(yīng)的相關(guān)函數(shù)Ro (τ)為實(shí)函數(shù)。則在有多普勒偏移時(shí)，功率譜Sh(f) 為S〇(f-fd。），其相關(guān)函數(shù)變?yōu)椋?br>[0051 ] Rh(T) = Cj231fi^"' Ru(T)
[0052] 于是從Rh(T)的相角可以求出多普勒中心精估計(jì)值fdccOTr。
[0053] 然后，結(jié)合前面包絡(luò)相關(guān)的結(jié)果作去模糊處理，得到精確的無(wú)模糊的多普勒中心 頻率為：fdc = PRF · round[fdcaiign/PRF]+fd ccorr 〇
[0054] 其中PRF是脈沖重復(fù)頻率，round []是向下取整操作。
[0055] (3.2)距離走動(dòng)校正：
[0056]將距離脈沖壓縮后的數(shù)據(jù)塊進(jìn)行距離向FFT、乘以走動(dòng)校正因子、距離向IFFT以完 成距離走動(dòng)校正。這里需要著重說(shuō)明距離走動(dòng)校正參數(shù)和彎曲校正參數(shù)必須沿整個(gè)方位向 點(diǎn)數(shù)產(chǎn)生，可在距離走動(dòng)和彎曲校正之前完成。
[0057] (3.3)距離彎曲校正：
[0058]因?yàn)榫嚯x彎曲校正涉及方位數(shù)據(jù)連續(xù)問(wèn)題，為了實(shí)現(xiàn)連續(xù)存儲(chǔ)，故采用如下方式 進(jìn)行處理:距離彎曲前的數(shù)據(jù)是距離向連續(xù)，故先將數(shù)據(jù)塊轉(zhuǎn)置成方位向連續(xù)，再做完傅里 葉變換FFT后通過(guò)矩陣轉(zhuǎn)置成距離向連續(xù)，然后在頻域做彎曲校正，此時(shí)數(shù)據(jù)依然是距離向 連續(xù)，再通過(guò)矩陣轉(zhuǎn)置成方位向連續(xù)，然后做逆傅里葉變換IFFT。
[0059] (3.4)多普勒調(diào)頻估計(jì)：
[0060] 在PS中ARM核0對(duì)所述距離向校正后的回波圖像數(shù)據(jù)進(jìn)行多普勒調(diào)頻估計(jì)，得到方 位運(yùn)動(dòng)補(bǔ)償匹配函數(shù)。
[0061] 具體的，距離單元方位信號(hào)的估計(jì)調(diào)頻率& =乙& + {。實(shí)際信號(hào)是離散的，假設(shè)方 位重復(fù)頻率為PRF，方位信號(hào)采樣點(diǎn)數(shù)為N，前后半部分孔徑的譜之間移動(dòng)為Δη點(diǎn)，則k的估 計(jì)為：
[0062]
[0063]求出多普勒調(diào)頻率估計(jì)后，可算出對(duì)應(yīng)的加速度，然后通過(guò)三次樣條插值得到方 位運(yùn)動(dòng)補(bǔ)償函數(shù)，用于方位向的處理。如圖3為本發(fā)明實(shí)施例提供的多普勒調(diào)頻率估計(jì)流程 示意圖。
[0064] (4)所述DMA模塊還用于將所述DDR存儲(chǔ)器中的距離向校正后的圖像數(shù)據(jù)傳送到所 述RAM模塊中。
[0065]由于上面的步驟都是在ARM核0中處理完成的，因此圖像數(shù)據(jù)都還是存放在DDR存 儲(chǔ)器當(dāng)中，需要將圖像數(shù)據(jù)再次傳送到PL的RAM模塊當(dāng)中，數(shù)據(jù)傳送的思路與（2)中描述的 數(shù)據(jù)傳送過(guò)程基本一樣，只是傳送的方向相反。具體地說(shuō)，以方位向?yàn)閱挝焕肈MA模塊傳 送數(shù)據(jù)，DMA模塊用到的PS與PL的接口是64位的加速器一致性端口（Accelerator Consistency Ports)ACP口和32位的GP口，其中ACP口主要用來(lái)進(jìn)行數(shù)據(jù)傳輸，而GP口主要 用來(lái)對(duì)DM進(jìn)行初始化和控制。如圖4為本發(fā)明實(shí)施例提供的由PS向PL傳送數(shù)據(jù)的過(guò)程示意 圖。
[0066]具體的，GP(General Purpose AXI Ports) 口為通用AXI端口，其中AXI(Advanced extensible Interface先進(jìn)可擴(kuò)招接口）主要用于描述主設(shè)備和從設(shè)備之間的數(shù)據(jù)傳輸方 式，是一種接口協(xié)議。HP(High Performance AXI Ports) 口為高性能/帶寬AXI端口，ACP (Accelerator Consistency Ports) 口為加速器一致性端口，也是一種AXI端口。通用AXI端 口（General Purpose AXI Ports，GP)、高性能/帶寬AXI端口（High Performance AXI Ports，HP)和加速器一致性端口（Accelerator Consistency Ports，ACP)是先進(jìn)可擴(kuò)展接 口（Advanced extensible Interface，AXI)的三種端口，其中，ACP接口主要用于描述主設(shè) 備和從設(shè)備之間的數(shù)據(jù)傳輸方式，是一種高性能、高帶寬、低延遲的接口協(xié)議。
[0067] (5)所述FPGA模塊還用于從所述RAM模塊中獲取所述距離向校正后的圖像數(shù)據(jù)，并 根據(jù)所述方位運(yùn)動(dòng)補(bǔ)償函數(shù)對(duì)所述距離向校正后的圖像數(shù)據(jù)進(jìn)行運(yùn)動(dòng)誤差補(bǔ)償、方位非線 性變標(biāo)和方位向脈沖壓縮，得到方位脈壓圖像數(shù)據(jù)，再將所述方位脈壓圖像數(shù)據(jù)存儲(chǔ)于所 述RAM模塊中。
[0068] 利用方位運(yùn)動(dòng)補(bǔ)償函數(shù)對(duì)回波序列進(jìn)行相位補(bǔ)償，然后通過(guò)方位FFT將信號(hào)變換 到頻域，乘以高次相位因子和高階非線性變標(biāo)因子，再進(jìn)行方位IFFT以完成方位非線性變 標(biāo)處理。然后再乘以剩余高次相位補(bǔ)償因子和Deramp因子，并進(jìn)行方位FFT，這樣就完成了 整個(gè)方位向的處理。圖5為本發(fā)明實(shí)施例提供的方位向處理流程示意圖。
[0069] (6)所述DMA模塊還用于將所述RAM模塊中的方位脈壓圖像數(shù)據(jù)傳送到所述DDR存 儲(chǔ)器中。
[0070] (7)所述ARM核1還用于獲取所述DDR存儲(chǔ)器中的方位脈壓圖像數(shù)據(jù)，并對(duì)所述方位 脈壓圖像數(shù)據(jù)進(jìn)行多視處理和量化處理，得到SAR圖像數(shù)據(jù)。
[0071]多視處理采用相鄰幾個(gè)像素點(diǎn)絕對(duì)值求和，用于降低雷達(dá)圖像固有的相干斑噪 聲。圖像量化所用的方法是:先求出圖像數(shù)據(jù)對(duì)應(yīng)的二維(距離和方位)矩陣的均值，然后乘 以量化系數(shù)。
[0072] 在完成多視量化的同時(shí)，處理器又可以處理下一幅圖像。雙核ARM共享DDR存儲(chǔ)器， 但是需要預(yù)先將DDR存儲(chǔ)器分成幾塊區(qū)域，不同的區(qū)域功能是不一樣的，主要分為以下幾個(gè) 區(qū)域:0Π 1000000~0X1FFFFFFF用來(lái)存放ARM程序的區(qū)域、0X20000000~0X2FFFFFFF用來(lái)存 放距離脈壓后的數(shù)據(jù)的區(qū)域、0X30000000~0X38000000用于ARM成像處理中的數(shù)據(jù)緩存的 區(qū)域、0X38000000~0X3A000000用作多視量化后存放圖像數(shù)據(jù)的區(qū)域，此外0X3A000000~ 0X3C000000是用于存放雙核ARM共享數(shù)據(jù)和指令的區(qū)域。
[0073]根據(jù)上面對(duì)DDR存儲(chǔ)器分好的區(qū)域，在用DMA模塊傳送數(shù)據(jù)到DDR存儲(chǔ)器中以后，可 以知道數(shù)據(jù)存放的地址，因此ARM核1可以直接按照地址來(lái)取數(shù)據(jù)進(jìn)行處理。這時(shí)ARM核0就 已經(jīng)處于空閑狀態(tài)了，完全可以進(jìn)行下一幅圖的處理。
[0074]在上述實(shí)施例的描述過(guò)程中，所述ARM核0用于數(shù)據(jù)處理，所述ARM核1用于時(shí)序控 制和圖像的多視、量化處理，具體的如圖6所示。
[0075]本發(fā)明的結(jié)果可由實(shí)測(cè)數(shù)據(jù)處理結(jié)果進(jìn)一步說(shuō)明：
[0076]圖7為本發(fā)明實(shí)施例提供的實(shí)測(cè)數(shù)據(jù)處理結(jié)果示意圖，從圖6可以看出，所呈圖像 聚焦效果良好，在分辨率為〇.5m的模式下都能分辨角反射器，驗(yàn)證了實(shí)時(shí)方案設(shè)計(jì)的可行 性及有效性。
[0077]本發(fā)明實(shí)施例中的所述單片F(xiàn)PGA可以采用單片ZYNQ-7000系列芯片實(shí)現(xiàn)。
[0078]本發(fā)明實(shí)施例提供一種基于單片F(xiàn)PGA的彈載SAR實(shí)時(shí)成像系統(tǒng)架構(gòu)設(shè)計(jì)，具有以 下優(yōu)勢(shì)：第一，本發(fā)明以單片F(xiàn)PGA作為核心處理器，代替了傳統(tǒng)的FPGA+DSP的架構(gòu)，充分發(fā) 揮了處理能力強(qiáng)的優(yōu)勢(shì)，不僅達(dá)到了實(shí)時(shí)處理的要求，而且還具有較高的精確度;第二，本 發(fā)明充分利用單片F(xiàn)PGA的雙核ARM，合理分配每個(gè)核的處理任務(wù)，利用一個(gè)核做處理，另外 一個(gè)核做時(shí)序控制，實(shí)現(xiàn)了兩個(gè)ARM核的高度并行與結(jié)合，不僅有效地節(jié)省了算法處理的時(shí) 間，而且使得整個(gè)系統(tǒng)的控制變得非常容易；第三，本發(fā)明與傳統(tǒng)的DSP+FPGA架構(gòu)相比，集 成度高、功耗低、占用體積小、重量輕，在小型化發(fā)展方面具有很強(qiáng)的優(yōu)勢(shì)，在對(duì)體積、功耗 要求比較苛刻的條件下不失為一種絕佳的選擇;第四，本發(fā)明基于單片F(xiàn)PGA作為核心芯片， 在硬件方面具有靈活、可拓展的優(yōu)點(diǎn)，克服了傳統(tǒng)的FPGA+DSP的架構(gòu)不易改進(jìn)的缺點(diǎn)，使用 者可以根據(jù)技術(shù)的革新，隨時(shí)更新本系統(tǒng)，從而節(jié)約了成本。
[0079]本領(lǐng)域普通技術(shù)人員可以理解:實(shí)現(xiàn)上述方法實(shí)施例的全部或部分步驟可以通過(guò) 程序指令相關(guān)的硬件來(lái)完成，前述的程序可以存儲(chǔ)于計(jì)算機(jī)可讀取存儲(chǔ)介質(zhì)中，該程序在 執(zhí)行時(shí)，執(zhí)行包括上述方法實(shí)施例的步驟;而前述的存儲(chǔ)介質(zhì)包括:ROM、RAM、磁碟或者光盤(pán) 等各種可以存儲(chǔ)程序代碼的介質(zhì)。
[0080]以上所述，僅為本發(fā)明的【具體實(shí)施方式】，但本發(fā)明的保護(hù)范圍并不局限于此，任何 熟悉本技術(shù)領(lǐng)域的技術(shù)人員在本發(fā)明揭露的技術(shù)范圍內(nèi)，可輕易想到變化或替換，都應(yīng)涵 蓋在本發(fā)明的保護(hù)范圍之內(nèi)。因此，本發(fā)明的保護(hù)范圍應(yīng)以所述權(quán)利要求的保護(hù)范圍為準(zhǔn)。
【主權(quán)項(xiàng)】
1. 一種基于單片F(xiàn)PGA的彈載SAR成像系統(tǒng)架構(gòu)設(shè)計(jì)，其特征在于，所述單片F(xiàn)PGA包括處 理模塊PS和可編程邏輯模塊PL，所述處理模塊PS中設(shè)置有雙核ARM和DDR存儲(chǔ)器，所述可編 程邏輯模塊PL中設(shè)置有FPGA模塊、RAM模塊和DMA模塊，所述雙核ARM包含ARM核0和ARM核1， 所述系統(tǒng)架構(gòu)設(shè)計(jì)包括： FPGA模塊用于獲取中頻數(shù)字回波信號(hào)，對(duì)所述中頻數(shù)字回波信號(hào)進(jìn)行數(shù)字下變頻，得 到原始圖像數(shù)據(jù)，并對(duì)所述原始圖像數(shù)據(jù)進(jìn)行距離向脈沖壓縮，得到距離脈壓圖像數(shù)據(jù)，將 所述距離脈壓圖像數(shù)據(jù)存儲(chǔ)于所述RAM模塊； 所述DMA模塊用于將所述RAM模塊中的距離脈壓圖像數(shù)據(jù)傳送到所述DDR存儲(chǔ)器中； 所述ARM核0用于獲取所述DDR存儲(chǔ)器中的距離脈壓圖像數(shù)據(jù)，對(duì)所述距離脈壓圖像數(shù) 據(jù)依次進(jìn)行多普勒中心估計(jì)、距離走動(dòng)校正和距離彎曲校正，得到距離向校正后的圖像數(shù) 據(jù);再將所述距離向校正后的圖像數(shù)據(jù)存儲(chǔ)于所述DDR存儲(chǔ)器中，并對(duì)所述距離向校正后的 圖像數(shù)據(jù)進(jìn)行多普勒調(diào)頻估計(jì)，得到方位運(yùn)動(dòng)補(bǔ)償函數(shù)； 所述DMA模塊還用于將所述DDR存儲(chǔ)器中的距離向校正后的圖像數(shù)據(jù)傳送到所述RAM模 塊中； 所述FPGA模塊還用于從所述RAM模塊中獲取所述距離向校正后的圖像數(shù)據(jù)，并根據(jù)所 述方位運(yùn)動(dòng)補(bǔ)償函數(shù)對(duì)所述距離向校正后的圖像數(shù)據(jù)進(jìn)行運(yùn)動(dòng)誤差補(bǔ)償、方位非線性變標(biāo) 和方位向脈沖壓縮，得到方位脈壓圖像數(shù)據(jù);再將所述方位脈壓圖像數(shù)據(jù)存儲(chǔ)于所述RAM模 塊中； 所述DMA模塊還用于將所述RAM模塊中的方位脈壓圖像數(shù)據(jù)傳送到所述DDR存儲(chǔ)器中； 所述ARM核1用于獲取所述DDR存儲(chǔ)器中的方位脈壓圖像數(shù)據(jù)，并對(duì)所述方位脈壓圖像 數(shù)據(jù)進(jìn)行多視處理和量化處理，得到SAR圖像數(shù)據(jù)。2. 根據(jù)權(quán)利要求1所述的一種基于單片F(xiàn)PGA的彈載SAR成像系統(tǒng)架構(gòu)設(shè)計(jì)，所述ARM核0 用于數(shù)據(jù)處理，所述ARM核1還用于時(shí)序控制。3. 根據(jù)權(quán)利要求1所述的一種基于單片F(xiàn)PGA的彈載SAR成像系統(tǒng)架構(gòu)設(shè)計(jì)，所述處理模 塊PS中還設(shè)置有高性能/帶寬AXI端口HP口，其特征在于，所述DMA模塊用于將所述RAM模塊 中的距離脈壓圖像數(shù)據(jù)通過(guò)所述HP 口傳送到所述DDR存儲(chǔ)器中。4. 根據(jù)權(quán)利要求1所述的一種基于單片F(xiàn)PGA的彈載SAR成像系統(tǒng)架構(gòu)設(shè)計(jì)，所述處理模 塊PS上還設(shè)置有加速器一致性端口 ACP 口，其特征在于，所述DMA模塊用于將所述DDR存儲(chǔ)器 中的距離向校正后的圖像數(shù)據(jù)通過(guò)所述ACP 口傳送到所述RAM模塊中。5. 根據(jù)權(quán)利要求1所述的一種基于單片F(xiàn)PGA的彈載SAR成像系統(tǒng)架構(gòu)設(shè)計(jì)，所述處理模 塊PS中還設(shè)置有通用AXI端口GP口，其特征在于，所述DMA模塊通過(guò)所述GP 口進(jìn)行初始化和 傳輸控制。6. 根據(jù)權(quán)利要求1所述的一種基于單片F(xiàn)PGA的彈載SAR成像系統(tǒng)架構(gòu)設(shè)計(jì)，其特征在 于，所述ARM核0和所述ARM核1共享所述DDR存儲(chǔ)器。7. 根據(jù)權(quán)利要求1所述的一種基于單片F(xiàn)PGA的彈載SAR成像系統(tǒng)架構(gòu)設(shè)計(jì)，其特征在 于，所述ARM核1在對(duì)所述方位脈壓圖像數(shù)據(jù)進(jìn)行多視處理和量化處理時(shí)，ARM核0還用于接 收所述DMA模塊傳送的下一輪距離脈壓圖像數(shù)據(jù)，并對(duì)所述距離脈壓圖像數(shù)據(jù)進(jìn)行多普勒 中心估計(jì)、距離走動(dòng)校正和距離彎曲校正。8. 根據(jù)權(quán)利要求1所述的一種基于單片F(xiàn)PGA的彈載SAR成像系統(tǒng)架構(gòu)設(shè)計(jì)，其特征在 于，DDR存儲(chǔ)器分為以下存儲(chǔ)區(qū)域:存放ARM程序的區(qū)域、存放距離脈壓圖像數(shù)據(jù)的區(qū)域、ARM 成像數(shù)據(jù)緩存區(qū)域、多視處理和量化處理后存放圖像數(shù)據(jù)的區(qū)域、存放雙核ARM共享數(shù)據(jù)和 指令的區(qū)域。9.根據(jù)權(quán)利要求1所述的一種基于單片F(xiàn)PGA的彈載SAR成像系統(tǒng)架構(gòu)設(shè)計(jì)，其特征在 于，所述單片F(xiàn)PGA采用單片ZYNQ-7000系列芯片實(shí)現(xiàn)。
【文檔編號(hào)】G06T1/20GK105844580SQ201610156968
【公開(kāi)日】2016年8月10日
【申請(qǐng)日】2016年3月18日
【發(fā)明人】丁金閃, 梁毅, 陳文俊, 王敏
【申請(qǐng)人】西安電子科技大學(xué)