TED_D0MAIN_RAM;建立第二行游程查找表把游程查找表的信息寫入L00KUP_RAM2。
[0068]d)第四行圖像操作與第三行圖像操作相同，遍歷整幅圖像完成連通區(qū)域標(biāo)記。
[0069]本發(fā)明在說(shuō)明時(shí)把目標(biāo)像素設(shè)定為黑色把背景像素設(shè)定為白色，對(duì)目標(biāo)像素為白色，背景像素為黑色的標(biāo)記方式同樣適用。為減小存儲(chǔ)空間做到實(shí)時(shí)處理，本發(fā)明不需要外部存儲(chǔ)器，使用面積約束條件對(duì)標(biāo)記完成的連通區(qū)域進(jìn)行過(guò)濾，釋放存儲(chǔ)空間，但是本發(fā)明并不局限于面積約束，使用連通區(qū)域的其它信息約束，應(yīng)同樣視為本發(fā)明的范圍。本發(fā)明使用4連通的標(biāo)記方式，同樣可以擴(kuò)展到8連通的情況，依據(jù)兩行之間的游程關(guān)系建立查找表或其它鏈表的方法應(yīng)被視為本發(fā)明的范圍。
【主權(quán)項(xiàng)】
1.一種基于FPGA的二值圖像連通區(qū)域信息快速獲取系統(tǒng)，其特征在于:包括用于檢測(cè)游程信息的游程檢測(cè)模塊、用于對(duì)游程信息進(jìn)行處理的游程合并模塊，以及信息存儲(chǔ)模塊，其中，所述信息存儲(chǔ)模塊包括游程信息存儲(chǔ)模塊RUN_RAM1、游程信息存儲(chǔ)模塊RUN_RAM2、游程查找表存儲(chǔ)模塊L00KUP_RAM1、游程查找表存儲(chǔ)模塊L00KUP_RAM2，以及連通區(qū)域信息存儲(chǔ)模塊 CONNECTED_DOMAIN_RAM。2.根據(jù)權(quán)利要求1所述的一種基于FPGA的二值圖像連通區(qū)域信息快速獲取系統(tǒng)，其特征在于:所述游程合并模塊包括有多個(gè)像素同步時(shí)鐘，每個(gè)像素同步時(shí)鐘分為:CLK1、CLK2、CLK3； 在所述CLKl時(shí)鐘，依據(jù)當(dāng)前行游程和上一行的游程查找表的對(duì)應(yīng)關(guān)系確定當(dāng)前行下一個(gè)游程和游程查找表的地址，然后由CLK3獲取的游程查找表中需要合并的連通區(qū)域地址，在CLKl中得到需要合并的連通區(qū)域信息，最后把游程信息合并到對(duì)應(yīng)的連通區(qū)域信息中，確定當(dāng)前合并的游程對(duì)應(yīng)的游程查找表信息； 在所述CLK2時(shí)鐘，下一個(gè)需要處理的游程和游程查找表地址有效，將游程查找表的信息寫入對(duì)應(yīng)的存儲(chǔ)模塊中； 在所述CLK3時(shí)鐘，下一個(gè)需要處理的游程信息和游程查找表的信息有效，讀取該游程信息和游程查找表的信息。3.—種基于權(quán)利要求1或2所述的一種基于FPGA的二值圖像連通區(qū)域信息快速獲取系統(tǒng)的獲取方法，其特征在于:包括以下步驟: (1)采集圖像數(shù)據(jù)作為輸入信號(hào)； (2)第一個(gè)行有效期間:檢測(cè)第一行圖像的游程信息，把游程信息存入片內(nèi)存儲(chǔ)模塊； (3)第二個(gè)行有效期間:檢測(cè)第二行圖像的游程信息，將信息存入片內(nèi)存儲(chǔ)模塊;把第一行游程信息轉(zhuǎn)化為連通區(qū)域信息寫入對(duì)應(yīng)的連通區(qū)域信息存儲(chǔ)模塊;建立第一行的游程查找表，游程查找表記錄游程信息以及游程和連通區(qū)域的合并關(guān)系； (4)第三個(gè)行有效期間:檢測(cè)第三行的游程信息，將信息存儲(chǔ)到第一行游程信息的存儲(chǔ)位置，覆蓋第一行的游程信息;利用第一行的游程查找表，根據(jù)上一行游程信息和當(dāng)前游程信息的地址關(guān)系，把第二行的游程信息合并到對(duì)應(yīng)的連通區(qū)域存儲(chǔ)模塊，或者建立新的連通區(qū)域和游程查找表;建立第二行游程查找表； (5)從第四行圖像開始，以后每一行的操作與第三行的操作相同，直到整幅圖像處理完成。4.根據(jù)權(quán)利要求3所述的一種基于FPGA的二值圖像連通區(qū)域信息快速獲取方法，其特征在于:步驟(2)中，檢測(cè)游程信息的方法是:根據(jù)每行輸入像素的像素值和像素坐標(biāo)，確定游程的起始坐標(biāo)、終止坐標(biāo)、面積、X方向坐標(biāo)的累加和、Y方向的像素坐標(biāo)，存入游程信息存儲(chǔ)RAM中。5.根據(jù)權(quán)利要求3所述的一種基于FPGA的二值圖像連通區(qū)域信息快速獲取方法，其特征在于:步驟(2)中，游程信息存儲(chǔ)采用乒乓操作，奇數(shù)行的游程信息寫入游程存儲(chǔ)RAMl，偶數(shù)行的游程信息寫入游程存儲(chǔ)RAM2。6.根據(jù)權(quán)利要求3所述的一種基于FPGA的二值圖像連通區(qū)域信息快速獲取方法，其特征在于:游程合并采用乒乓操作:游程檢測(cè)模塊寫入游程存儲(chǔ)RAMl時(shí)，游程合并模塊處理RAM2中的游程信息，建立RAM2中的游程查找表;游程檢測(cè)模塊寫入游程存儲(chǔ)RAM2時(shí)，游程合并模塊處理RAMl的信息，建立RAMl中的游程查找表。7.根據(jù)權(quán)利要求3或6所述的一種基于FPGA的二值圖像連通區(qū)域信息快速獲取方法，其特征在于:合并游程的方法為: a)每一行游程合并開始時(shí)，游程查找表存儲(chǔ)模塊和游程存儲(chǔ)模塊的初始地址為O，獲取游程信息和游程查找表信息； b)CLKl:依據(jù)當(dāng)前行游程和上一行的游程查找表的對(duì)應(yīng)關(guān)系確定當(dāng)前行下一個(gè)游程和游程查找表的地址，使用非阻塞賦值把游程地址或游程查找表地址加I;由CLK3獲取的游程查找表中需要合并的連通區(qū)域地址，在CLKl中可以得到需要合并的連通區(qū)域信息，把游程信息合并到對(duì)應(yīng)的連通區(qū)域信息中；確定當(dāng)前合并的游程對(duì)應(yīng)的游程查找表信息； c)CLK2:下一個(gè)需要處理的游程和游程查找表地址有效;把游程查找表的信息寫入對(duì)應(yīng)的存儲(chǔ)RAM中； d)CLK3:下一個(gè)需要處理的游程信息和游程查找表信息有效，等待轉(zhuǎn)入CLKl進(jìn)行處理；下一個(gè)需要合并的連通區(qū)域地址有效，等待讀出需要合并的連通區(qū)域信息，在CLKl處理。8.根據(jù)權(quán)利要求7所述的一種基于FPGA的二值圖像連通區(qū)域信息快速獲取方法，其特征在于:正常狀態(tài)下，每個(gè)游程合并需要3個(gè)CLK，遇到游程合并的目標(biāo)連通區(qū)域在前面的操作中已近被合并，增加一個(gè)或多個(gè)CLK尋址到新的目標(biāo)連通區(qū)域;連通區(qū)域信息存儲(chǔ)在片內(nèi)存儲(chǔ)模塊中，每次合并時(shí)依據(jù)CLK3確定的目標(biāo)連通區(qū)域的地址，在CLKl把連通區(qū)域信息讀出，依據(jù)游程和游程查找表的對(duì)應(yīng)關(guān)系，把游程信息合并到目標(biāo)連通區(qū)域，更新目標(biāo)連通區(qū)域信息，在CLK2寫回到連通區(qū)域存儲(chǔ)RAM中。9.根據(jù)權(quán)利要求7所述的一種基于FPGA的二值圖像連通區(qū)域信息快速獲取方法，其特征在于:游程合并結(jié)束時(shí)，采用以下方法: 第一種情況:游程和游程查找表同時(shí)處理完畢，將最后一個(gè)游程信息并入對(duì)應(yīng)的連通區(qū)域； 第二種情況:游程查找表處理完畢，游程未處理完，此時(shí)，與游程查找表有連通關(guān)系的最后一個(gè)游程信息入對(duì)應(yīng)的連通區(qū)域中，剩余的每一個(gè)游程分配一個(gè)新的連通區(qū)域； 第三種情況:游程處理完畢，游程查找表未處理完，此時(shí)，與游程查找表有連通關(guān)系的最后一個(gè)游程信息并入對(duì)應(yīng)的連通區(qū)域中，然后判斷剩余游程查找表對(duì)應(yīng)的連通區(qū)域面積是否符合面積約束條件，把不符合面積約束條件的連通區(qū)域從連通區(qū)域存儲(chǔ)模塊中剔除，釋放存儲(chǔ)空間。10.根據(jù)權(quán)利要求3所述的一種基于FPGA的二值圖像連通區(qū)域信息快速獲取方法，其特征在于:在連通區(qū)域合并時(shí)，使用如下兩種方法壓縮存儲(chǔ)空間: a)碰到兩個(gè)或多個(gè)連通區(qū)域合并的情況，把被合并的連通區(qū)域信息合并到目標(biāo)連通區(qū)域信息中，同時(shí)把被合并的連通區(qū)域信息所占用的存儲(chǔ)空間釋放，供新的連通區(qū)域信息使用； b)依據(jù)需要尋找目標(biāo)的面積范圍設(shè)定面積約束條件，當(dāng)某個(gè)連通區(qū)域合并完成后，依據(jù)其面積信息可以確定是否需要保留，把不需要保留的連通區(qū)域信息刪除，釋放存儲(chǔ)空間，供新的連通區(qū)域使用。
【專利摘要】本發(fā)明提出了一種基于FPGA的二值圖像連通區(qū)域信息獲取系統(tǒng)及方法，所述方法如下：采用幀同步信號(hào)、行同步信號(hào)、二值圖像數(shù)據(jù)和像素同步時(shí)鐘作為圖像輸入信號(hào)。第一個(gè)行有效期間檢測(cè)第一行圖像的游程信息。第二個(gè)行有效期間檢測(cè)第二行圖像的游程信息，把第一行游程信息合并，獲取連通區(qū)域信息，建立第一行游程查找表。第三個(gè)行有效期間檢測(cè)第二行圖像的游程信息，利用第一行的游程查找表合并第二行游程信息，獲取連通區(qū)域信息，建立第二行游程查找表。后續(xù)操作與第三行操作一致，圖像輸入完成即可得到連通區(qū)域信息。本發(fā)明采用流水線操作，充分利用FPGA的并行優(yōu)勢(shì)，可以實(shí)現(xiàn)高分辨率圖像連通區(qū)域信息的實(shí)時(shí)獲取。
【IPC分類】G06T7/20, G06T1/60, G06T1/20
【公開號(hào)】CN105678682
【申請(qǐng)?zhí)枴緾N201610012965
【發(fā)明人】王飛, 張秋光, 賈良宇, 鄭南寧
【申請(qǐng)人】西安交通大學(xué)
【公開日】2016年6月15日
【申請(qǐng)日】2016年1月8日