復(fù)位電路及其驅(qū)動方法、移位寄存器單元、柵極掃描電路的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及顯示技術(shù)領(lǐng)域，尤其是涉及一種復(fù)位電路及其驅(qū)動方法、移位寄存器單元、柵極掃描電路。
【背景技術(shù)】
[0002]內(nèi)嵌式觸控技術(shù)中，為了避免影響顯示，一般是將顯示過程中的掃描驅(qū)動過程與觸控檢測過程中的掃描過程分開執(zhí)行。在進(jìn)行柵極驅(qū)動掃描的過程中，在相鄰兩行的掃描之間會間隔有觸控檢測過程。在該觸控檢測過程中，如圖1中所示，柵極掃描電路中當(dāng)前移位到的移位寄存器單元的PU節(jié)點(PU節(jié)點為控制掃描信號輸出的節(jié)點，相應(yīng)的移位寄存器單元的輸出模塊的控制端連接該PU節(jié)點，在PU節(jié)點為高電平時輸出掃描信號)需要維持為高電平，以在觸控檢測階段之后輸出對應(yīng)的柵極掃描信號。這樣存在的一個技術(shù)問題是:由于觸控檢測階段通常較長，容易導(dǎo)致PU節(jié)點的漏電，在觸控檢測過程之后無法正常輸出柵極掃描驅(qū)動脈沖。

【發(fā)明內(nèi)容】

[0003]本發(fā)明的一個目的在于解決上述技術(shù)問題。
[0004]第一方面，本發(fā)明提供了一種復(fù)位電路，應(yīng)用于移位寄存器單元中，用于對所述移位寄存器單元中的第一節(jié)點進(jìn)行復(fù)位;所述移位寄存器單元包括輸出電路，所述輸出電路的控制端與所述第一節(jié)點相連，適于在所述第一節(jié)點為第一電平時輸出掃描信號;所述復(fù)位電路包括復(fù)位單元、復(fù)位控制單元以及多個接入端；
[0005]所述復(fù)位單元連接第一接入端、第二接入端和第二節(jié)點；適于在所述第二節(jié)點的電壓為第一電平時開啟，將所述第二接入端與所述第一接入端導(dǎo)通；
[0006]所述復(fù)位控制單元，連接所述第一接入端、所述第二接入端、第三接入端和所述第二節(jié)點;適于在所述第一接入端的電壓為第一電平時將所述第二接入端與所述第二節(jié)點導(dǎo)通;在所述第二接入端的電壓為第二電平時，將所述第二節(jié)點與所述第三接入端導(dǎo)通;所述第一接入端用于連接所述第一節(jié)點。
[0007]進(jìn)一步的，所述復(fù)位單元包括第一晶體管，所述第一晶體管的柵極連接所述第二節(jié)點，源極和漏極中的一個電極連接所述第一接入端，另一個電極連接所述第二接入端，所述第一晶體管的導(dǎo)通電平為第一電平。
[0008]進(jìn)一步的，所述復(fù)位控制單元包括第一子控制單元、第二子控制單元和第三子控制單元；
[0009]所述第一子控制單元連接所述第一接入端、所述第二接入端和所述第二節(jié)點，適于在所述第一接入端為第一電平時開啟，將所述第二節(jié)點和所述第二接入端導(dǎo)通；
[0010]所述第二子控制單元連接所述第三接入端、所述第二節(jié)點和第三節(jié)點，適于在所述第三節(jié)點的電壓為所述第二子控制單元對應(yīng)的有效電平時開啟，將所述第二節(jié)點與所述第三接入端導(dǎo)通；[0011 ]所述第三子控制單元連接所述第二接入端和所述第三節(jié)點;適于在所述第二接入端的電壓為第一電平時，將所述第三節(jié)點的電壓置為所述第二子控制單元對應(yīng)的無效電平;在所述第二接入端的電壓為第二電平時，將所述第三節(jié)點的電壓置為所述第二子控制單元對應(yīng)的有效電平。
[0012]進(jìn)一步的，所述第三子控制單元包括第二晶體管和第三晶體管;所述第二晶體管的柵極連接所述第二接入端，源極和漏極中的一個電極連接第四接入端，另一個電極連接所述第三節(jié)點，所述第二晶體管的導(dǎo)通電平為第一電平;所述第三晶體管的源極和漏極中的一個電極以及柵極連接第五接入端，源極和漏極中的另一個電極連接所述第三節(jié)點，所述第三晶體管的導(dǎo)通電平為第二子控制模塊對應(yīng)的有效電平。
[0013]進(jìn)一步的，所述第二子控制單元包括第四晶體管，所述第四晶體管的柵極連接所述第三節(jié)點，源極和漏極中的一個電極連接所述第三接入端，另一個電極連接所述第二節(jié)點;所述第四晶體管的導(dǎo)通電平為第二子控制單元對應(yīng)的有效電平。
[0014]進(jìn)一步的，所述第二子控制單元對應(yīng)的有效電平為第一電平。
[0015]進(jìn)一步的，所述第一子控制單元包括第五晶體管，所述第五晶體管的柵極連接所述第一接入端，源極和漏極中的一個電極連接所述第二節(jié)點，另一個電極連接所述第二接入端;所述第五晶體管的導(dǎo)通電平為第一電平。
[0016]進(jìn)一步的，所述第一電平為高電平，所述第二電平為低電平。
[0017]第二方面，本發(fā)明提供了一種驅(qū)動上述任一項所述的復(fù)位電路的方法，包括第一掃描階段、第二掃描階段和掃描中止階段;所述掃描中止階段的起始時刻為所述第一掃描階段的結(jié)束時刻，結(jié)束時刻為所述第二掃描階段的起始時刻；
[0018]在第一掃描階段和第二掃描階段，在所述第二接入端施加第二電平的電壓；
[0019]在掃描中止階段，在所述第二接入端施加第一電平的電壓。
[0020]第三方面，本發(fā)明提供了一種移位寄存器單元，包括:輸入電路、輸出電路、復(fù)位電路，并具有復(fù)位控制信號端;其中，輸入電路適于根據(jù)接收到的掃描信號將第一節(jié)點的電壓置為第一電平;所述輸出電路的控制端與所述第一節(jié)點相連，適于在所述第一節(jié)點的電平為第一電平時輸出掃描信號;所述復(fù)位電路為上述任一項所述的復(fù)位電路，其第一接入端連接所述第一節(jié)點，第三接入端連接復(fù)位控制信號端。
[0021]第四方面，本發(fā)明提供了一種柵極掃描電路，包括多個級聯(lián)的移位寄存器單元，除第一級移位寄存器單元和最后一級移位寄存器單元之外的各級移位寄存器單元中，至少一級移位寄存器單元為上述的移位寄存器單元。
[0022]第五方面，本發(fā)明提供了一種顯示裝置，包括上述任一項所述的柵極掃描電路。
[0023]包含本發(fā)明提供的復(fù)位電路的移位寄存器單元在掃描階段，可以正常的實現(xiàn)對第一節(jié)點的復(fù)位，從而正常的實現(xiàn)輸出掃描信號的功能。而在掃描中止階段，能夠?qū)⒌谝还?jié)點維持第一電平，從而能夠使得移位寄存器單元在恢復(fù)掃描后正常輸出掃描信號。
【附圖說明】
[0024]通過參考附圖會更加清楚的理解本發(fā)明的特征信息和優(yōu)點，附圖是示意性的而不應(yīng)理解為對本發(fā)明進(jìn)行任何限制，在附圖中:
[0025]圖1為現(xiàn)有技術(shù)中一種移位寄存器單元的電路示意圖；
[0026]圖2為對圖1中的移位寄存器單元驅(qū)動時關(guān)鍵信號和節(jié)點的電位變化圖；
[0027]圖3示出了本發(fā)明提供的一種復(fù)位電路的結(jié)構(gòu)示意圖；
[0028]圖4示出了圖3中的復(fù)位電路的一種具體的電路圖；
[0029]圖5示出了圖4中的復(fù)位電路工作時的關(guān)鍵信號的時序圖；
[0030]圖6示出了本發(fā)明提供的一種移位寄存器單元的結(jié)構(gòu)示意圖。
【具體實施方式】
[0031]為了能夠更清楚地理解本發(fā)明的上述目的、特征和優(yōu)點，下面結(jié)合附圖和【具體實施方式】對本發(fā)明進(jìn)行進(jìn)一步的詳細(xì)描述。需要說明的是，在不沖突的情況下，本申請的實施例及實施例中的特征可以相互組合。
[0032]在下面的描述中闡述了很多具體細(xì)節(jié)以便于充分理解本發(fā)明，但是，本發(fā)明還可以采用其他不同于在此描述的其他方式來實施，因此，本發(fā)明的保護(hù)范圍并不受下面公開的具體實施例的限制。
[0033]現(xiàn)有的一種移位寄存器單元的基本結(jié)構(gòu)可以參考圖1，包括M1-M9共9個N型晶體管以及一個電容Cl，并具有多個輸入端包括:CLK、VDD、INPUT、RESET和VSS，對圖1中的移位寄存器單元的驅(qū)動過程可以參考圖2，在整個驅(qū)動過程中，在輸入端CLK上施加時鐘信號，在輸入端VDD上施加高電平，在VSS上施加低電平;在其他輸入端INPUT和RESET上則在不同階段分別施加一個高電平脈沖信號，具體來說:
[0034]在第一階段SI，在輸入端INPUT上施加高