制造具有不可印刷的偽部件的集成電路的方法
【技術(shù)領(lǐng)域】
[0001] 本發(fā)明總體涉及集成電路，更具體地，涉及制造具有偽部件的集成電路的方法。
【背景技術(shù)】
[0002] 本申請(qǐng)涉及于2014年4月14號(hào)提交的、標(biāo)題為"MethodofFabricatingan IntegratedCircuitwithOptimizedPatternDensityUniformity'，的序列號(hào)為 14/252, 464的美國(guó)專(zhuān)利申請(qǐng)和2014年4月15號(hào)提交的、標(biāo)題為"MethodofFabricating anIntegratedCircuitwithBlockDummyforOptimizedPatternDensity Uniformity"序列號(hào)為14/253, 282的美國(guó)專(zhuān)利申請(qǐng)，其全部?jī)?nèi)容結(jié)合于此作為參考。
[0003] 在集成電路（1C)制造中，通常利用光學(xué)鄰近修正（0PC)以在光刻圖案化工藝期間 改進(jìn)1C圖案的成像分辨率。然而，隨著半導(dǎo)體技術(shù)的發(fā)展，特征尺寸持續(xù)變小?，F(xiàn)有的添 加多個(gè)偽部件的0PC方法在調(diào)整圖案密度上具有有限的自由度和有效性并且圖案密度均 勻性較差。當(dāng)使用電子束光刻技術(shù)以形成1C圖案時(shí)，存在諸如動(dòng)態(tài)空間電荷效應(yīng)和微負(fù)載 效應(yīng)的問(wèn)題。此外，在插入偽部件的工藝期間，與偽部件相關(guān)的各種模擬和計(jì)算耗費(fèi)更多的 時(shí)間，從而引起成本增加。因此，需要一種用于1C設(shè)計(jì)和掩模制造的方法，以有效地并且高 效率地調(diào)整1C圖案以解決上述問(wèn)題。

【發(fā)明內(nèi)容】

[0004] 根據(jù)本發(fā)明的一個(gè)方面，提供了一種集成集成電路（1C)方法，包括：接收1C設(shè)計(jì) 布局，該1C設(shè)計(jì)布局包括多個(gè)主要部件和多個(gè)空間塊；確定1C設(shè)計(jì)布局的目標(biāo)塊偽密度比 率R;確定用于不可印刷的偽部件的尺寸、節(jié)距和類(lèi)型；根據(jù)目標(biāo)塊偽密度比率R生成不可 印刷的偽部件的圖案；以及將不可印刷的偽部件添加在1C設(shè)計(jì)布局中。
[0005] 優(yōu)選地，確定目標(biāo)塊偽密度比率R包括：計(jì)算最優(yōu)化的塊偽密度比率r。以使圖案 密度均勻性（UPD)最優(yōu)化。
[0006] 優(yōu)選地，通過(guò)公式
）/(5s2計(jì)算最優(yōu)化的 塊偽密度比率r。，其中：P0Q是1C模板的主圖案密度的平均值；PDS:是塊偽圖案密 度的平均值；PD()*PDS主圖案密度和塊偽圖案密度乘積的平均值；以及〇 ；3通過(guò)公式 級(jí)2 =PD/ -(下定義，其中，PD是在公式PD=PDQ+rPDs中定義的總圖案密度 并且r是塊偽密度比率。
[0007] 優(yōu)選地，目標(biāo)塊偽密度比率R根據(jù)工藝窗口和工藝生產(chǎn)量來(lái)確定。
[0008] 優(yōu)選地，選擇不可印刷的偽部件的尺寸、節(jié)距和類(lèi)型以具有最大強(qiáng)度，最大強(qiáng)度要 比主要部件的曝光閥值劑量小一個(gè)安全范圍。
[0009] 優(yōu)選地，該1C方法還包括：將可印刷的偽部件與不可印刷的偽部件一起添加到1C 設(shè)計(jì)布局中。
[0010] 優(yōu)選地，生成不可印刷的偽部件的圖案包括生成具有尺寸"A"并且被配置在具有 節(jié)距"P"的陣列中的正方形部件，從而使得比率A2/p2等于目標(biāo)塊偽密度比率R。
[0011] 優(yōu)選地，生成不可印刷的偽部件的圖案包括生成在第一方向上跨距為第一尺寸 "A"且在與第一方向正交的第二方向上跨距為第二尺寸"B"的矩形部件，偽部件被配置在在 第一方向上具有第一節(jié)距"Px"以及在第二方向上具有第二節(jié)距"Py"的陣列中，從而使得比 率AB/pxpy等于目標(biāo)塊偽密度比率R。
[0012] 優(yōu)選地，生成不可印刷的偽部件的圖案包括生成不規(guī)則偽陣列，從而使得總偽面 積/空間塊面積等于目標(biāo)塊偽密度比率R。
[0013] 根據(jù)本發(fā)明的另一方面，提供了一種集成集成電路（1C)方法，包括：接收設(shè)計(jì)為 形成在半導(dǎo)體襯底上的1C設(shè)計(jì)布局，1C設(shè)計(jì)布局包括：多個(gè)主要部件；以及多個(gè)空間塊； 計(jì)算1C設(shè)計(jì)布局的最優(yōu)化的塊偽密度比率r。以獲得最優(yōu)化的圖案密度均勻性（UPD);根據(jù) 最優(yōu)化的塊偽密度比率r。來(lái)確定1C設(shè)計(jì)布局的目標(biāo)塊偽密度比率R;根據(jù)偽部件的最大強(qiáng) 度來(lái)選擇偽部件的尺寸、節(jié)距和類(lèi)型，偽部件的最大強(qiáng)度小于主要部件的曝光閥值劑量；根 據(jù)目標(biāo)塊偽密度比率R來(lái)生成偽部件的圖案；以及通過(guò)添加偽部件來(lái)生成修改的1C設(shè)計(jì)布 局。
[0014] 優(yōu)選地，最優(yōu)化的塊偽密度比率的計(jì)算包括通過(guò)公式rQ = (1^ ?PDS -PD〇?PDs )/Gs2確定最優(yōu)化的塊偽密度比率r。，其中pD〇是主圖案 密度的平均值；PDS是塊偽圖案密度的平均值；PD〇?PD,主圖案密度和塊偽 圖案密度乘積的平均值；以及〇通過(guò)公式,02 =PB2 -胃2定義，其中，PD是在公式義的總圖案密度并且r是塊偽密度比率，〇 3通過(guò)公式 a,2 =PDS2 一（1^57 )2 定義。
[0015] 優(yōu)選地，該ic方法還包括：根據(jù)工藝窗口和生產(chǎn)量來(lái)確定目標(biāo)塊偽密度比率R。
[0016] 優(yōu)選地，確定偽部件的尺寸、節(jié)距和類(lèi)型以使最大強(qiáng)度小于主要部件的曝光閾值 劑量。
[0017] 優(yōu)選地，偽部件在光刻工藝中是不可印刷的。
[0018] 優(yōu)選地，生成偽部件的圖案包括生成具有尺寸"A"并且配置在具有節(jié)距"p"的陣 列中的正方形部件，從而使得比率A2/p2等于目標(biāo)塊偽密度比率R。
[0019] 優(yōu)選地，生成偽部件的圖案包括生成在第一方向上跨距為第一尺寸"A"且在與第 一方向正交的第二方向上跨距為第二尺寸"B"的矩形部件，偽部件被配置在第一方向上具 有第一節(jié)距"px"以及在第二方向上具有第二節(jié)距"py"的陣列中，從而使得比率AB/pxpy等 于目標(biāo)塊偽密度比率R。
[0020] 優(yōu)選地，生成偽部件包括生成不規(guī)則偽陣列，從而使得總偽面積/空間塊面積等 于目標(biāo)塊偽密度比率R。
[0021] 根據(jù)本發(fā)明的又一方面，提供了一種集成集成電路（1C)方法，包括：接收1C設(shè)計(jì) 布局，1C設(shè)計(jì)布局具有多個(gè)主要部件和空間塊；計(jì)算1C設(shè)計(jì)布局的最優(yōu)化的塊偽密度比率 r。以使圖案密度均勻性（UPD)最優(yōu)化；根據(jù)最優(yōu)化的塊偽密度比率r。、工藝窗口和生產(chǎn)量來(lái) 確定1C設(shè)計(jì)布局的目標(biāo)塊偽密度比率R;根據(jù)不可印刷的偽部件的最大強(qiáng)度來(lái)確定不可印 刷的偽部件的尺寸和節(jié)距，不可印刷的偽部件的最大強(qiáng)度小于主要部件的曝光閥值劑量； 根據(jù)目標(biāo)塊偽密度比率R來(lái)確定不可印刷的偽部件的圖案；以及將不可印刷的偽部件添加 在空間塊中以形成修改的1C設(shè)計(jì)布局。
[0022] 優(yōu)選地，通過(guò)公另
）/Gs2來(lái)確定最優(yōu) 化的塊偽密度比率，其中，PD〇是主圖案密度的平均值；PDS.是塊偽圖案密度的 平均值；PD〇*PDs主圖案密度和塊偽圖案密度乘積的平均值；以及〇3通過(guò)公式 0S2 =PDS2 - (FDS:f定義，其中，PD是在公式PD=PDQ+rPDs中定義的總圖案密 度并且r是塊偽密度比率。
[0023] 優(yōu)選地，通過(guò)以下實(shí)施來(lái)形成修改的1C設(shè)計(jì)布局：將可印刷的偽部件插入在空間 塊中；或?qū)⒉豢捎∷⒌膫尾考迦朐诳臻g塊中；或?qū)⒖捎∷⒑筒豢捎∷⒌膫尾考迦朐诳?間塊中。
【附圖說(shuō)明】
[0024] 當(dāng)結(jié)合附圖進(jìn)行閱讀時(shí)，從以下詳細(xì)描述可最佳地理解本發(fā)明的各個(gè)方面。應(yīng)該 注意，根據(jù)工業(yè)中的標(biāo)準(zhǔn)實(shí)踐，各個(gè)部件未按比例繪制。實(shí)際上，為了清楚的討論，各種部件 的尺寸可以被任意增大或減小。
[0025] 圖1是根據(jù)一些實(shí)施例構(gòu)建的集成電路（1C)方法的實(shí)施例的流程圖。
[0026] 圖2是根據(jù)一些實(shí)施例構(gòu)建的半導(dǎo)體襯底的示意圖。
[0027] 圖3是根據(jù)一些實(shí)施例構(gòu)建的圖2中的半導(dǎo)體襯底的部分示意圖。
[0028] 圖4、圖5和圖6示出了根據(jù)一些實(shí)施例構(gòu)建的集成電路（1C)設(shè)計(jì)布局。
[0029] 圖7A和圖7B以及