一種自適應嵌入式處理器的制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及處理器芯片設計領(lǐng)域，特別涉及一種自適應嵌入式處理器。
【背景技術(shù)】
[0002]在做芯片設計時，芯片是由各種IP(IP, Intellectual Property知識產(chǎn)權(quán))集成而成，90%以上的芯片都要用到處理器IP來做整個芯片的控制或者運算，不同領(lǐng)域不同系列的芯片會采用不同類型的處理器IP，對處理器性能、功耗、所占面積都有不同的需求。就目前的系統(tǒng)級芯片(System on a Chip，S0C芯片)來看，處理器所占整個片上系統(tǒng)的40%面積，功耗占50%以上。因此，處理器所占芯片的成本和功耗與處理器有很大的關(guān)聯(lián)性。芯片能否快速上市讓芯片公司產(chǎn)生價值，處理器起著至關(guān)重要的作用。
[0003]—般芯片設計公司在設計多款不同系列的芯片時，不同系列的芯片采用不同的處理器IP讓芯片發(fā)揮最佳的狀態(tài)，從功耗和性能上達到最優(yōu)，但是這樣需要花費大量的資金購買多款不同的處理器IP，導致芯片制造成本急劇上升，很難贏得市場青睞。
[0004]如果不同系列芯片都采用同一處理器IP來實現(xiàn)，高端產(chǎn)品中可以采用多核技術(shù)來解決性能問題。如果設計低成本、低功耗的芯片時，同樣采用高端產(chǎn)品中的處理器來用，芯片面積會過大，發(fā)熱過高，很難與同類產(chǎn)品競爭。因此，如何使得處理器的設計解決上述問題，是本領(lǐng)域技術(shù)人員亟需解決的技術(shù)問題。

【發(fā)明內(nèi)容】

[0005]本發(fā)明的目的是提供一種自適應嵌入式處理器，該處理器可以適應不同類型不同系列的芯片的需求，可以降低成本，減低功耗。
[0006]為解決上述技術(shù)問題，本發(fā)明提供一種自適應嵌入式處理器，包括:處理器模塊，總線接口模塊及可拆卸的非處理器模塊；
[0007]其中，當所述自適應嵌入式處理器的數(shù)據(jù)處理規(guī)模達到預定閾值時，將所述非處理器模塊安裝在所述自適應嵌入式處理器中；所述處理器模塊，所述非處理器模塊及所述總線接口模塊均通過指令總線和數(shù)據(jù)總線進行數(shù)據(jù)交互；
[0008]當所述自適應嵌入式處理器的數(shù)據(jù)處理規(guī)模未達到預定閾值時，將所述非處理器模塊從所述自適應嵌入式處理器中拆卸掉；所述處理器模塊及所述總線接口模塊通過指令總線和數(shù)據(jù)總線進行數(shù)據(jù)交互。
[0009]其中，所述總線接口模塊包括:
[0010]指令緩沖器單元、數(shù)據(jù)寫緩沖器單元、接口單元。
[0011]其中，所述非處理器模塊包括:
[0012]指令內(nèi)存管理單元、指令高速緩存控制器單元、指令高速緩沖存儲單元、數(shù)據(jù)內(nèi)存管理單元、數(shù)據(jù)高速緩存控制器單元和數(shù)據(jù)高速緩沖存儲單元。
[0013]其中，所述自適應嵌入式處理器的指令長度為16位和32位。
[0014]其中，所述接口單元采用AMBA-AXI標準接口和JTAG接口。
[0015]其中，所述自適應嵌入式處理器的地址空間劃分為用戶模式、第一核模式和第二核模式。
[0016]本發(fā)明所提供的自適應嵌入式處理器，包括:處理器模塊，總線接口模塊及可拆卸的非處理器模塊；其中，當所述自適應嵌入式處理器的數(shù)據(jù)處理規(guī)模達到預定閾值時，將所述非處理器模塊安裝在所述自適應嵌入式處理器中；所述處理器模塊，所述非處理器模塊及所述總線接口模塊均通過指令總線和數(shù)據(jù)總線進行數(shù)據(jù)交互；當所述自適應嵌入式處理器的數(shù)據(jù)處理規(guī)模未達到預定閾值時，將所述非處理器模塊從所述自適應嵌入式處理器中拆卸掉；所述處理器模塊及所述總線接口模塊通過指令總線和數(shù)據(jù)總線進行數(shù)據(jù)交互。
[0017]本發(fā)明通過可拆卸的非處理器模塊來適應不同類型不同系列的芯片的需求，可以降低成本，其中，非處理器模塊由大量存儲單元和控制邏輯所組成。因此，在設計高端片上系統(tǒng)(System-on-a-chip，S0C)產(chǎn)品時，可以采用多處理器構(gòu)建來達到高性能、低功耗SOC即將非處理器模塊安裝在嵌入式處理器中；在設計低端芯片時，把處理器IP的非處理器模塊裁掉，由處理器模塊與總線接口模塊通過指令總線和數(shù)據(jù)總線互聯(lián)構(gòu)建微處理器IP。由于非處理器模塊由大量存儲單元和控制邏輯所組成，所占整個處理器IP的60%以上的面積，裁掉NCORE模塊就為處理器節(jié)省60%以上的面積和功耗。
【附圖說明】
[0018]為了更清楚地說明本發(fā)明實施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對實施例或現(xiàn)有技術(shù)描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發(fā)明的實施例，對于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動的前提下，還可以根據(jù)提供的附圖獲得其他的附圖。
[0019]圖1為本發(fā)明實施例所提供的具有非處理器模塊的自適應嵌入式處理器的結(jié)構(gòu)框圖；
[0020]圖2為本發(fā)明實施例所提供的不具有非處理器模塊的自適應嵌入式處理器的結(jié)構(gòu)框圖；
[0021]圖3為本發(fā)明實施例所提供的具有非處理器模塊的自適應嵌入式處理器的示意圖；
[0022]圖4為本發(fā)明實施例所提供的不具有非處理器模塊的自適應嵌入式處理器的示意圖；
[0023]圖5為本發(fā)明實施例提供的自適應嵌入式處理器的地址空間劃分的示意圖。
【具體實施方式】
[0024]本發(fā)明的核心是提供一種自適應嵌入式處理器，該處理器可以適應不同類型不同系列的芯片的需求，可以降低成本。
[0025]為使本發(fā)明實施例的目的、技術(shù)方案和優(yōu)點更加清楚，下面將結(jié)合本發(fā)明實施例中的附圖，對本發(fā)明實施例中的技術(shù)方案進行清楚、完整地描述，顯然，所描述的實施例是本發(fā)明一部分實施例，而不是全部的實施例?；诒景l(fā)明中的實施例，本領(lǐng)域普通技術(shù)人員在沒有做出創(chuàng)造性勞動前提下所獲得的所有其他實施例，都屬于本發(fā)明保護的范圍。
[0026]本發(fā)明涉及到自適應嵌入式處理器的設計，在芯片低成本、超低功耗設計領(lǐng)域上，主要針對芯片設計時所用到的處理器IP(Intellectual Property)，不同領(lǐng)域的不同系列芯片所采用的處理器IP會不同，低端芯片采用是的微處理器IP，對芯片成本和功耗非常敏感，但對性能要求不很高；高端SOC對處理器的性能要求很高，可以采用多核技術(shù)來構(gòu)建。對快速設計芯片出產(chǎn)品來說，在做同一領(lǐng)域的不同系列芯片時采用處理器IP最好是屬同一架構(gòu)的處理器IP，在編譯系統(tǒng)、程序編輯、硬件加速上能很好的移植。在軟件和硬件上適應各種不同款式芯片，這樣能大量降低公司研發(fā)成本、快速推出芯片上市時間。
[0027]如果芯片設計公司在設計不同領(lǐng)域不同系列的芯片時再購買對應不同類型的處理器IP，能讓芯片達到最佳狀態(tài)(性能更高，功耗更低)，那么必須花費大量資金來購買不同款式的處理器IP，更需要組建處理器團隊來學習和使用不同的處理器IP，在財力和人力上都需要加大力度，這樣一來芯片投入成本急劇增加，團隊研發(fā)難度加大，拉長研發(fā)周期，推遲產(chǎn)品上市時間。而本發(fā)明的自適應嵌入式處理器可以很好的解決上述問題，且方便實用。
[0028]請參考圖1，圖1為本發(fā)明實施例所提供的具有非處理器模塊的自適應嵌入式處理器的結(jié)構(gòu)框圖；該處理器可以包括:處理器模塊100，總線接口模塊200及可拆卸的非處理器模塊300 ;
[0029]其中，如圖1所示當所述自適應嵌入式處理器的數(shù)據(jù)處理規(guī)模達到預定閾值時，將所述非處理器模塊300安裝在所述自適應嵌入式處理器中；所述處理器模塊100，所述非處理器模塊300及所述總線接口模塊200均通過指令總線和數(shù)據(jù)總線進行數(shù)據(jù)交互；
[0030]如圖2所示，圖2為本發(fā)明實施例所提供的不具有非處理器模塊的自適應嵌入式處理器的結(jié)構(gòu)框圖；當所述自適應嵌入式處理器的數(shù)據(jù)處理規(guī)模未達到預定閾值時，將所述非處理器模塊300從所述自適應嵌入式處理器中拆卸掉如圖3，此時自適應嵌入式處理器由處理器模塊100和總線接口模塊200 ;所述處理器模塊100及所述總線接口模塊200通過指令總線和數(shù)據(jù)總線進行數(shù)據(jù)交互。
[0031]其中，可選的，所述自適應嵌入式處理器的指令長度為16位和32位。
[0032]其中，自適應嵌入式處理器的核心模塊處理器模塊可以包括:指令預取、指令譯碼、讀或?qū)懠拇嫫鞫选⒅噶钕嚓P(guān)性檢測、ALU操作、Load/store操作、Load/store存儲器地址產(chǎn)生、Pipeline控制器、Except1n/Interrupt處理、Jump/branch處理、狀態(tài)控制寄存器、DSP(信號處理器)等。
[0033]其中，所述總線接口模塊可以包括:
[0034]指令緩沖器單元、數(shù)據(jù)寫緩沖器單元、接口單元。其中，所述接口單元可以采用AMBA-AXI標準接口和JTAG接口。
[0035]其中，所述非處理器模塊可以包括:
[0036]指令內(nèi)存管理單元(1-MMU，Instruct1nMemory Management unit)、指令高度緩存控制器單元(1-Cache Controller, Instruct1n Cache Controller)、指令高速緩沖存儲單元(1-Cache RAM, Instruct1n Cache RAM)、數(shù)據(jù)內(nèi)存管理單元(D-MMU，DataMemory Management unit)、數(shù)據(jù)高速緩存控制器單元(D-Cache Controller, Data CacheController)、數(shù)據(jù)高速緩沖存儲單元(D-Cache RAM, Data Cache RAM)。
[0037]其中，當芯片要完成多數(shù)據(jù)多任務時，需要高性能處理器IP或者多核處理器IP構(gòu)建，必須要MMU和Cache協(xié)同來完成。
[0038]1-Cache