一種低功耗fpga器件的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及集成電路領(lǐng)域，更具體地，涉及一種在待機(jī)狀態(tài)下功耗極低的FPGA器件。
【背景技術(shù)】
[0002]隨著越來越多的電子應(yīng)用對(duì)低功耗或電池供電的需求，節(jié)能變得尤為重要。當(dāng)今的某些應(yīng)用必須功耗非常低。
[0003]在過去的十年時(shí)間里，IC工藝從130nm快速發(fā)展到65nm并隨后很快進(jìn)入當(dāng)前的16nm結(jié)點(diǎn)，工藝技術(shù)的每一次進(jìn)步都使得功率管理變得更為重要。在130nm結(jié)點(diǎn)時(shí)，IC生產(chǎn)商就開始注意到晶體管的電流泄漏問題，即使在閑置模式下，晶體管也存在由于電流泄漏而帶來的功率消耗。進(jìn)入納米工藝時(shí)代，IC的工作電壓進(jìn)一步下降，但電流泄漏問題更加嚴(yán)重，在器件的總功耗中占有相當(dāng)大的比重。傳統(tǒng)上FPGA供應(yīng)商的產(chǎn)品設(shè)計(jì)面向范圍廣泛的應(yīng)用，器件包含大量的高速晶體管，因此FPGA器件的功耗不容小視。與其它采用最先進(jìn)工藝進(jìn)行設(shè)計(jì)的IC 一樣，F(xiàn)PGA也采用了電流泄漏較大的晶體管設(shè)計(jì)。
[0004]FPGA器件的功率消耗主要有兩類:靜態(tài)功耗和動(dòng)態(tài)功耗。靜態(tài)功耗是由于晶體管的泄漏而引起的，因?yàn)榧词共还ぷ鲿r(shí)晶體管仍然存在電流泄漏。動(dòng)態(tài)功耗則是器件在執(zhí)行任務(wù)時(shí)消耗的功率一一與開關(guān)結(jié)點(diǎn)數(shù)量以及電、頻率和電容等有關(guān)。在目前工藝結(jié)點(diǎn)，特別是低功耗FPGA產(chǎn)品靜態(tài)功耗已成為主要焦點(diǎn)。它與產(chǎn)品待機(jī)狀態(tài)的功耗直接現(xiàn)關(guān)。
[0005]目前低功耗FPGA的主要設(shè)計(jì)方法是采用低功耗工藝和低功耗器件，降低整個(gè)器件的功耗。而采用低功耗器件是以犧牲器件性能為代價(jià)的，以低功耗換取低性能，這在某些應(yīng)用上是可行的。但是對(duì)于高性能的應(yīng)用，就力不從心了，器件的物理特性是有極限的。目前各大晶圓廠開發(fā)出來的工藝已經(jīng)是非常優(yōu)化了，不可能再同時(shí)提高性能及降低功耗，故一般設(shè)計(jì)人員只能在功耗和性能之間選一。

【發(fā)明內(nèi)容】

[0006]本發(fā)明為克服上述現(xiàn)有技術(shù)所述的至少一種缺陷(不足)，提供一種在待機(jī)狀態(tài)下功耗極低的FPGA器件，該FPGA器件在具有高性能的同時(shí)，具有低功耗的特點(diǎn)。
[0007]一種低功耗FPGA器件，包括用戶定義的可編程邏輯模塊和SRAM存儲(chǔ)器，所述可編程邏輯模塊設(shè)有核心電源管腳，SRAM存儲(chǔ)器設(shè)有SRAM電源管腳，電源管理器通過SRAM電源管腳向SRAM存儲(chǔ)器供電，電源管理器通過核心電源管腳向可編程邏輯模塊供電。
[0008]該FPGA器件中的SRAM存儲(chǔ)器使用獨(dú)立的電源管腳，當(dāng)器件系統(tǒng)進(jìn)入待機(jī)狀態(tài)時(shí)，電源管理器包括向SRAM存儲(chǔ)器供電，不向可編程邏輯模塊等其他模塊供電，則可實(shí)現(xiàn)在不影響器件高性能的同時(shí)，降低功耗。
[0009]另外由于SRAM存儲(chǔ)器供電不間斷，使得所有用戶編程數(shù)據(jù)流被保存，用戶邏輯不會(huì)丟失。故在待機(jī)狀態(tài)終止時(shí)，恢復(fù)供電后，器件可立刻進(jìn)入工作狀態(tài)，無需重新加載數(shù)據(jù)流文件，節(jié)省了時(shí)間及加載功耗。
[0010]本方案使可編程邏輯器件(FPGA)中SRAM存儲(chǔ)器(編程邏輯信息部分)單獨(dú)供電，對(duì)整個(gè)可編程邏輯器件(FPGA)的用戶邏輯斷電。
[0011]上述低功耗FPGA器件還包括用于檢測(cè)SRAM存儲(chǔ)器數(shù)據(jù)流文件的檢測(cè)模塊。在待機(jī)狀態(tài)終止時(shí)，恢復(fù)供電后，采用檢測(cè)模塊檢測(cè)SRAM存儲(chǔ)器內(nèi)是否存在數(shù)據(jù)流文件，如果沒有則重新加載數(shù)據(jù)流文件后進(jìn)入工作狀態(tài)，否則無需重新加載數(shù)據(jù)流文件，直接進(jìn)入工作狀態(tài)，節(jié)省了時(shí)間及加載功耗，提高便利性。
[0012]上述可編程邏輯模塊至少包括寄存器，所述寄存器設(shè)有電源管腳，電源管理器通過電源管腳向寄存器供電。寄存器采用獨(dú)立的電源管腳供電，在系統(tǒng)進(jìn)入待機(jī)狀態(tài)時(shí)，用戶寄存器中數(shù)據(jù)在進(jìn)入待機(jī)狀態(tài)時(shí)予以保留。
[0013]上述低功耗FPGA器件是從電源供電架構(gòu)出發(fā)，在不降低FPGA器件性能的前提下，提供用戶一個(gè)極低功耗的待機(jī)狀態(tài)，可使FPGA從傳統(tǒng)的應(yīng)用進(jìn)入到新的低功耗應(yīng)用領(lǐng)域如手提設(shè)備，可穿戴設(shè)備等領(lǐng)域。
[0014]與現(xiàn)有技術(shù)相比，本發(fā)明技術(shù)方案的有益效果是:本發(fā)明中SRAM存儲(chǔ)器采用獨(dú)立的電源供電，當(dāng)器件系統(tǒng)進(jìn)入待機(jī)狀態(tài)時(shí)，電源管理器包括向SRAM存儲(chǔ)器供電，不向可編程邏輯模塊等其他模塊供電，則可實(shí)現(xiàn)在不影響器件高性能的同時(shí)，降低功耗及節(jié)省時(shí)間。另外由于SRAM存儲(chǔ)器供電不間斷，使得所有用戶編程數(shù)據(jù)流被保存，用戶邏輯不會(huì)丟失。故在待機(jī)狀態(tài)終止時(shí)，恢復(fù)供電后，器件可立刻進(jìn)入工作狀態(tài)，無需重新加載數(shù)據(jù)流文件，節(jié)省了時(shí)間及加載功耗。
【附圖說明】
[0015]圖1為現(xiàn)有FPGA芯片中電源在整體架構(gòu)中的分配示意圖。
[0016]圖2為一個(gè)典型FPGA邏輯陣列架構(gòu)圖。
[0017]圖3為一個(gè)典型FPGA邏輯陣列架構(gòu)圖。
[0018]圖4為傳統(tǒng)FPGA上電流程圖。
[0019]圖5為本發(fā)明FPGA上電流程圖。
【具體實(shí)施方式】
[0020]附圖僅用于示例性說明，不能理解為對(duì)本專利的限制；
為了更好說明本實(shí)施例，附圖某些部件會(huì)有省略、放大或縮小，并不代表實(shí)際產(chǎn)品的尺寸；
對(duì)于本領(lǐng)域技術(shù)人員來說，附圖中某些公知結(jié)構(gòu)及其說明可能省略是可以理解的。
[0021]下面結(jié)合附圖和實(shí)施例對(duì)本發(fā)明的技術(shù)方案做進(jìn)一步的說明。
[0022]實(shí)施例1
圖1為一個(gè)典型的可編程器件，其中包括一個(gè)用戶定義的可編程邏輯模塊和一個(gè)SRAM存儲(chǔ)器。SRAM存儲(chǔ)器中的SRAM陣列是用來存儲(chǔ)編程數(shù)據(jù)并對(duì)可編程邏輯模塊進(jìn)行實(shí)時(shí)控制，以使其形成用戶定義邏輯，實(shí)現(xiàn)用戶的功能。圖1中展示了電源管腳的的分配。
[0023]由于FPGA中包含大量的高速晶體管，漏電流造成的靜態(tài)功耗主要在核心邏輯及輸入輸出電路中。而SRAM在靜態(tài)狀態(tài)下漏電極小，功耗極低。
[0024]圖2是將SRAM陣列的電源獨(dú)立出來，使用獨(dú)立的電源管腳。這樣可以在系統(tǒng)電源管理上多了一個(gè)睡眠狀態(tài)。
[0025]圖3是一個(gè)系統(tǒng)應(yīng)用的例子，是在一個(gè)系統(tǒng)板上的電源管理方式。FPGA與其它集成電路器件都在電源管理器件的統(tǒng)一管理下。由于FPGA器件有單獨(dú)的電源管腳，因此當(dāng)系統(tǒng)進(jìn)入待機(jī)狀態(tài)時(shí)，電源管理器件可以只保留SRAM供電，而不向FPGA的其它電源管腳供電，這樣整個(gè)器件的功耗變得極低。另一方面，由于SRAM部分電源還在，所有用戶編程數(shù)據(jù)流還被保存，用戶邏輯不會(huì)丟失。這樣當(dāng)待機(jī)狀態(tài)終止，芯片恢復(fù)供電后，立刻進(jìn)入工作狀態(tài)。省卻了重新加載數(shù)據(jù)流文件的步驟，節(jié)省了時(shí)間及加載功耗。
[0026]在可編程邏輯模塊(邏輯模塊)中除了組合邏輯(LUT)外，還有時(shí)序電路如用戶寄存器(DFF)等，在本實(shí)例中將SRAM獨(dú)立電源的方法進(jìn)一步推廣到用戶寄存器電路中。用戶寄存器電路的電源采用同樣的方法，可以使得用戶寄存器中的數(shù)據(jù)在進(jìn)入待機(jī)狀態(tài)是預(yù)以保留O
[0027]所有編程數(shù)據(jù)及用戶邏輯寄存器數(shù)據(jù)都保留下來，對(duì)邏輯上不間斷系統(tǒng)的應(yīng)用提供了有力的支持。出待機(jī)狀態(tài)后，系統(tǒng)可立即以待機(jī)狀態(tài)前的狀態(tài)繼續(xù)運(yùn)行下去，而不需要用戶系統(tǒng)從頭開始運(yùn)行，能夠降低功耗節(jié)約時(shí)間。
[0028]在實(shí)際中，SRAM存儲(chǔ)器包括若干個(gè)，是分布在用戶邏輯中的。然而，傳統(tǒng)的FPGA上電及加載數(shù)據(jù)流程需要改變來適應(yīng)這種新的工作模式，圖4為傳統(tǒng)的FPGA上電流程示意圖。
[0029]很明顯這個(gè)流程在新的工作模式下會(huì)存在以下不足，當(dāng)FPGA從待機(jī)狀態(tài)上電時(shí)，上電復(fù)位功能會(huì)將SRAM存儲(chǔ)的數(shù)據(jù)流文件清除，并重新加載數(shù)據(jù)流文件，整個(gè)過程耗費(fèi)時(shí)間及功耗。將為用戶帶來不便。
[0030]本方法是在FPGA可編程邏輯模塊加入檢測(cè)模塊，在上電過程中自動(dòng)檢測(cè)是否有數(shù)據(jù)流文件在SRAM中。其具體上電過程如圖5所示，如果檢測(cè)SRAM中沒有數(shù)據(jù)流文件，則進(jìn)行傳統(tǒng)的上電流程；如果SRAM中有完整的數(shù)據(jù)流文件，則跳過上電復(fù)位及數(shù)據(jù)流加載程序，直接進(jìn)入工作狀態(tài)。
[0031]相同或相似的標(biāo)號(hào)對(duì)應(yīng)相同或相似的部件；
附圖中描述位置關(guān)系的用于僅用于示例性說明，不能理解為對(duì)本專利的限制；
顯然，本發(fā)明的上述實(shí)施例僅僅是為清楚地說明本發(fā)明所作的舉例，而并非是對(duì)本發(fā)明的實(shí)施方式的限定。對(duì)于所屬領(lǐng)域的普通技術(shù)人員來說，在上述說明的基礎(chǔ)上還可以做出其它不同形式的變化或變動(dòng)。這里無需也無法對(duì)所有的實(shí)施方式予以窮舉。凡在本發(fā)明的精神和原則之內(nèi)所作的任何修改、等同替換和改進(jìn)等，均應(yīng)包含在本發(fā)明權(quán)利要求的保護(hù)范圍之內(nèi)。
【主權(quán)項(xiàng)】
1.一種低功耗FPGA器件，包括用戶定義的可編程邏輯模塊和SRAM存儲(chǔ)器，其特征在于，所述可編程邏輯模塊設(shè)有核心電源管腳，SRAM存儲(chǔ)器設(shè)有SRAM電源管腳，電源管理器通過SRAM電源管腳向SRAM存儲(chǔ)器供電，電源管理器通過核心電源管腳向可編程邏輯模塊供電。
2.根據(jù)權(quán)利要求1所述的低功耗FPGA器件，其特征在于，還包括用于檢測(cè)SRAM存儲(chǔ)器數(shù)據(jù)流文件的檢測(cè)模塊。
3.根據(jù)權(quán)利要求1或2所述的低功耗FPGA器件，其特征在于，所述可編程邏輯模塊至少包括寄存器，所述寄存器設(shè)有電源管腳，電源管理器通過電源管腳向寄存器供電。
【專利摘要】本發(fā)明公開一種低功耗FPGA器件，包括用戶定義的可編程邏輯模塊和SRAM存儲(chǔ)器，可編程邏輯模塊設(shè)有核心電源管腳，SRAM存儲(chǔ)器設(shè)有SRAM電源管腳，電源管理器通過SRAM電源管腳向SRAM存儲(chǔ)器供電，電源管理器通過核心電源管腳向可編程邏輯模塊供電。SRAM存儲(chǔ)器采用獨(dú)立的電源供電，當(dāng)器件進(jìn)入待機(jī)狀態(tài)時(shí)，電源管理器包括向SRAM存儲(chǔ)器供電，不向可編程邏輯模塊等其他模塊供電，可實(shí)現(xiàn)在不影響器件高性能的同時(shí)，降低功耗及節(jié)省時(shí)間。由于SRAM存儲(chǔ)器供電不間斷，使得用戶編程數(shù)據(jù)流被保存，用戶邏輯不會(huì)丟失。在待機(jī)狀態(tài)終止時(shí)，恢復(fù)供電后，器件可立刻進(jìn)入工作狀態(tài)，無需重新加載數(shù)據(jù)流文件，節(jié)省了時(shí)間及加載功耗。
【IPC分類】G06F1-32
【公開號(hào)】CN104808769
【申請(qǐng)?zhí)枴緾N201510192294
【發(fā)明人】朱璟輝
【申請(qǐng)人】廣東高云半導(dǎo)體科技股份有限公司
【公開日】2015年7月29日
【申請(qǐng)日】2015年4月21日