存儲(chǔ)系統(tǒng)的制作方法
【技術(shù)領(lǐng)域】
[0001] 本發(fā)明有關(guān)于存取緩沖數(shù)據(jù)(例如，高速緩存數(shù)據(jù))，特別是有關(guān)于具有不同數(shù)據(jù) 存儲(chǔ)線尺寸(例如，不同的高速緩存線尺寸）的數(shù)據(jù)存儲(chǔ)線(例如，高速緩存線）的存儲(chǔ)系統(tǒng)。
【背景技術(shù)】
[0002] 高速緩存器（cachememory)是用于暫時(shí)保存容量較大和速度較慢的存儲(chǔ)器(例 如，主存儲(chǔ)器）的部分內(nèi)容以用于重復(fù)存取的高速緩沖器。大多數(shù)現(xiàn)有的高速緩存（cache) 由一組條目（entry)組成。每一個(gè)條目由數(shù)據(jù)塊(或數(shù)據(jù)線）和地址標(biāo)記（addresstag) 組成；地址標(biāo)記與容量較大的主存儲(chǔ)器中的數(shù)據(jù)的位置相關(guān)聯(lián)。高速緩存器是存取相關(guān)聯(lián) 的一對(duì)于高速緩存器的關(guān)鍵不是高速緩存器中的位置，而是主存儲(chǔ)器中的位置。為加速存 儲(chǔ)，高速緩存器可能不是全相聯(lián)，而可能是組相聯(lián)、直接映射或哈希的（hashed)。大多數(shù)的 高速緩存器包括多個(gè)高速緩存線，每一個(gè)高速緩存線具有固定的高速緩存線尺寸。在稍復(fù) 雜的設(shè)計(jì)中，使用扇區(qū)高速緩存（sectorcache)。扇區(qū)高速緩存由一組扇區(qū)組成，并且有一 個(gè)地址標(biāo)記與每一個(gè)扇區(qū)相關(guān)聯(lián)。扇區(qū)本身被分為多個(gè)子扇區(qū)（subsectors)。每一個(gè)子扇 區(qū)具有有效位（validbit)，因此僅需要呈現(xiàn)扇區(qū)的一部分子扇區(qū)。當(dāng)對(duì)于一個(gè)扇區(qū)高速緩 存缺失（cachemiss)時(shí)，常駐（resident)扇區(qū)被移出（evict),將地址標(biāo)記設(shè)置為新扇區(qū) 的地址，并抓取一個(gè)子扇區(qū)。當(dāng)對(duì)于子扇區(qū)存在高速緩存缺失，但包括該子扇區(qū)的扇區(qū)已經(jīng) 出現(xiàn)在高速緩存中，僅抓取需要的子扇區(qū)。
[0003] 使用扇區(qū)高速緩存的最初原因是利用非連續(xù)（discrete)的晶體管在不同時(shí)間運(yùn) 作的邏輯使得扇區(qū)設(shè)計(jì)比具有數(shù)據(jù)傳輸（transfer)和尋址的單元作為"塊"或"線"的現(xiàn)有 的普通的非扇區(qū)（non-sectored)設(shè)計(jì)更加容易構(gòu)建。通常情況下，對(duì)于非扇區(qū)高速緩存， 用相對(duì)少數(shù)目的標(biāo)記位而具有較強(qiáng)的高速緩存容量的唯一方法是使得高速緩存塊(高速緩 存線)較大。然而，這種情況下的問題是，每一個(gè)高速緩存缺失需要完全地抓取一個(gè)較大塊。 利用扇區(qū)高速緩存，有可能僅抓取塊(或扇區(qū)）的一部分，并因此處理高速緩存缺失的時(shí)間 和總線流量均可以顯著的降低。因此，與其他高速緩存相比，盡管扇區(qū)高速緩存具有較高的 高速緩存缺失率（cachemissratios)，但是當(dāng)考慮時(shí)間因素的時(shí)候，有可能扇區(qū)緩存具有 更優(yōu)的性能。然而，扇區(qū)設(shè)計(jì)的問題是，在一個(gè)扇區(qū)的所有的子扇區(qū)被載入數(shù)據(jù)之前，該扇 區(qū)通常會(huì)從高速緩存中移出，因此，高速緩存容量的很大一部分沒有被使用。具體地，扇區(qū) 高速緩存具有的特征是，大量的字節(jié)可以利用相對(duì)較小的數(shù)目的標(biāo)記位來標(biāo)記，而當(dāng)缺失 發(fā)生時(shí)，仍然僅傳輸較小的塊。然而，一個(gè)標(biāo)記會(huì)對(duì)應(yīng)于許多字節(jié)。當(dāng)高速緩存線被頻繁替 代時(shí)，剩余的字節(jié)可能仍然為空。這可能消耗高速緩存器的寶貴空間。

【發(fā)明內(nèi)容】

[0004] 有鑒于此，本發(fā)明提出一種存儲(chǔ)系統(tǒng)。
[0005] 依據(jù)本發(fā)明第一實(shí)施方式，提供一種存儲(chǔ)系統(tǒng)。該存儲(chǔ)系統(tǒng)包括：數(shù)據(jù)存儲(chǔ)器，具 有多個(gè)數(shù)據(jù)存儲(chǔ)線；標(biāo)記存儲(chǔ)器，具有多個(gè)地址標(biāo)記，該多個(gè)地址標(biāo)記中的每一個(gè)與分配于 該數(shù)據(jù)存儲(chǔ)器中的該多個(gè)數(shù)據(jù)存儲(chǔ)線中的一個(gè)數(shù)據(jù)存儲(chǔ)線相關(guān)聯(lián)；以及控制器，耦接于該 數(shù)據(jù)存儲(chǔ)器和該標(biāo)記存儲(chǔ)器之間，該控制器設(shè)置第一數(shù)目的多個(gè)地址標(biāo)記，并配置第一數(shù) 目的多個(gè)數(shù)據(jù)存儲(chǔ)線作為具有第一數(shù)據(jù)存儲(chǔ)線尺寸的第一數(shù)據(jù)存儲(chǔ)線；以及該控制器設(shè)置 第二數(shù)目的多個(gè)地址標(biāo)記，并配置第二數(shù)目的多個(gè)數(shù)據(jù)存儲(chǔ)線作為具有第二數(shù)據(jù)存儲(chǔ)線尺 寸的第二數(shù)據(jù)存儲(chǔ)線，其中該第二數(shù)據(jù)存儲(chǔ)線尺寸不同于該第一數(shù)據(jù)存儲(chǔ)線尺寸。
[0006]依據(jù)本發(fā)明第二實(shí)施方式，提供一種存儲(chǔ)系統(tǒng)。該存儲(chǔ)系統(tǒng)包括：數(shù)據(jù)存儲(chǔ)器；標(biāo) 記存儲(chǔ)器；以及控制器，耦接于該數(shù)據(jù)存儲(chǔ)器和該標(biāo)記存儲(chǔ)器之間，該控制器設(shè)置該標(biāo)記存 儲(chǔ)器并配置該數(shù)據(jù)存儲(chǔ)器以分配具有第一數(shù)據(jù)存儲(chǔ)線尺寸的第一數(shù)據(jù)存儲(chǔ)線而用于存儲(chǔ) 渲染目標(biāo)紋理，以及控制器設(shè)置該標(biāo)記存儲(chǔ)器并配置該數(shù)據(jù)存儲(chǔ)器以分配具有第二數(shù)據(jù)存 儲(chǔ)線尺寸的第二數(shù)據(jù)存儲(chǔ)線而用于存儲(chǔ)非渲染目標(biāo)紋理，其中該第二數(shù)據(jù)存儲(chǔ)線尺寸不同 于該第一數(shù)據(jù)存儲(chǔ)線尺寸。
[0007] 本發(fā)明所提出的存儲(chǔ)系統(tǒng)，可以提高主存儲(chǔ)器的存儲(chǔ)效率。
【附圖說明】
[0008] 圖1為根據(jù)本發(fā)明實(shí)施方式的存儲(chǔ)系統(tǒng)的示意圖。
[0009] 圖2為主存儲(chǔ)器的存儲(chǔ)效率與請(qǐng)求的數(shù)據(jù)尺寸之間關(guān)系的示意圖。
[0010] 圖3為圖1所示的數(shù)據(jù)存儲(chǔ)器的存儲(chǔ)布置的示意圖。
[0011] 圖4為根據(jù)本發(fā)明實(shí)施方式的不同高速緩存線尺寸的動(dòng)態(tài)分配的流程圖。
[0012] 圖5為根據(jù)本發(fā)明一實(shí)施方式的在高速緩存器中使用提出的動(dòng)態(tài)高速緩存線尺 寸設(shè)計(jì)的示意圖。
[0013] 圖6為根據(jù)本發(fā)明另一實(shí)施方式的在高速緩存器中使用提出的動(dòng)態(tài)高速緩存線 尺寸設(shè)計(jì)的示意圖。
【具體實(shí)施方式】
[0014] 在說明書及權(quán)利要求書當(dāng)中使用了某些詞匯來指稱特定的元件。本領(lǐng)域技術(shù)人員 應(yīng)當(dāng)理解，電子設(shè)備制造商可能會(huì)用不同的名詞來稱呼同樣的元件。本說明書及權(quán)利要求 書并不以名稱的差異作為區(qū)分元件的方式，而是以元件在功能上的差異作為區(qū)分的準(zhǔn)則。 在通篇說明書及權(quán)利要求書當(dāng)中所提及的"包含"為開放式的用語，故應(yīng)解釋成"包含但不 限定于"。另外，"耦接"一詞在此為包含任何直接及間接的電氣連接手段。因此，若文中描 述第一裝置耦接于第二裝置，則代表所述第一裝置可直接電氣連接于所述第二裝置，或通 過其他裝置或連接手段間接地電氣連接至所述第二裝置。
[0015] 本發(fā)明的概念是提出具有混合高速緩存線尺寸的高速緩存器（即，具有不同高速 緩存線尺寸的高速緩存線的高速緩存器)，該高速緩存器可以有效利用高速緩存器的寶貴 空間，降低高速緩存缺失率，并提高主存儲(chǔ)器(例如，動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器（DRAM))的存儲(chǔ)效 率。具體細(xì)節(jié)將詳述如下。
[0016] 請(qǐng)參考圖1，圖1為根據(jù)本發(fā)明實(shí)施方式的存儲(chǔ)系統(tǒng)的示意圖。存儲(chǔ)系統(tǒng)100為 高速緩存器(例如，具有較快數(shù)據(jù)存取速度的存儲(chǔ)器)，該高速緩存器實(shí)現(xiàn)于在處理器和存 儲(chǔ)器(例如，具有較慢數(shù)據(jù)存取速度的存儲(chǔ)器）之間的請(qǐng)求快速信息處理的任意應(yīng)用中。 在此實(shí)施方式中，存儲(chǔ)系統(tǒng)100作為圖形系統(tǒng)的高速緩存器。因此，除了存儲(chǔ)系統(tǒng)100， 圖形系統(tǒng)包括存儲(chǔ)系統(tǒng)100外部的壓縮器（compressor)101、紋理單元102、解壓縮器(decompressor)103、長度高速緩存（length cache)104、以及數(shù)據(jù)存儲(chǔ)器(例如，主存儲(chǔ)器） 105。存儲(chǔ)系統(tǒng)100包括數(shù)據(jù)存儲(chǔ)器112、標(biāo)記存儲(chǔ)器114和控制器117。數(shù)據(jù)存儲(chǔ)器112 包括多個(gè)數(shù)據(jù)存儲(chǔ)線113。舉例來說，數(shù)據(jù)存儲(chǔ)器112利用用于儲(chǔ)存高速緩存數(shù)據(jù)的靜態(tài)隨 機(jī)存取存儲(chǔ)器（static random access memory,SRAM)來實(shí)現(xiàn)，以及每一個(gè)數(shù)據(jù)存儲(chǔ)線113 為具有基本/默認(rèn)的高速緩存線尺寸(例如，512比特）的高速緩存線。標(biāo)記存儲(chǔ)器114為 標(biāo)記隨機(jī)存取存儲(chǔ)器（RAM)，并且該標(biāo)記隨機(jī)存取存儲(chǔ)器具有多個(gè)第一地址標(biāo)記115和多 個(gè)第二地址標(biāo)記116存儲(chǔ)于其中。請(qǐng)注意，除地址標(biāo)記之外，每一個(gè)標(biāo)記條目包括額外的控 制信息，例如有效位、修改標(biāo)志位（dirty bit)等。具體地,第一地址標(biāo)記115可以為奇地址 標(biāo)記（即，奇標(biāo)記)，以及第二地址標(biāo)記116為偶地址標(biāo)記（即，偶標(biāo)記)，其中一個(gè)奇標(biāo)記和一 個(gè)偶標(biāo)記來自標(biāo)記存儲(chǔ)器114中的一對(duì)相鄰地址標(biāo)記。數(shù)據(jù)存儲(chǔ)器112和標(biāo)記存儲(chǔ)器114 可分配于同一存儲(chǔ)器的不同存儲(chǔ)空間中。根據(jù)本發(fā)明的另一實(shí)施方式，數(shù)據(jù)存儲(chǔ)器112和 標(biāo)記存儲(chǔ)器114可分配于不同存儲(chǔ)器中。
[0017]為簡(jiǎn)單和簡(jiǎn)潔起見，高速緩存器僅為存儲(chǔ)系統(tǒng)100的一個(gè)實(shí)施方式，以描述本發(fā) 明的本質(zhì)特征。因此，在下文中，術(shù)語"數(shù)據(jù)存儲(chǔ)線"與"高速緩存線"是可互換的，以及術(shù)語 "存儲(chǔ)系統(tǒng)"和"高速緩存系統(tǒng)"是可互換的。然而，提出的自適應(yīng)高速緩存線尺寸設(shè)計(jì)并非 僅限于高速緩存應(yīng)用。使用提出的設(shè)計(jì)概念的任意數(shù)據(jù)存儲(chǔ)器/緩沖器均落入本發(fā)明的保 護(hù)范圍。
[0018] 在此實(shí)施方式中，第一地址標(biāo)記115和第二地址標(biāo)記116中的每一個(gè)與分配于數(shù) 據(jù)存儲(chǔ)器112中的一個(gè)數(shù)據(jù)存儲(chǔ)線113 (例如，高速緩存線)相關(guān)聯(lián)，以及第一地址標(biāo)記115 和第二地址標(biāo)記116中的每一個(gè)用于存儲(chǔ)與該地址標(biāo)記相關(guān)聯(lián)的數(shù)據(jù)對(duì)應(yīng)的一部分地址。 其中，與該地址標(biāo)記相關(guān)聯(lián)的數(shù)據(jù)存儲(chǔ)于數(shù)據(jù)存儲(chǔ)線113 (例如，高速緩存線）中。
[0019]控制器117耦接于數(shù)據(jù)存儲(chǔ)器112和標(biāo)記存儲(chǔ)器114之間，以及控制器117控制 存儲(chǔ)系統(tǒng)100的操作。舉例來說，控制器117為探聽（snoop)處理器(例如，本發(fā)明實(shí)施方 式中的紋理單元102)總線活動(dòng)的高速緩存控制器，并且控制器117確定請(qǐng)求的數(shù)據(jù)DATAk 的地址ADDR是否引起高速緩存命中或高速緩存缺失。為簡(jiǎn)潔起見，數(shù)據(jù)傳輸路徑用實(shí)線來 說明，地址傳輸路徑用虛線來說明。當(dāng)通過控制器117確定高速緩存命中時(shí)，控制器117從 一個(gè)數(shù)據(jù)存儲(chǔ)線113 (例如，高速緩存線）中抓取請(qǐng)求的數(shù)據(jù)DATAk并返回請(qǐng)求的數(shù)據(jù)DATAk 至紋理單元102。當(dāng)通過控制器117確定高速緩存缺失時(shí)，控制器117遵循替換規(guī)則而更新 一個(gè)數(shù)據(jù)存儲(chǔ)線113 (例如，高速緩存線）和相關(guān)聯(lián)的地址標(biāo)記，并返回從數(shù)據(jù)存儲(chǔ)器105 中抓取