減少的可擴展緩存目錄的制作方法
【專利說明】減少的可擴展緩存目錄
[0001]相關(guān)申請案交叉申請
[0002]本發(fā)明要求2013年7月29日由Iulin Lih等人遞交的發(fā)明名稱為“減少的可擴展緩存目錄(Reduced Scalable Cache Directory) ”的第13/952895號美國非臨時專利申請案的在先申請優(yōu)先權(quán)，所述申請案要求2012年8月17日由Iulin Lih等人遞交的發(fā)明名稱為“減少的可擴展緩存目錄(Reduced Scalable Cache Directory) ”的第61/684322號美國臨時專利申請案的在先申請優(yōu)先權(quán)，兩個在先申請的內(nèi)容以引入的方式并入本文本中。
[0003]關(guān)于由聯(lián)邦政府贊助的
[0004]研宄或開發(fā)的聲明
[0005]不適用。
[0006]縮微平片附件的引用
[0007]不適用。
【背景技術(shù)】
[0008]現(xiàn)代計算機系統(tǒng)可依賴于多個互聯(lián)的處理器來處理數(shù)據(jù)。此類處理器(多個處理器)和/或所得到的處理器簇(多個處理器簇)可以同時在大體相同的數(shù)據(jù)上進行處理操作。為了減少系統(tǒng)延遲，處理數(shù)據(jù)的多個副本可以存儲在多個存儲位置中。因此，這種多地存儲系統(tǒng)可能需要相干存儲方案。緩存相干存儲方案可能是一個協(xié)議，當(dāng)其他部件和/或過程修改了共享數(shù)據(jù)時，其可以允許緩存和/或隨機存儲器(RAM)等多個存儲部件維護共享數(shù)據(jù)的本地副本并且接收更新。

【發(fā)明內(nèi)容】

[0009]在一項實施例中，本發(fā)明包括一種處理網(wǎng)絡(luò)，所述處理網(wǎng)絡(luò)包括緩存，用于存儲存儲數(shù)據(jù)的副本作為多個緩存線；緩存控制器，用于接收來自多個緩存代理的數(shù)據(jù)請求，并且指定至少一個所述緩存代理作為第一緩存線的所有者；以及目錄，用于存儲所述第一緩存線的緩存所有權(quán)指定，其中對所述目錄進行編碼來支持多個但少于所有所述緩存代理對所述第一緩存線的基本同步所有權(quán)。
[0010]在另一項實施例中，本發(fā)明包括一種處理網(wǎng)絡(luò)，所述處理網(wǎng)絡(luò)包括存儲部件，用于存儲共享存儲數(shù)據(jù)的副本作為多個緩存線，從多個緩存代理接收針對所述緩存線的數(shù)據(jù)請求，以及維護目錄以存儲所述緩存代理對所述緩存線的緩存所有權(quán)指定，其中對所述目錄進行編碼以基本同步地指定任意但少于所有的所述存儲緩存線。
[0011]在另一項實施例中，本發(fā)明包括一種方法，所述方法包括從多個緩存代理接收相干事務(wù)，并且在目錄中存儲所述多個緩存代理對多個緩存線的所有權(quán)指定，其中所述目錄用于支持存儲多個但少于所有所述緩存代理的基本同步所有權(quán)指定。
[0012]結(jié)合附圖和權(quán)利要求書，可從以下的詳細描述中更清楚地理解這些和其他特征。
【附圖說明】
[0013]為了更完整地理解本發(fā)明，現(xiàn)在參考以下結(jié)合附圖和詳細描述進行的簡要描述，其中相同參考標號表不相同部分。
[0014]圖1是多處理器網(wǎng)絡(luò)架構(gòu)的實施例的示意圖。
[0015]圖2是通用計算機系統(tǒng)的實施例的示意圖。
[0016]圖3示出了基于RAM的目錄的實施例。
[0017]圖4示出了基于緩存的目錄的實施例。
[0018]圖5示出了基于RAM的目錄的另一實施例。
[0019]圖6示出了基于緩存的目錄的另一實施例。
[0020]圖7是一種管理存儲請求的方法的實施例的流程圖。
【具體實施方式】
[0021]最初應(yīng)理解，盡管下文提供一個或多個實施例的說明性實施方案，但可使用任意數(shù)目的當(dāng)前已知或現(xiàn)有的技術(shù)來實施所公開的系統(tǒng)和/或方法。本發(fā)明決不應(yīng)限于下文所說明的所述說明性實施方案、圖式和技術(shù)，包含本文所說明并描述的示范性設(shè)計和實施方案，而是可以在所附權(quán)利要求書的范圍以及其均等物的完整范圍內(nèi)修改。
[0022]處理器可更改存儲器作為執(zhí)行處理功能的一部分。處理器可通過更新緩存存儲器中存儲的數(shù)據(jù)的本地副本進行這些更改。然后這些更改可向主存儲器傳播。這種系統(tǒng)可能引發(fā)多處理器系統(tǒng)錯誤，因為第一處理器可能對數(shù)據(jù)的第一本地副本進行更改，而第二處理器可能在不了解第一處理器所進行的更改的情況下幾乎同時對該數(shù)據(jù)的第二本地副本進行更改。緩存相干方案可以減輕這類錯誤。緩存目錄或偵聽過濾器(以下稱為緩存目錄或目錄)可能是記錄系統(tǒng)的緩存線的共享和緩存狀態(tài)的表。緩存目錄可用于引導(dǎo)共享存儲系統(tǒng)中的緩存訪問和/或偵聽過程作為緩存相干方案的一部分。多個緩存代理可以訪問每個緩存線，每個緩存代理可以指定為給定緩存線的所有者。
[0023]本文所公開的是可以呈現(xiàn)共享內(nèi)存并行計算系統(tǒng)的改進的可擴展性的緩存目錄實施例。緩存目錄可以包括縮減的表格寬度，這可以限制為包括每個緩存線的所有者列的靜態(tài)數(shù)目，而不是為每個可能的緩存線所有者提供一列。目錄可以包括縮減的表格深度，這可以限制為包括條目的靜態(tài)數(shù)目，而不是為每個可能的緩存線提供一行。如果希望共享緩存線的所有權(quán)的實體數(shù)目超過了目錄的記錄能力，那么目錄可以強制一個或多個所有者放棄另一緩存線的所有權(quán)。類似地，如果請求的緩存線的數(shù)目超過了目錄的記錄能力，那么目錄可以強制緩存線的所有所有者放棄所有權(quán)，這樣可以從目錄中移除該線。通過限制每個緩存線的所有者數(shù)目和每次目錄中呈現(xiàn)的緩存線的數(shù)目可以減少目錄大小，這樣可以提高訪問速度。此外，具有靜態(tài)寬度和/或深度的目錄可能支持沒有實質(zhì)性修改的不同復(fù)雜程度的處理器網(wǎng)絡(luò)。在一些實施例中，限制目錄深度可能導(dǎo)致錯誤的緩存丟失?？梢圆捎玫刂酚成湟源_定可能的丟失是否應(yīng)被視作丟失或作為向所有較低緩存廣播請求的指令。為了最小化所有權(quán)和廣播的損失，目錄寬度和深度限制的選擇可能基于統(tǒng)計分析。
[0024]圖1是多處理器網(wǎng)絡(luò)架構(gòu)的實施例的示意圖。網(wǎng)絡(luò)100可以包括多個通過路由網(wǎng)絡(luò)150耦合到I級(LI)緩存120、2級(L2)緩存130和3級(L3)緩存140的處理器110。每個LI緩存120可以包括LI緩存控制器124。每個L2緩存130可以包括L2緩存控制器134、地址映射136和目錄132。L3緩存140可能包括L3緩存控制器144、目錄142和地址映射146。較高階緩存可存儲數(shù)據(jù)并且響應(yīng)較低階緩存和/或處理器的請求。每個實體都可作為緩存代理和/或歸屬代理。歸屬代理可以是響應(yīng)請求的較高階實體。緩存代理可以是發(fā)起請求的較低階實體。根據(jù)該實施例，可能關(guān)于相同的事務(wù)和/或一系列事務(wù)，存儲部件(例如，緩存120、130、140和/或RAM)可作為較低階存儲部件的歸屬代理和較高階存儲部件的緩存代理可能關(guān)于。
[0025]處理器110可被稱為中央處理器或CPU。處理器110可以是網(wǎng)絡(luò)100內(nèi)通過執(zhí)行網(wǎng)絡(luò)100的算術(shù)、邏輯和/或輸入/輸出操作來處理程序指令的實體。每個處理器110可包含可執(zhí)行算術(shù)、邏輯和/或其他操作的算術(shù)邏輯單元和可向存儲器請求指令的控制單元(如緩存120、130和/或140)。該控制單元還可協(xié)同算術(shù)邏輯單元解碼和執(zhí)行這些指令。
[0026]LI緩存120、L2緩存130和L3緩存140可以是透明存儲數(shù)據(jù)和快速響應(yīng)請求的部件。出于成本和數(shù)據(jù)使用效率的原因，緩存120、130和140可包括相對小容量的存儲器，并且可緊鄰CPU110。較低階緩存，如LI緩存120，可包含較小的存儲空間，并且可離CPUllO較近；而較高階緩存，如L3緩存140，可包含較大存儲空間，并且可離CPUllO較遠。緩存120、130和/或140的位置和大小的選擇需兼顧存儲和低時延這兩個設(shè)計目標。每個緩存120，130和/或140都可為保存在主存儲器(例如RAM)中的數(shù)據(jù)存儲本地副本。
[0027]LI緩存控制