專利名稱：：算術(shù)運(yùn)算系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
：本發(fā)明涉及一種算術(shù)運(yùn)算系統(tǒng)，更具體地說是涉及一種不用任何專用的浮點(diǎn)算術(shù)運(yùn)算子系統(tǒng)如一個(gè)浮點(diǎn)算術(shù)運(yùn)算處理器和一個(gè)浮點(diǎn)算術(shù)運(yùn)算數(shù)字信號(hào)處理器(DSP)以算術(shù)方法運(yùn)算一個(gè)具有小數(shù)點(diǎn)的第一運(yùn)算數(shù)和一個(gè)沒有小數(shù)點(diǎn)的第二運(yùn)算數(shù)的算術(shù)運(yùn)算系統(tǒng)。當(dāng)在電子控制應(yīng)用中進(jìn)行一個(gè)通過將一個(gè)沒有小數(shù)點(diǎn)的變量x乘以一個(gè)具有小數(shù)點(diǎn)的增益K給出一個(gè)結(jié)果y的算術(shù)運(yùn)算時(shí)，浮點(diǎn)算術(shù)運(yùn)算必不可少。在此類的常規(guī)微型計(jì)算機(jī)應(yīng)用系統(tǒng)中，一個(gè)專用的浮點(diǎn)算術(shù)運(yùn)算DSP被另外地提供與微型計(jì)算機(jī)一起以提供浮點(diǎn)算術(shù)運(yùn)算?；蛘呤鞘褂靡粋€(gè)含有浮點(diǎn)算術(shù)運(yùn)算功能的高性能的微型計(jì)算機(jī)。這是因?yàn)橐粋€(gè)典型的微型計(jì)算機(jī)或DSP僅僅能夠進(jìn)行整數(shù)算術(shù)運(yùn)算(即定點(diǎn)算術(shù)運(yùn)算)。然而，配備了專用浮點(diǎn)算術(shù)運(yùn)算DSP的常規(guī)微型計(jì)算機(jī)應(yīng)用系統(tǒng)有一個(gè)問題在于專用的DSP增加了微型計(jì)算機(jī)應(yīng)用系統(tǒng)的造價(jià)。配備了含有浮點(diǎn)算術(shù)運(yùn)算功能的高性能微型計(jì)算機(jī)的常規(guī)的微型計(jì)算機(jī)應(yīng)用系統(tǒng)有一個(gè)問題在于需要提供專用的浮點(diǎn)算術(shù)運(yùn)算單元以實(shí)現(xiàn)浮點(diǎn)算術(shù)運(yùn)算功能，從而導(dǎo)致微型計(jì)算機(jī)應(yīng)用系統(tǒng)的造價(jià)的增加。一個(gè)可適用于上述浮點(diǎn)算術(shù)運(yùn)算單元的浮點(diǎn)乘法器于1990年在日本未決專利公開號(hào)No.2-183828中被公開。然而，在日本未決專利公開號(hào)No.2-183828中被公開的常規(guī)浮點(diǎn)乘法器有一個(gè)問題在于此乘法器有一個(gè)復(fù)雜的結(jié)構(gòu)。這是因?yàn)椋幌笠粋€(gè)定點(diǎn)乘法器，該乘法器需要多種專用電路諸如一個(gè)用于對(duì)將被乘的數(shù)的有效位四舍五入的舍入電路，用于用算術(shù)方法對(duì)有效位和指數(shù)移位的移位器，用于指數(shù)的加法器，進(jìn)位檢測(cè)器，和多路復(fù)用器。為了解決上述的問題在由Ohm出版有限公司出版的名為“OHM”的書中，1993第9卷第95頁，一篇名為“wholepowerelectronics”的文章中報(bào)道了一個(gè)改進(jìn)措施。在此改進(jìn)措施中，通過使用典型的能夠進(jìn)行整數(shù)(即定點(diǎn))算術(shù)運(yùn)算的微型計(jì)算機(jī)和一個(gè)為其專門設(shè)計(jì)的專用軟件來進(jìn)行一個(gè)浮點(diǎn)算術(shù)運(yùn)算。此軟件有如圖1所示的步驟。這里，如圖2所示，其假設(shè)增益K為m位寬且具有一個(gè)n位寬度的小數(shù)，其中n＜m。因此，增益K的最高有效位(MSB)是位(m-1)，最低有效位(LSB)是位0。一個(gè)實(shí)際二進(jìn)制小數(shù)點(diǎn)位于位n和位(n-1)之間。在圖1所示的步驟S1中，增益K被左移n位(即增益K被乘以2TENn)以將其轉(zhuǎn)換成一個(gè)整數(shù)系數(shù)k。系數(shù)k有一個(gè)位于位(n-1)和位n之間的假定二進(jìn)制小數(shù)點(diǎn)P′，如圖2所示。在步驟S2中，整數(shù)系數(shù)k被乘以小數(shù)變量x，得到一個(gè)乘積Y(即Y＝k*X)。在S3步驟中，判斷乘積Y的小數(shù)是小于還是大于二進(jìn)制的0.1(即0.1TWO)。二進(jìn)制的0.1等于十進(jìn)制的0.5(即0.5TEN)。該判斷被執(zhí)行以對(duì)乘積Y在位(n-1)上四舍五入，由此最小化乘積Y的舍入誤差。當(dāng)乘積Y的假定小數(shù)，其位于位(n-1)和位0之間，不小于0.1TWO或0.5TEN時(shí)，在步驟S4中一個(gè)變量T被設(shè)置為二進(jìn)制的1(即1TWO)。該步驟S4是為了將乘積Y在位n四舍五入為“1TWO”而進(jìn)行的。接著，在步驟S6中值為1TWO的變量T被左移n位。在步驟S7中左移后的變量T被加到乘積Y上。最后，乘積Y被右移n位(即乘積Y被除以2TENn)，由此在步驟S8中產(chǎn)生增益K與變量x的舍入乘積y。由于上述的四舍五入，乘積Y的實(shí)際小數(shù)點(diǎn)P位于位0的右側(cè)。換句話說，乘積y具有一個(gè)整數(shù)值。另一方面，當(dāng)乘積Y的假定小數(shù)小于0.1TWO或0.5TEN時(shí)，變量T在步驟S5中被設(shè)置為0TWO。接著，在步驟S6中值為0TWO的變量T被左移n位。左移后的變量T在步驟S7中被加到乘積Y上。因?yàn)樽兞縏值為0TWO，所以乘積Y的值不發(fā)生變化。最后，乘積Y被右移n位，由此在步驟S8中產(chǎn)生增益K與變量x的舍入乘積y。在該微型計(jì)算機(jī)應(yīng)用系統(tǒng)中，算術(shù)運(yùn)算精度取決于對(duì)數(shù)據(jù)值小數(shù)的算數(shù)運(yùn)算方式。因此，從運(yùn)算精度的觀點(diǎn)看數(shù)據(jù)值的小數(shù)的算術(shù)運(yùn)算方法十分重要。例如，在反饋控制系統(tǒng)如使用電氣電機(jī)的位置控制系統(tǒng)中，含有小數(shù)數(shù)字的積分?jǐn)?shù)據(jù)的算術(shù)運(yùn)算是必不可少的。在此情況中，數(shù)據(jù)值的小數(shù)的算術(shù)運(yùn)算方法很大程度地影響著反饋控制系統(tǒng)的控制精度。用如圖1所示使用專用軟件進(jìn)行的常規(guī)浮點(diǎn)算術(shù)運(yùn)算，可以達(dá)到一個(gè)所需的運(yùn)算精度。然而，在此情況下，浮點(diǎn)算術(shù)運(yùn)算是通過由微型計(jì)算機(jī)應(yīng)用系統(tǒng)中的一個(gè)微型計(jì)算機(jī)的中央處理單元(CPU)執(zhí)行該軟件來進(jìn)行的。結(jié)果是，有一個(gè)問題在于其需要很長的時(shí)間來完成該算術(shù)運(yùn)算。這意味著上述使用軟件的常規(guī)浮點(diǎn)算術(shù)運(yùn)算不能夠被應(yīng)用于需要高速控制的微型計(jì)算機(jī)應(yīng)用系統(tǒng)。另一方面，需要浮點(diǎn)算術(shù)運(yùn)算的處理在微型計(jì)算機(jī)應(yīng)用系統(tǒng)的整個(gè)處理過程中的出現(xiàn)率并不高。因此，即使再另外引入一個(gè)專用的浮點(diǎn)算術(shù)運(yùn)算DSP或一個(gè)專用的浮點(diǎn)算術(shù)運(yùn)算單元，所引入的昂貴的專用DSP或單元沒有被有效地利用。因此，本發(fā)明的一個(gè)目的是提供一種能夠使用最少量的硬件設(shè)備快速地進(jìn)行浮點(diǎn)算術(shù)運(yùn)算的算術(shù)運(yùn)算系統(tǒng)。本發(fā)明的另一個(gè)目的是提供一種使CPU的指令處理步驟最少的進(jìn)行浮點(diǎn)算術(shù)運(yùn)算的浮點(diǎn)算術(shù)運(yùn)算系統(tǒng)。上述的目的和其他沒有被特別提到的目的將從接下來的說明中被那些技術(shù)熟練者所明了。根據(jù)本發(fā)明，提出了一種用于對(duì)一個(gè)具有實(shí)際小數(shù)點(diǎn)的第一運(yùn)算數(shù)和一個(gè)沒有實(shí)際小數(shù)點(diǎn)的第二運(yùn)算數(shù)進(jìn)行算術(shù)運(yùn)算的算術(shù)運(yùn)算系統(tǒng)。此系統(tǒng)包括(a)一個(gè)用于檢測(cè)第一運(yùn)算數(shù)的實(shí)際小數(shù)點(diǎn)的位置以輸出一個(gè)第一位置數(shù)據(jù)和一個(gè)位數(shù)數(shù)據(jù)的實(shí)際小數(shù)點(diǎn)檢測(cè)器，(b)一個(gè)用于存儲(chǔ)第一位置數(shù)據(jù)的第一寄存器，(c)一個(gè)用于存儲(chǔ)位數(shù)數(shù)據(jù)的第二寄存器，(d)一個(gè)用于將第一運(yùn)算數(shù)左移對(duì)應(yīng)于存儲(chǔ)在第二寄存器中的位數(shù)數(shù)據(jù)的特定位數(shù)以輸出一個(gè)沒有實(shí)際小數(shù)點(diǎn)的第三運(yùn)算數(shù)的第一移位器，(e)一個(gè)用于對(duì)第二運(yùn)算數(shù)和第三運(yùn)算數(shù)進(jìn)行算術(shù)運(yùn)算以輸出一個(gè)第一運(yùn)算結(jié)果的整數(shù)算術(shù)運(yùn)算器，(f)一個(gè)用于根據(jù)第一位置數(shù)據(jù)指示第一運(yùn)算結(jié)果的假定小數(shù)點(diǎn)位置的假定小數(shù)點(diǎn)指示器，(g)一個(gè)用于根據(jù)由假定小數(shù)點(diǎn)指示器所指示的第一運(yùn)算結(jié)果的假定小數(shù)點(diǎn)的位置來對(duì)第一運(yùn)算結(jié)果進(jìn)行四舍五入以輸出第二運(yùn)算結(jié)果的舍入器，和(h)一個(gè)用于將第二運(yùn)算結(jié)果右移對(duì)應(yīng)于位數(shù)數(shù)據(jù)的特定位數(shù)以輸出一個(gè)沒有實(shí)際小數(shù)點(diǎn)的第三運(yùn)算結(jié)果的第二移位器。第三運(yùn)算結(jié)果代表了第一和第二運(yùn)算數(shù)的一個(gè)舍入的運(yùn)算結(jié)果。對(duì)于根據(jù)本發(fā)明的算術(shù)運(yùn)算系統(tǒng)，第一運(yùn)算數(shù)的實(shí)際小數(shù)點(diǎn)的位置被實(shí)際小數(shù)點(diǎn)檢測(cè)器檢測(cè)，從而得到第一位置數(shù)據(jù)和位數(shù)數(shù)據(jù)。沒有實(shí)際小數(shù)點(diǎn)的第三運(yùn)算數(shù)是由第一移位器根據(jù)位數(shù)數(shù)據(jù)左移具有實(shí)際小數(shù)點(diǎn)的第一運(yùn)算數(shù)而產(chǎn)生的。均沒有實(shí)際小數(shù)點(diǎn)的第二和第三運(yùn)算數(shù)由整數(shù)算術(shù)運(yùn)算器進(jìn)行算術(shù)運(yùn)算，由此輸出第一運(yùn)算結(jié)果。所輸出的第一運(yùn)算結(jié)果接著被舍入器根據(jù)所指示的第一運(yùn)算結(jié)果的假定小數(shù)點(diǎn)四舍五入，由此輸出第二運(yùn)算結(jié)果。再者，沒有實(shí)際小數(shù)點(diǎn)的第三運(yùn)算結(jié)果是由第二移位器通過對(duì)所四舍五入的第二運(yùn)算結(jié)果根據(jù)位數(shù)數(shù)據(jù)右移而產(chǎn)生的。因此，能夠不用任何專用的浮點(diǎn)算術(shù)運(yùn)算DSP或?qū)Ｓ玫母↑c(diǎn)算術(shù)運(yùn)算單元來進(jìn)行一個(gè)對(duì)第一運(yùn)算數(shù)和第二運(yùn)算數(shù)的浮點(diǎn)算術(shù)運(yùn)算。由此減少了該系統(tǒng)造價(jià)。另外，上述浮點(diǎn)運(yùn)算是通過使用實(shí)際小數(shù)點(diǎn)檢測(cè)器、第一和第二寄存器、第一和第二移位器、整數(shù)算術(shù)運(yùn)算器、假定小數(shù)點(diǎn)指示器和舍入器來進(jìn)行的。換句話說，該運(yùn)算沒有用任何浮點(diǎn)算術(shù)運(yùn)算的專用軟件而是用硬件設(shè)備來進(jìn)行的。其結(jié)果是，該運(yùn)算能夠使用最少量的硬件設(shè)備以最少的CPU的指令處理步驟快速地進(jìn)行。在根據(jù)本發(fā)明系統(tǒng)的一個(gè)優(yōu)選實(shí)施例中，整數(shù)算術(shù)運(yùn)算器的輸出被連接到舍入器的一個(gè)輸入上，因而從整數(shù)算術(shù)運(yùn)算器輸出的第一運(yùn)算結(jié)果被直接地輸入到舍入器中去。在此情況下，有一個(gè)額外的優(yōu)點(diǎn)在于總線結(jié)構(gòu)可以很簡單。在根據(jù)本發(fā)明系統(tǒng)的另一個(gè)優(yōu)選實(shí)施例中，另外提供了一個(gè)第三寄存器用于存儲(chǔ)從整數(shù)算術(shù)運(yùn)算器輸出的第二運(yùn)算結(jié)果。存儲(chǔ)在第三寄存器中的此第二運(yùn)算結(jié)果被加載到舍入器。在此情況下，有一個(gè)額外的優(yōu)點(diǎn)在于當(dāng)必要時(shí)可以通過使用存儲(chǔ)在第三寄存器中的第二運(yùn)算結(jié)果進(jìn)行多種算術(shù)運(yùn)算。在根據(jù)本發(fā)明系統(tǒng)的再另一個(gè)優(yōu)選實(shí)施例中，假定小數(shù)點(diǎn)指示器輸出一個(gè)給出了第一運(yùn)算結(jié)果的假定小數(shù)點(diǎn)的位置的第二位置數(shù)據(jù)，且該第二位置數(shù)據(jù)被存儲(chǔ)在第四寄存器中。在此情況下，有一個(gè)額外的優(yōu)點(diǎn)在于由舍入器進(jìn)行的第一運(yùn)算結(jié)果的舍入處理和第一寄存器的讀取處理之間不會(huì)發(fā)生競爭。在根據(jù)本發(fā)明系統(tǒng)的另一個(gè)優(yōu)選實(shí)施例中，實(shí)際小數(shù)點(diǎn)檢測(cè)器是由一個(gè)算術(shù)邏輯單元(ALU)實(shí)現(xiàn)的。在此情況下，有一個(gè)額外的優(yōu)點(diǎn)在于實(shí)際小數(shù)點(diǎn)檢測(cè)器的結(jié)構(gòu)可以很簡單。在根據(jù)本發(fā)明系統(tǒng)的再另一個(gè)優(yōu)選實(shí)施例中，第一和第二移位器是由一個(gè)單獨(dú)的雙向移位器來實(shí)現(xiàn)的。在此情況下，有一個(gè)額外的優(yōu)點(diǎn)在于第一和第二移位器的結(jié)構(gòu)可以很簡單。為了使本發(fā)明能夠被容易地實(shí)現(xiàn)，現(xiàn)在將參照附圖對(duì)其進(jìn)行說明。圖1所示為一個(gè)使用一個(gè)專用軟件和一個(gè)定點(diǎn)算術(shù)運(yùn)算器的常規(guī)浮點(diǎn)算術(shù)運(yùn)算的步驟順序的流程圖。圖2所示為給出具有實(shí)際小數(shù)點(diǎn)的增益K和沒有實(shí)際小數(shù)點(diǎn)的變量x的乘積y的一個(gè)浮點(diǎn)算術(shù)運(yùn)算的原理簡圖。圖3所示為根據(jù)本發(fā)明的第一實(shí)施例的算術(shù)運(yùn)算系統(tǒng)的結(jié)構(gòu)方框圖。圖4為位置數(shù)據(jù)值的一個(gè)例子的簡要示意圖，該位置數(shù)據(jù)值給出用在根據(jù)第一實(shí)施例系統(tǒng)中乘積結(jié)果Y’的假定小數(shù)點(diǎn)位置。圖5所示為根據(jù)第一實(shí)施例系統(tǒng)的浮點(diǎn)算術(shù)運(yùn)算的步驟順序流程圖。圖6所示為根據(jù)本發(fā)明的第二實(shí)施例的算術(shù)運(yùn)算系統(tǒng)的結(jié)構(gòu)方框圖。圖7所示為根據(jù)第二實(shí)施例的系統(tǒng)的浮點(diǎn)算術(shù)運(yùn)算的步驟順序流程圖。圖8所示為根據(jù)本發(fā)明的第三實(shí)施例的算術(shù)運(yùn)算系統(tǒng)的結(jié)構(gòu)方框圖。圖9所示為根據(jù)第三實(shí)施例的系統(tǒng)的浮點(diǎn)算術(shù)運(yùn)算的步驟順序流程圖。接下來將參照附圖3到8對(duì)本發(fā)明的優(yōu)選實(shí)施例進(jìn)行說明。第一實(shí)施例如圖3所示，根據(jù)本發(fā)明的第一實(shí)施例的一個(gè)算術(shù)運(yùn)算系統(tǒng)由一個(gè)寄存器存儲(chǔ)器1，一個(gè)ALU2，一個(gè)雙向移位器3，一個(gè)乘法器4，一個(gè)舍入電路6，一個(gè)假定小數(shù)點(diǎn)寄存器7，和一個(gè)控制器15構(gòu)成。寄存器存儲(chǔ)器1，ALU2，雙向移位器3，乘法器4，舍入電路6，假定小數(shù)點(diǎn)寄存器7是由控制器15控制的。將被相乘的一個(gè)增益K和一個(gè)變量x被輸入到位于公用總線的5一端的一個(gè)輸入端16。增益K和變量x的舍入乘積(即Y≈K*x)從位于公用總線5的另一端的輸出端17導(dǎo)出。如圖2所示，增益K為m位寬且具有一個(gè)實(shí)際二進(jìn)制小數(shù)點(diǎn)P。增益K的小數(shù)部分為n位寬，整數(shù)部分為(m-n)位寬，其中m＞n。增益K的MSB和LSB分別為位(m-1)(即最左位)和位0(即最右位)。實(shí)際二進(jìn)制小數(shù)點(diǎn)位于位(n-1)和位n之間。寄存器存儲(chǔ)器1包括五個(gè)通用寄存器1a，1b，1c，1d，和1e，和兩個(gè)選擇器或轉(zhuǎn)換開關(guān)1f和1g。輸入選擇器1f根據(jù)從控制器15送來的控制信號(hào)C1選擇寄存器1a，1b，1c，1d，和1e中的一個(gè)，以使一個(gè)輸入數(shù)據(jù)通過總線5被寫進(jìn)或存儲(chǔ)進(jìn)所選的寄存器1a，1b，1c，1d，和1e中的一個(gè)。輸出選擇器1g根據(jù)從控制器15送來的控制信號(hào)C2選擇寄存器1a，1b，1c，1d，和1e中的一個(gè)，以使所選的寄存器1a，1b，1c，1d，和1e中的一個(gè)的內(nèi)容(即所存儲(chǔ)的數(shù)據(jù))被讀取或取出到總線9或10。總線9被連接到ALU2、雙向移位器3、和乘法器4?？偩€10被連接到雙向移位器3和乘法器4。寄存器1a存儲(chǔ)增益K的假定二進(jìn)制小數(shù)點(diǎn)P’的位置數(shù)據(jù)PT。寄存器1b存儲(chǔ)增益K在移位器3中將被移位的位數(shù)數(shù)據(jù)n。寄存器1c存儲(chǔ)增益K或系數(shù)k。系數(shù)k是通過將增益K左移等于位數(shù)數(shù)據(jù)n的特定位數(shù)而給出的，其具有一個(gè)整數(shù)值而沒有實(shí)際二進(jìn)制小數(shù)點(diǎn)。寄存器1d存儲(chǔ)具有一個(gè)整數(shù)值的變量x。寄存器1e存儲(chǔ)乘積y或Y。乘積Y是通過將變量x與系數(shù)k相乘并且四舍五入乘積結(jié)果Y’(＝k*x)而給出的。假定小數(shù)點(diǎn)寄存器7存儲(chǔ)增益K的假定小數(shù)點(diǎn)P’的位置數(shù)據(jù)PT，其是通過總線5從移位器3送來的。寄存器7通過總線14將位置數(shù)據(jù)PT輸出到舍入電路6。這些操作是根據(jù)從控制器5送來的控制信號(hào)C3進(jìn)行的。假定小數(shù)點(diǎn)寄存器可以由一個(gè)鎖存器電路簡單地實(shí)現(xiàn)。ALU2能夠進(jìn)行沒有二進(jìn)制小數(shù)點(diǎn)的整數(shù)的算術(shù)和邏輯運(yùn)算。ALU2本身不能進(jìn)行浮點(diǎn)算術(shù)運(yùn)算。ALU2根據(jù)從控制器5送來的控制信號(hào)C4計(jì)算或檢測(cè)通過總線9加載的增益K的實(shí)際二進(jìn)制小數(shù)點(diǎn)P(即小數(shù)的位數(shù))的位置。接著，ALU2通過總線11將增益K的實(shí)際二進(jìn)制小數(shù)點(diǎn)P的位置數(shù)據(jù)PT和其將被移位的位數(shù)數(shù)據(jù)n輸出到總線5。所檢測(cè)的位置數(shù)據(jù)PT和位數(shù)數(shù)據(jù)n通過總線5被分別地存儲(chǔ)進(jìn)寄存器1a和1b中。位置數(shù)據(jù)PT的值通常不等于位數(shù)數(shù)據(jù)n的值。雙向移位器3通過總線9從寄存器1a接收位置數(shù)據(jù)PT。接著，移位器3不進(jìn)行移位操作而是通過總線12將位置數(shù)據(jù)PT輸出到總線5。這些操作是根據(jù)從控制器15送來的控制信號(hào)C5而進(jìn)行的。另外，移位器3還分別通過總線9和10從寄存器1a和1b接收增益K和位數(shù)數(shù)據(jù)n。接著，移位器3將增益K左移等于位數(shù)數(shù)據(jù)n的特定位數(shù)，通過總線12將系數(shù)k輸出到總線5。這些操作是根據(jù)從控制器15送來的控制信號(hào)C5而進(jìn)行的。另外，移位器3分別通過總線9和10從寄存器1e和1b接收舍入乘積Y和位數(shù)數(shù)據(jù)n。接著，移位器3將舍入乘積Y右移等于位數(shù)數(shù)據(jù)n的特定位數(shù)，將乘積y輸出到總線12。這些操作是根據(jù)從控制器15送來的控制信號(hào)C5而進(jìn)行的。乘法器4分別通過總線9和10從寄存器1c和1d接收系數(shù)k和變量x。乘法器4將系數(shù)k和變量x相乘，通過總線13將乘積Y’(＝k*x)輸出到舍入電路6。這些操作是根據(jù)從控制器15送來的控制信號(hào)C6進(jìn)行的。舍入電路6接收從乘法器4輸出的乘積Y’(＝k*x)和從假定小數(shù)點(diǎn)寄存器7輸出的增益K的位置數(shù)據(jù)PT。接著，電路6舍入乘積Y’以與假定小數(shù)點(diǎn)P’的位置數(shù)據(jù)PT一致。例如，在舍入電路6中的舍入操作是以如下的方式實(shí)現(xiàn)的。由假定小數(shù)點(diǎn)P’的位置數(shù)據(jù)PT和位數(shù)數(shù)據(jù)n給出的乘積Y’的小數(shù)部分的值，同一個(gè)二進(jìn)制數(shù)0.1(即0.1TWO)進(jìn)行比較。換句話說，也就是判斷乘積Y’的位(n-1)的值是1還是0。當(dāng)乘積Y’的小數(shù)部分的值等于或大于0.1TWO(即0.5TEN)時(shí)，即當(dāng)乘積Y’的位(n-1)的值為1TWO時(shí)，為了四舍五入的目的，一個(gè)二進(jìn)制數(shù)1(即1TWO)的增量被加到乘積Y’的位(n-1)的值上。這意味著數(shù)1TWO被加到乘積Y’的位n的值上。當(dāng)乘積Y’的小數(shù)部分的值小于0.1TWO或0.5TEN時(shí)，即當(dāng)乘積Y’的(n-1)位的值為0TWO時(shí)，沒有增量被加到乘積Y’的(n-1)位的值上。這意味著乘積Y’的位n的值這里沒有改變。接著，舍入電路6通過總線8將舍入后的乘積Y輸出到總線5。上述的舍入電路6的舍入操作是根據(jù)從控制器15送來的控制信號(hào)C7而進(jìn)行的。很明顯舍入電路6可以用一個(gè)單向移位器，一個(gè)比較器，和一個(gè)加法器的組合來簡單地實(shí)現(xiàn)。圖4顯示了用在根據(jù)第一實(shí)施例的系統(tǒng)中的給出乘積結(jié)果Y’的假定小數(shù)點(diǎn)P’的位置的位置數(shù)據(jù)PT的一個(gè)例值。在此例中，數(shù)值為32位寬，并且只有位8為“1TWO”而其余的全是“0TWO”。特別地，此二進(jìn)制值被表示為“00000000000000000000000100000000”。另一方面，假設(shè)32位乘積Y’具有值“011010011010010110010110.11111111”。其中符號(hào)“.”表示乘積Y’的假定二進(jìn)制小數(shù)點(diǎn)P’。該值的小數(shù)部分為8位寬。位于位0和位7之間的乘積Y’的小數(shù)的二進(jìn)制值“11111111”，比0.1TWO或0.5TEN大。因此，數(shù)“000000000000000000000001.00000000”＝“1TWO”的位置數(shù)據(jù)PT的值被加到乘積Y’的位8上，結(jié)果為“011010011010010110010111.11111111”。同樣，假設(shè)32位乘積Y’值為“011010011010010110010110.00000001”。位于位0和位7之間的乘積Y’的小數(shù)的二進(jìn)制值“00000001”，比0.1TWO或0.5TEN小。因此，數(shù)“000000000000000000000001.00000000”＝“1TWO”的位置數(shù)據(jù)PT的值不被加到乘積Y’的位8上，結(jié)果為“011010011010010110010111.11111111”與四舍五入運(yùn)算之前的值相同。接下來，將參照?qǐng)D5對(duì)根據(jù)第一實(shí)施例的所示算術(shù)運(yùn)算系統(tǒng)的處理順序進(jìn)行解釋。在步驟S1中，通過公用總線5的輸入端16輸入進(jìn)此系統(tǒng)的增益K和變量x根據(jù)輸入選擇器1f的操作通過公用總線5被分別存儲(chǔ)進(jìn)寄存器1c和1d中。在步驟S2中，存儲(chǔ)在寄存器1c中的增益K由于輸出選擇器1g的操作被讀出到總線9。在此步驟期間寄存器1c的內(nèi)容保持不變。ALU2接收所讀出的增益K并計(jì)算或檢測(cè)其實(shí)際二進(jìn)制小數(shù)點(diǎn)P的位置和將在移位器3中被移位的位數(shù)，將增益K的實(shí)際二進(jìn)制小數(shù)點(diǎn)P的位置數(shù)據(jù)PT和位數(shù)數(shù)據(jù)n輸出到總線11。在步驟S3中，ALU2所計(jì)算的或檢測(cè)到的位置數(shù)據(jù)PT和位數(shù)數(shù)據(jù)n通過公用總線5被分別地存儲(chǔ)進(jìn)寄存器1a和1b中。在步驟S4中，存儲(chǔ)在寄存器1a中的位置數(shù)據(jù)PT被讀出以輸入到移位器3中。移位器3將所輸入的位置數(shù)據(jù)PT不做移位地輸出到總線12。在步驟S5中，被移位器3輸出到總線12的位置數(shù)據(jù)PT，通過公用總線5被存儲(chǔ)進(jìn)假定小數(shù)點(diǎn)寄存器7中。所存儲(chǔ)的位置數(shù)據(jù)PT在必要時(shí)可以由舍入電路6讀出。在步驟6中，存儲(chǔ)在寄存器1c和1b中的增益K和位數(shù)數(shù)據(jù)n被讀出到移位器3中。接著，移位器3將增益K左移等于位數(shù)數(shù)據(jù)n的特定位數(shù)，輸出具有一個(gè)整數(shù)值的系數(shù)k到總線12。在步驟S7中，系數(shù)k通過總線5被存儲(chǔ)進(jìn)寄存器1c中。因此，寄存器1c的內(nèi)容從增益K變?yōu)橄禂?shù)k。在步驟S8中，讀出存儲(chǔ)在寄存器1c中的系數(shù)k和存儲(chǔ)在寄存器1d中的變量x以加載到乘法器4。隨后，乘法器4將系數(shù)k和變量x相乘，得到乘積Y’(＝k*x)。乘積Y’被輸出到總線13。在步驟S9中，舍入電路6通過總線13接收從乘法器4輸出的乘積Y’。另一方面，舍入電路6接收存儲(chǔ)在假定小數(shù)點(diǎn)寄存器7中的位置數(shù)據(jù)PT。接著，舍入電路6根據(jù)位置數(shù)據(jù)PT對(duì)乘積Y’四舍五入，將舍入乘積Y輸出到總線8。在步驟S10中，從舍入電路6輸出的舍入乘積Y通過公用總線5被存儲(chǔ)進(jìn)寄存器1e中。在步驟S11中，存儲(chǔ)于寄存器1e中的舍入乘積Y和存儲(chǔ)在寄存器1b中的位數(shù)數(shù)據(jù)n被讀出以輸入到移位器3中。移位器3將舍入乘積Y右移等于位數(shù)數(shù)據(jù)n的特定位數(shù)，輸出乘積y到總線12。在步驟S12中，從移位器3中輸出的乘積y通過輸出端17被輸出并通過總線5被存儲(chǔ)進(jìn)寄存器1e中。步驟S1到S12中寄存器存儲(chǔ)器1的寄存器1a，1b，1c，1d，和1e和假定小數(shù)點(diǎn)寄存器7中的內(nèi)容如表1所示。表1對(duì)于根據(jù)圖3和圖5中的第一實(shí)施例的算術(shù)運(yùn)算系統(tǒng)，增益K的實(shí)際小數(shù)點(diǎn)P的位置被作為實(shí)際小數(shù)點(diǎn)檢測(cè)器的ALU檢測(cè)，得到位置數(shù)據(jù)PT和位數(shù)數(shù)據(jù)n。沒有實(shí)際小數(shù)點(diǎn)的系數(shù)k是由雙向移位器3根據(jù)位數(shù)數(shù)據(jù)n將具有實(shí)際小數(shù)點(diǎn)P的增益K向左移位而產(chǎn)生的。均沒有實(shí)際小數(shù)點(diǎn)的系數(shù)k和變量x被乘法器4相乘，由此輸出作為第一乘積結(jié)果的乘積Y’。所輸出的作為第一乘積結(jié)果的乘積Y’接著被舍入電路6根據(jù)所指示的乘積Y’的假定小數(shù)點(diǎn)四舍五入，由此輸出作為第二乘積結(jié)果的舍入乘積Y。另外，作為第三乘積結(jié)果沒有實(shí)際小數(shù)點(diǎn)的乘積y，是通過由移位器3對(duì)所舍入的作為第二乘積結(jié)果的舍入乘積Y根據(jù)位數(shù)數(shù)據(jù)n向右移位而產(chǎn)生的。因此，能夠不用任何專用的浮點(diǎn)算術(shù)運(yùn)算DSP或?qū)Ｓ玫母↑c(diǎn)算術(shù)運(yùn)算單元而進(jìn)行對(duì)增益K和變量x的浮點(diǎn)算術(shù)運(yùn)算。這將能夠降低此系統(tǒng)的造價(jià)。另外，上述算術(shù)運(yùn)算是通過使用作為一個(gè)實(shí)際小數(shù)點(diǎn)檢測(cè)器的ALU2、寄存器1a和1b、雙向移位器3，作為一個(gè)整數(shù)算術(shù)運(yùn)算器的乘法器4，作為一個(gè)假定小數(shù)點(diǎn)指示器的假定小數(shù)點(diǎn)寄存器7，和舍入電路6來進(jìn)行的。換句話說，此運(yùn)算沒有使用任何用于浮點(diǎn)算術(shù)運(yùn)算的專用軟件而是通過使用硬件設(shè)備來進(jìn)行的。其結(jié)果是，能夠使CPU指令處理步驟最少而使用最小限度的硬件設(shè)備快速地進(jìn)行此算術(shù)運(yùn)算。還有一個(gè)額外的優(yōu)點(diǎn)在于由舍入電路6所進(jìn)行的乘積結(jié)果Y’的舍入處理和寄存器存儲(chǔ)器1的讀取處理之間不會(huì)發(fā)生競爭。第二實(shí)施例圖6中所示為根據(jù)本發(fā)明的第二實(shí)施例的算術(shù)運(yùn)算系統(tǒng)。該系統(tǒng)除了(i)乘法器4的總線13沒有被連到舍入電路6而是連到公用總線5和(ii)寄存器存儲(chǔ)器1的總線10不僅被連到的移位器3和乘法器4還被連到舍入電路6之外，具有與圖3所示的第一實(shí)施例大體相同的結(jié)構(gòu)。因此，為了簡化說明這里通過在圖6中用相同的參考標(biāo)號(hào)或字符指代相同的或相應(yīng)的元件省略關(guān)于相同結(jié)構(gòu)的說明。接下來，將參照?qǐng)D7對(duì)根據(jù)第二實(shí)施例的算術(shù)運(yùn)算系統(tǒng)的處理順序進(jìn)行解釋。在步驟S1中，通過公用總線5的輸入端16輸入進(jìn)此系統(tǒng)的增益K和變量x，根據(jù)輸入選擇器1f的操作通過公用總線5被分別存儲(chǔ)進(jìn)寄存器1c和1d中。在步驟S2中，存儲(chǔ)在寄存器1c中的增益K由于輸出選擇器1g的操作被讀出到總線9。在此步驟期間寄存器1c的內(nèi)容保持不變。ALU2接收所讀出的增益K并計(jì)算或檢測(cè)其實(shí)際二進(jìn)制小數(shù)點(diǎn)P和將在移位器3中被移位的位數(shù)，將增益K的實(shí)際小數(shù)點(diǎn)P的位置數(shù)據(jù)PT和位數(shù)數(shù)據(jù)n輸出到總線11。在步驟S3中，ALU2所計(jì)算的或檢測(cè)的位置數(shù)據(jù)PT和位數(shù)數(shù)據(jù)n通過公用總線5被分別地存儲(chǔ)進(jìn)寄存器1a和1b中。在步驟S4中，存儲(chǔ)在寄存器1a中的位置數(shù)據(jù)PT被讀出以輸入到移位器3中。移位器3并不移位而是將所輸入的位置數(shù)據(jù)PT輸出到總線12。在步驟S5中，被移位器3輸出到總線12的位置數(shù)據(jù)PT，通過公用總線5被存儲(chǔ)進(jìn)假定小數(shù)點(diǎn)寄存器7中。所存儲(chǔ)的位置數(shù)據(jù)PT在必要時(shí)可以由舍入電路6讀出。在步驟S6中，存儲(chǔ)在寄存器1c和1b中的增益K和位數(shù)數(shù)據(jù)n被讀出到移位器3中。接著，移位器3將增益K左移等于位數(shù)數(shù)據(jù)n的特定位數(shù)，輸出具有一個(gè)整數(shù)值的系數(shù)k到總線12。在步驟S7中，系數(shù)k通過總線5被存儲(chǔ)進(jìn)寄存器1c中。因此，寄存器1c的內(nèi)容從增益K變?yōu)橄禂?shù)k。在步驟S8中，存儲(chǔ)在寄存器1c中的系數(shù)k和存儲(chǔ)在寄存器1d中的變量x被加載到乘法器4。隨后，乘法器4將系數(shù)k和變量x相乘，得到乘積Y’(＝k*x)。乘積Y’被輸出到總線13。上面的步驟S1到S8與第一實(shí)施例的步驟S1到S8相同。在步驟S9中，從乘法器4輸出的乘積Y’通過總線13和5被存儲(chǔ)進(jìn)寄存器1e中。在步驟S10中，存儲(chǔ)在寄存器1e中的乘積Y’被讀出并加載到舍入電路6。另一方面，存儲(chǔ)在假定小數(shù)點(diǎn)寄存器7中的位置數(shù)據(jù)PT被讀出以加載到舍入電路6。接著，舍入電路6根據(jù)位置數(shù)據(jù)PT對(duì)乘積Y’四舍五入，輸出舍入的乘積Y到總線8。在步驟S11中，從舍入電路6輸出的舍入乘積Y通過總線8和公用總線5被存儲(chǔ)進(jìn)寄存器1e中。在步驟S12中，存儲(chǔ)在寄存器1e中的舍入乘積Y和存儲(chǔ)在寄存器1b中的位數(shù)數(shù)據(jù)n被讀出以輸入到移位器3中。移位器3將舍入乘積Y右移等于位數(shù)數(shù)據(jù)n的位數(shù)，輸出乘積y到總線12。在步驟S13中，從移位器3輸出的乘積y通過輸出端17被輸出并通過總線5存儲(chǔ)在寄存器1e中。步驟S1到S12中寄存器存儲(chǔ)器1的寄存器1a，1b，1c，1d，和1e和假定小數(shù)點(diǎn)寄存器7中的內(nèi)容如表2所示。表2</tables>根據(jù)圖6和7中所示的第二實(shí)施例的算術(shù)運(yùn)算系統(tǒng)具有與第一實(shí)施例相同的優(yōu)點(diǎn)，因?yàn)榇讼到y(tǒng)具有與第一實(shí)施例大體相同的結(jié)構(gòu)。其有一個(gè)額外的優(yōu)點(diǎn)在于可以在必要時(shí)通過使用存儲(chǔ)在寄存器1e中的乘積結(jié)果Y’進(jìn)行多種算術(shù)運(yùn)算。第三實(shí)施例圖8中所示為根據(jù)本發(fā)明的第三實(shí)施例的算術(shù)運(yùn)算系統(tǒng)。該系統(tǒng)除了(i)乘法器4和其相應(yīng)的總線13被取消了和(ii)寄存器存儲(chǔ)器1的總線10不僅被連到的移位器3還被連到ALU2和舍入電路6之外，具有與圖3所示的第一實(shí)施例大體相同的結(jié)構(gòu)。因此，為了簡化說明這里通過在圖8中用相同的參考標(biāo)號(hào)或字符指代相同的或相應(yīng)的元件而省略關(guān)于相同結(jié)構(gòu)的說明。接下來，將參照?qǐng)D9對(duì)根據(jù)第三實(shí)施例的算術(shù)運(yùn)算系統(tǒng)的處理順序進(jìn)行解釋。在步驟S1中，其通過公用總線5的輸入端16輸入進(jìn)此系統(tǒng)的增益K和變量x，根據(jù)輸入選擇器1f的操作通過公用總線5被分別存儲(chǔ)進(jìn)寄存器1c和1d中。在步驟S2中，存儲(chǔ)在寄存器1c中的增益K由于輸出選擇器1g的操作被讀出到總線9。在此步驟期間寄存器1c的內(nèi)容保持不變。ALU2接收所讀出的增益K并計(jì)算或檢測(cè)其實(shí)際二進(jìn)制小數(shù)點(diǎn)P和將在移位器3中被移位的位數(shù)，將增益K的實(shí)際二進(jìn)制小數(shù)點(diǎn)P的位置數(shù)據(jù)PT和位數(shù)數(shù)據(jù)n輸出到總線11。在步驟S3中，ALU2所計(jì)算的或檢測(cè)的位置數(shù)據(jù)PT和位數(shù)數(shù)據(jù)n通過公用總線5被分別地存儲(chǔ)進(jìn)寄存器1a和1b中。在步驟S4中，存儲(chǔ)在寄存器1a中的位置數(shù)據(jù)PT被讀出以輸入到移位器3中。移位器3并不移位而是將所輸入的位置數(shù)據(jù)PT輸出到總線12。在步驟S5中，被移位器3輸出到總線12的位置數(shù)據(jù)PT，通過公用總線5被存儲(chǔ)進(jìn)假定小數(shù)點(diǎn)寄存器7中。所存儲(chǔ)的位置數(shù)據(jù)PT在必要時(shí)可以由舍入電路6讀出。在步驟S6中，存儲(chǔ)在寄存器1c和1b中的增益K和位數(shù)數(shù)據(jù)n被讀出以通過總線9和10加到移位器3中。接著，移位器3將增益K左移等于位數(shù)數(shù)據(jù)n的特定位數(shù)，輸出具有一個(gè)整數(shù)值的系數(shù)k到總線12。在步驟S7中，系數(shù)k通過總線5被存儲(chǔ)進(jìn)寄存器1c中。因此，寄存器1c的內(nèi)容從增益K變?yōu)橄禂?shù)k。上面的步驟S1到S7與第一實(shí)施例的步驟S1到S7相同。在步驟S8中，存儲(chǔ)在寄存器1b中的位數(shù)數(shù)據(jù)n和存儲(chǔ)在寄存器1d中的變量x被讀出并通過總線9和10加載到移位器3。接著，為了將變量x和系數(shù)k的實(shí)際小數(shù)點(diǎn)對(duì)齊，移位器3將變量x左移等于位數(shù)數(shù)據(jù)n的位數(shù)，產(chǎn)生一個(gè)沒有實(shí)際小數(shù)點(diǎn)的變量X。變量X被輸出到總線12。在步驟S9中，從移位器3輸出的變量X通過總線12和5被存儲(chǔ)到寄存器1d中。寄存器1d的內(nèi)容從x變?yōu)閄。在步驟S10中，存儲(chǔ)在寄存器1c和1d中的系數(shù)k和變量X被讀出并通過總線9和10加載到ALU2。接著，ALU2將系數(shù)k與變量X相加，輸出一個(gè)和Z’到總線11。在步驟S11中，從ALU2輸出的和Z’通過總線11和公用總線5被存儲(chǔ)進(jìn)寄存器1e中。在步驟S12中，存儲(chǔ)在寄存器1e中的和Z’被讀出并通過總線10被輸入進(jìn)輸入電路6。另一方面，存儲(chǔ)在假定小數(shù)點(diǎn)寄存器7中的位置數(shù)據(jù)PT被讀出并通過總線14被輸入進(jìn)舍入電路6。舍入電路6根據(jù)位置數(shù)據(jù)PT對(duì)和Z’四舍五入，輸出舍入的和Z到總線6。在步驟S13中，舍入的和Z通過總線8和5被存儲(chǔ)進(jìn)寄存器1e中。在步驟S14中，存儲(chǔ)在寄存器1e中的舍入的和Z和存儲(chǔ)在寄存器1b中的位數(shù)數(shù)據(jù)n被讀出并通過總線9和10被輸入進(jìn)移位器3。移位器3將舍入的和Z右移等于位數(shù)數(shù)據(jù)n的位數(shù)，以輸出和z到總線12。在步驟S15中，從移位器3輸出的和z通過輸出端17被輸出并通過總線5存儲(chǔ)進(jìn)寄存器1e中。步驟S1到S15中寄存器存儲(chǔ)器1的寄存器1a，1b，1c，1d，和1e和假定小數(shù)點(diǎn)寄存器7中的內(nèi)容如表3所示。表3根據(jù)圖8和9中所示的第三實(shí)施例的算術(shù)運(yùn)算系統(tǒng)具有與第一實(shí)施例相同的優(yōu)點(diǎn)，因?yàn)榇讼到y(tǒng)具有與第一實(shí)施例大體相同的結(jié)構(gòu)。不象第一和第二實(shí)施例，在根據(jù)第三實(shí)施例的系統(tǒng)中進(jìn)行的是加法運(yùn)算。盡管本發(fā)明的優(yōu)選形式已被說明，應(yīng)該理解的是不背離發(fā)明的精神的修正對(duì)那些技術(shù)熟練者是明顯的。因此，發(fā)明的范圍完全由接下來的權(quán)利要求所確定。權(quán)利要求1.一種用于對(duì)具有實(shí)際小數(shù)點(diǎn)的第一運(yùn)算數(shù)和沒有實(shí)際小數(shù)點(diǎn)的第二運(yùn)算數(shù)進(jìn)行算術(shù)運(yùn)算的算術(shù)運(yùn)算系統(tǒng)；上述系統(tǒng)特征在于包括(a)一個(gè)用于檢測(cè)上述第一運(yùn)算數(shù)的上述實(shí)際小數(shù)點(diǎn)以輸出一個(gè)第一位置數(shù)據(jù)和位數(shù)數(shù)據(jù)的實(shí)際小數(shù)點(diǎn)檢測(cè)器；(b)一個(gè)用于存儲(chǔ)上述第一位置數(shù)據(jù)的第一寄存器；(c)一個(gè)用于存儲(chǔ)上述位數(shù)數(shù)據(jù)的第二寄存器；(d)一個(gè)按照存儲(chǔ)在第二寄存器中的上述位數(shù)數(shù)據(jù)的特定位數(shù)將上述第一運(yùn)算數(shù)左移以輸出一個(gè)沒有實(shí)際小數(shù)點(diǎn)的第三運(yùn)算數(shù)的第一移位器；(e)一個(gè)用于對(duì)上述第二和第三運(yùn)算數(shù)進(jìn)行算術(shù)運(yùn)算以輸出一個(gè)第一運(yùn)算結(jié)果的整數(shù)算術(shù)運(yùn)算器；(f)一個(gè)用于根據(jù)上述第一位置數(shù)據(jù)指示上述第一運(yùn)算結(jié)果的假定小數(shù)點(diǎn)的位置的假定小數(shù)點(diǎn)指示器。(g)一個(gè)用于根據(jù)由上述假定小數(shù)點(diǎn)指示器所指示的上述第一運(yùn)算結(jié)果的上述假定小數(shù)點(diǎn)對(duì)上述第一運(yùn)算結(jié)果四舍五入以輸出一個(gè)第二運(yùn)算結(jié)果的舍入器；和(h)一個(gè)用于根據(jù)存儲(chǔ)在上述第一寄存器中的上述位置數(shù)據(jù)對(duì)上述第一運(yùn)算結(jié)果四舍五入的舍入器；和(i)一個(gè)用于將上述第二運(yùn)算結(jié)果右移對(duì)應(yīng)于上述位數(shù)數(shù)據(jù)的位數(shù)以輸出一個(gè)沒有實(shí)際小數(shù)點(diǎn)的第三運(yùn)算結(jié)果的第二移位器；其中上述第三運(yùn)算結(jié)果代表了上述第一和第二運(yùn)算數(shù)的一個(gè)舍入的運(yùn)算結(jié)果。2.如權(quán)利要求1所述的系統(tǒng)，其特征在于上述整數(shù)算術(shù)運(yùn)算器的上述一個(gè)輸出被連接到上述舍入器的一個(gè)輸入，以使從上述整數(shù)算術(shù)運(yùn)算器輸出的上述第一運(yùn)算結(jié)果被直接地輸入進(jìn)上述舍入器。3.如權(quán)利要求1所述的系統(tǒng)，其特征在于還包括一個(gè)用于存儲(chǔ)從上述整數(shù)算術(shù)運(yùn)算器輸出的上述第二運(yùn)算結(jié)果的第三寄存器；其中存儲(chǔ)在上述第三寄存器中的上述第二運(yùn)算結(jié)果被加載到上述舍入器。4.如權(quán)利要求1所述的系統(tǒng)，其特征在于上述假定小數(shù)點(diǎn)指示器輸出一個(gè)給出上述第一運(yùn)算結(jié)果的上述假定小數(shù)點(diǎn)的上述位置的第二位置數(shù)據(jù)；且其中上述第二位置數(shù)據(jù)被存儲(chǔ)在一個(gè)第四寄存器中。5.如權(quán)利要求1所述的系統(tǒng)，其特征在于上述實(shí)際小數(shù)點(diǎn)寄存器由一個(gè)ALU實(shí)現(xiàn)。6.如權(quán)利要求1所述的系統(tǒng)，其特征在于上述第一和第二移位器由一個(gè)單獨(dú)的雙向移位器實(shí)現(xiàn)。7.一種用于對(duì)具有實(shí)際小數(shù)點(diǎn)的第一運(yùn)算數(shù)和一個(gè)沒有實(shí)際小數(shù)點(diǎn)的第二運(yùn)算數(shù)進(jìn)行算術(shù)運(yùn)算的算術(shù)運(yùn)算系統(tǒng)；上述系統(tǒng)特征在于包括(a)一個(gè)用于檢測(cè)上述第一運(yùn)算數(shù)的上述實(shí)際小數(shù)點(diǎn)以輸出一個(gè)第一位置數(shù)據(jù)和位數(shù)數(shù)據(jù)的ALU；(b)一個(gè)用于存儲(chǔ)上述第一位置數(shù)據(jù)的第一寄存器；(c)一個(gè)用于存儲(chǔ)上述位數(shù)數(shù)據(jù)的第二寄存器；(d)一個(gè)用于將上述第一運(yùn)算數(shù)左移對(duì)應(yīng)于存儲(chǔ)在第二寄存器中的上述位數(shù)數(shù)據(jù)的特定位數(shù)以輸出一個(gè)沒有實(shí)際小數(shù)點(diǎn)的第三運(yùn)算數(shù)的雙向移位器；(e)一個(gè)將上述第二和第三運(yùn)算數(shù)相乘以輸出一個(gè)第一乘積結(jié)果的乘法器；(f)一個(gè)用于存儲(chǔ)上述第一乘積結(jié)果的假定小數(shù)點(diǎn)的第二位置數(shù)據(jù)的第三寄存器；和(g)一個(gè)用于根據(jù)存儲(chǔ)在上述第三寄存器中的上述第二位置數(shù)據(jù)對(duì)上述第一乘積結(jié)果四舍五入以輸出一個(gè)第二乘積結(jié)果的舍入電路其中上述雙向移位器將上述第二乘積結(jié)果右移對(duì)應(yīng)于上述第一乘積結(jié)果的上述假定小數(shù)點(diǎn)的上述第二位置數(shù)據(jù)的特定位數(shù)以輸出一個(gè)沒有實(shí)際小數(shù)點(diǎn)的第三乘積結(jié)果；其中上述第三運(yùn)算結(jié)果代表了上述第一和第二運(yùn)算數(shù)的一個(gè)舍入的乘積結(jié)果。8.如權(quán)利要求7所述的系統(tǒng)，其特征在于上述乘法器的上述一個(gè)輸出被連接到上述舍入電路的一個(gè)輸入，以使從上述乘法器輸出的上述第二乘積結(jié)果被直接地加載到上述舍入電路。9.如權(quán)利要求7所述的系統(tǒng)，其特征在于還包括一個(gè)用于存儲(chǔ)上述第二乘積結(jié)果的第四寄存器；其中從上述乘法器輸出的上述第二乘積結(jié)果通過上述第四寄存器被加載到上述舍入電路。10.如權(quán)利要求7所述的系統(tǒng)，其特征在于上述第一和第二寄存器被設(shè)置在一第一硬件設(shè)備中，且上述第三寄存器由一個(gè)第二硬件設(shè)備實(shí)現(xiàn)，其控制與第一硬件設(shè)備無關(guān)。11.一種用于對(duì)具有實(shí)際小數(shù)點(diǎn)的第一運(yùn)算數(shù)和一個(gè)沒有實(shí)際小數(shù)點(diǎn)的第二運(yùn)算數(shù)進(jìn)行算術(shù)運(yùn)算的算術(shù)運(yùn)算系統(tǒng)；上述系統(tǒng)特征在于包括(a)一個(gè)用于檢測(cè)上述第一運(yùn)算數(shù)的上述實(shí)際小數(shù)點(diǎn)以輸出一個(gè)第一位置數(shù)據(jù)和位數(shù)數(shù)據(jù)的ALU；(b)一個(gè)用于存儲(chǔ)上述第一位置數(shù)據(jù)的第一寄存器；(c)一個(gè)用于存儲(chǔ)上述位數(shù)數(shù)據(jù)的第二寄存器；(d)一個(gè)用于將上述第一運(yùn)算數(shù)左移對(duì)應(yīng)于存儲(chǔ)在第二寄存器中的上述位數(shù)數(shù)據(jù)的特定位數(shù)以輸出一個(gè)沒有實(shí)際小數(shù)點(diǎn)的第三運(yùn)算數(shù)的雙向移位器；(e)上述ALU對(duì)上述第二和第三運(yùn)算數(shù)進(jìn)行算術(shù)運(yùn)算以輸出一個(gè)第一運(yùn)算結(jié)果；(f)一個(gè)用于存儲(chǔ)上述第一運(yùn)算結(jié)果的假定小數(shù)點(diǎn)的第二位置數(shù)據(jù)的第三寄存器；和(g)一個(gè)用于根據(jù)存儲(chǔ)在上述第三寄存器中的上述第二位置數(shù)據(jù)對(duì)上述第一運(yùn)算結(jié)果四舍五入以輸出一個(gè)第二運(yùn)算結(jié)果的舍入電路；其中上述雙向移位器根據(jù)上述第一運(yùn)算結(jié)果的上述假定小數(shù)點(diǎn)的上述第二位置數(shù)據(jù)將上述第二運(yùn)算結(jié)果右移特定位數(shù)以輸出一個(gè)沒有實(shí)際小數(shù)點(diǎn)的第三運(yùn)算結(jié)果；其中上述第三運(yùn)算結(jié)果代表了上述第一和第二運(yùn)算數(shù)的一個(gè)舍入的運(yùn)算結(jié)果。12.如權(quán)利要求11所述的系統(tǒng)，其特征在于還包括一個(gè)用于存儲(chǔ)上述第二運(yùn)算結(jié)果的第四寄存器；其中從上述ALU輸出的上述第二運(yùn)算結(jié)果通過上述第四寄存器被加載到上述舍入電路。13.如權(quán)利要求11所述的系統(tǒng)，其特征在于上述第一和第二寄存器被設(shè)置在一個(gè)第一硬件設(shè)備中，且上述第三寄存器由一第二硬件設(shè)備實(shí)現(xiàn)，其控制與上述第一硬件設(shè)備無關(guān)。14.一種用于對(duì)具有實(shí)際小數(shù)點(diǎn)的第一運(yùn)算數(shù)(K)和一個(gè)沒有實(shí)際小數(shù)點(diǎn)的第二運(yùn)算數(shù)(x)進(jìn)行算術(shù)運(yùn)算的算術(shù)運(yùn)算系統(tǒng)；其中上述第一運(yùn)算數(shù)的上述實(shí)際小數(shù)點(diǎn)的位置被檢測(cè)以輸出一個(gè)第一位置數(shù)據(jù)(PT)和一個(gè)位數(shù)數(shù)據(jù)(n)，上述位置數(shù)據(jù)和上述位數(shù)數(shù)據(jù)被分別地存儲(chǔ)在第一和第二寄存器(1a，1b)中。其中上述第一運(yùn)算數(shù)被左移對(duì)應(yīng)于存儲(chǔ)在上述第二寄存器中的上述位數(shù)數(shù)據(jù)的特定位數(shù)以輸出一個(gè)沒有實(shí)際小數(shù)點(diǎn)的第三運(yùn)算數(shù)(k)；其中上述第二和第三運(yùn)算數(shù)進(jìn)行一整數(shù)算術(shù)運(yùn)算以輸出一個(gè)第一運(yùn)算結(jié)果(Y’)；其中根據(jù)存儲(chǔ)在上述第一寄存器中的上述位置數(shù)據(jù)對(duì)上述第一運(yùn)算結(jié)果四舍五入以輸出一個(gè)第二運(yùn)算結(jié)果(Y)；其中上述第二運(yùn)算結(jié)果被右移對(duì)應(yīng)于存儲(chǔ)在上述第二寄存器中的上述位數(shù)數(shù)據(jù)的特定位數(shù)以輸出一個(gè)沒有實(shí)際小數(shù)點(diǎn)的第三運(yùn)算結(jié)果(y)；其中上述第三運(yùn)算結(jié)果代表了上述第一和第二運(yùn)算數(shù)的一個(gè)最終運(yùn)算結(jié)果；其特征在于上述第一運(yùn)算數(shù)被一個(gè)第一移位器向左移位且上述第二運(yùn)算結(jié)果被一個(gè)第二移位器向右移位；和上述第一運(yùn)算結(jié)果被一個(gè)舍入器四舍五入。全文摘要提出一種算術(shù)運(yùn)算系統(tǒng),其中,第一運(yùn)算數(shù)的實(shí)際小數(shù)點(diǎn)位置被實(shí)際小數(shù)點(diǎn)檢測(cè)器檢測(cè)以產(chǎn)生一個(gè)位置數(shù)據(jù)和一個(gè)位數(shù)數(shù)據(jù)。沒有實(shí)際小數(shù)點(diǎn)的第三運(yùn)算數(shù)由第一移位器將第一運(yùn)算數(shù)移位而產(chǎn)生。均沒有實(shí)際小數(shù)點(diǎn)的第二和第三運(yùn)算數(shù)被整數(shù)算術(shù)運(yùn)算器算術(shù)運(yùn)算以輸出一第一運(yùn)算結(jié)果。第一運(yùn)算結(jié)果被舍入器舍入以輸出一第二運(yùn)算結(jié)果。第二運(yùn)算結(jié)果由一第二移位器將舍入的第二運(yùn)算結(jié)果右移產(chǎn)生。因此,能夠不使用專用浮點(diǎn)算術(shù)運(yùn)算處理器或運(yùn)算器而進(jìn)行浮點(diǎn)算術(shù)運(yùn)算。文檔編號(hào)G06F7/38GK1195808SQ9712209公開日1998年10月14日申請(qǐng)日期1997年12月22日優(yōu)先權(quán)日1996年12月20日發(fā)明者勝田博志申請(qǐng)人:日本電氣株式會(huì)社