專利名稱：計(jì)算機(jī)語音發(fā)聲卡的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種計(jì)算機(jī)語音發(fā)聲裝置。
目前世界各國(guó)計(jì)算機(jī)已廣泛進(jìn)入各個(gè)應(yīng)用領(lǐng)域，我國(guó)的漢字信息處理技術(shù)已經(jīng)進(jìn)入實(shí)用階段，并開始步入“工業(yè)期”，漢字計(jì)算機(jī)系統(tǒng)已經(jīng)建立，漢字進(jìn)入數(shù)據(jù)庫和網(wǎng)絡(luò)已成現(xiàn)實(shí)?，F(xiàn)有計(jì)算機(jī)從鍵盤上輸入漢字及其它字符，只能在屏幕上顯示出來，不能發(fā)生聲音，而輸入人員為提高輸入速度，多是采用“盲打”，即在輸入時(shí)只看所欲輸入的文字而不看鍵盤和屏幕，因此在輸入時(shí)經(jīng)常容易發(fā)生錯(cuò)誤而不察覺。
本發(fā)明的目的即在于提供一種計(jì)算機(jī)語音發(fā)聲卡，其安插在計(jì)算機(jī)的擴(kuò)展槽上，可使計(jì)算機(jī)在顯示某一漢字或字符的同時(shí)，又發(fā)出該漢字或字符的語音，使計(jì)算機(jī)從無聲變?yōu)橛新?，增加?jì)算機(jī)的使用功能，便于操作人員通過聲音檢驗(yàn)正誤，在不影響輸入速度的情況下方便地發(fā)現(xiàn)輸入錯(cuò)誤，減少直至消滅錯(cuò)誤，提高工作效率。
本發(fā)明的計(jì)算機(jī)語音發(fā)聲卡，包括語音庫，用于存貯可顯字符的語音代碼;
發(fā)音電路，用于將語音代碼轉(zhuǎn)化為模擬信號(hào)并產(chǎn)生可顯字符的語音;
還原頻率產(chǎn)生器，用于為發(fā)音過程提供一個(gè)基準(zhǔn)還原頻率;
接口電路，用于將發(fā)聲卡各部分與計(jì)算機(jī)CPU相聯(lián)接，該接口電路包括鎖存器、總線驅(qū)動(dòng)器及譯碼器;
語音庫的內(nèi)部地址總線經(jīng)接口電路的鎖存器與計(jì)算機(jī)數(shù)據(jù)總線相連接，而語音庫的數(shù)據(jù)總線則通過接口電路的總線驅(qū)動(dòng)器與計(jì)算機(jī)數(shù)據(jù)總線相連接，發(fā)音電路經(jīng)過接口電路的鎖存器與計(jì)算機(jī)數(shù)據(jù)總線相連，還原頻率產(chǎn)生器則經(jīng)過總線驅(qū)動(dòng)器與計(jì)算機(jī)數(shù)據(jù)總線相連;所述接口電路的譯碼器的輸入端連接于計(jì)算機(jī)的地址控制總線，而輸出端則分別與上述各鎖存器的打入端及總線驅(qū)動(dòng)器的使能端相連。
該發(fā)聲卡還包括一個(gè)驅(qū)動(dòng)處理模塊，其上固化有將可顯字符的標(biāo)準(zhǔn)編碼變換為語音庫指針及語音代碼字節(jié)數(shù)的程序，及將語音代碼從語音庫取出并對(duì)其進(jìn)行還原及平滑處理的程序，其地址線通過一地址控制總線驅(qū)動(dòng)器與計(jì)算機(jī)地址控制總線相連，而其數(shù)據(jù)線則通過一數(shù)據(jù)總線驅(qū)動(dòng)器與計(jì)算機(jī)數(shù)據(jù)總線相連。
本發(fā)明發(fā)聲卡所采用的發(fā)音機(jī)制是首先建立語音庫，并通過專用儀器將語音庫的數(shù)據(jù)代碼固化到EPROM(或PROM)中去，將若干片固化好了的EPROM裝到卡上去。當(dāng)從鍵盤上敲入某一可顯字符時(shí)，一方面該可顯字符在顯示器上顯示出來，另一方面，根據(jù)該可顯字符的標(biāo)準(zhǔn)編碼(ASCⅡ碼、國(guó)標(biāo)碼等)，通過卡上的接口到語音庫中找到該可顯字符的語音代碼，并將其取出，進(jìn)行一系列的數(shù)學(xué)處理(由相應(yīng)的程序完成)，然后根據(jù)還原頻率產(chǎn)生器產(chǎn)生的頻率將處理過的語音代碼，通過計(jì)算機(jī)接口送到發(fā)音電路，產(chǎn)生相應(yīng)的聲音。
語音庫中存貯著一些代表一、二級(jí)漢字及英文字母等可顯字符的語音代碼，語音庫的建立過程如

圖10所示。
其中步驟(C)的數(shù)字處理過程包括對(duì)A/D得到的數(shù)字信號(hào)進(jìn)行數(shù)字濾波，以去除A/D轉(zhuǎn)換帶來的量化噪音，數(shù)字濾波的具體方法可采用快速傅里葉變換(DFT)。數(shù)字濾波后的數(shù)字信號(hào)，即可作為語音代碼固化到EPROM中，完成語音庫的建立，但是考慮到語音庫存貯容量的限制，也可以再對(duì)濾波后的數(shù)字信號(hào)進(jìn)行數(shù)據(jù)壓縮，可采用幾種比較成熟的壓縮技術(shù)，如線性預(yù)測(cè)性，增量調(diào)制法，自適應(yīng)增量調(diào)制法等，將經(jīng)過壓縮得到的數(shù)字信號(hào)作為語音代碼固化到EPROM或PROM中，完成語音庫的建立。
本發(fā)明發(fā)聲卡的整個(gè)發(fā)音流程如圖11所示。
圖11過程中的③，是對(duì)取出的語音代碼進(jìn)行還原和平滑處理。如果建立語音庫時(shí)是直接將未經(jīng)壓縮的語音代碼存入語音庫中的，則在發(fā)音過程中此一步驟是不必要的。對(duì)語音代碼的還原，所用的方法是根據(jù)建立語音庫時(shí)采用的壓縮方法進(jìn)行逆運(yùn)算，如線性預(yù)測(cè)法，增量調(diào)制法，自適應(yīng)調(diào)制法等的逆運(yùn)算。對(duì)用上述方法還原的數(shù)字信號(hào)再進(jìn)行平滑處理(如采用中值平滑、加權(quán)平滑等)，以消除壓縮時(shí)所帶來的噪音。
上述發(fā)音過程中的①、②、③、④步是由相應(yīng)的程序完成的，該程序可以固化到EPROM或PROM中而將該EPROM或PROM裝置于本發(fā)明的語音發(fā)聲卡上，也可以存貯于計(jì)算機(jī)內(nèi)而不經(jīng)固化。
以下結(jié)合附圖及較佳實(shí)施例進(jìn)一步說明本發(fā)明的特征及目的。
圖1為本發(fā)明一較佳實(shí)施方案的電路框圖。
圖2是上述實(shí)施例中驅(qū)動(dòng)處理模塊的流程框圖。
圖3-9是本發(fā)明一實(shí)施例的具體電路圖。
圖10是本發(fā)明語音庫的建立流程示意圖。
圖11是本發(fā)明發(fā)聲卡的發(fā)音流程圖。
如圖1所示，本發(fā)明語音發(fā)聲卡主要包括接口電路1、語音庫2、發(fā)音電路3、還原頻率產(chǎn)生器4及驅(qū)動(dòng)處理模塊5五大部分。
在本實(shí)施例中，語音庫2由若干片EPROM21組成，每片EPROM通過語音庫的內(nèi)部總線聯(lián)接在一起，與接口電路相連，EPROM中固化的是經(jīng)過壓縮處理的語音代碼。語音庫2中還包括EPROM譯碼器22，該譯碼器22的輸入連接到語音庫內(nèi)部地址總線，而輸出端則分別連接到各片EPROM21的使能端。
驅(qū)動(dòng)處理模塊5的流程圖如圖2所示，其是在EPROM上固化了圖2所示的程序。
發(fā)音電路3用于將經(jīng)過還原及平滑處理的語音代碼轉(zhuǎn)換成聲音，其包括D/A轉(zhuǎn)換器31，該D/A轉(zhuǎn)換器31輸出電流型模擬信號(hào)，該信號(hào)經(jīng)信號(hào)轉(zhuǎn)換器32轉(zhuǎn)換成電壓信號(hào)，再經(jīng)過低通濾波器33，將聲音信號(hào)送到功率放大器34放大，進(jìn)而推動(dòng)揚(yáng)聲器35發(fā)出聲音。
還原頻率產(chǎn)生器4用于為發(fā)音過程提供一個(gè)基準(zhǔn)還原頻率。振蕩器41產(chǎn)生一個(gè)交流信號(hào)(正弦波)，送到整形器42整形得到方波，該方波作為分頻器的基準(zhǔn)時(shí)鐘，該時(shí)鐘信號(hào)送到分頻器43進(jìn)行分頻，得到一定頻率的脈沖信號(hào)(該信號(hào)的頻率即還原的基準(zhǔn)頻率)，該脈沖信號(hào)送到頻率采樣器44進(jìn)行采樣，一旦該脈沖信號(hào)有效，頻率采樣器就保持其狀態(tài)，等待CPU來讀取。
接口電路1包括鎖存器11，用于連接計(jì)算機(jī)數(shù)據(jù)總線及語音庫2的內(nèi)部地址總線;總線驅(qū)動(dòng)器12，用于連接語音庫2的數(shù)據(jù)總線及計(jì)算機(jī)的數(shù)據(jù)總線;鎖存器13，用于連接計(jì)算機(jī)數(shù)據(jù)總線及發(fā)音電路3的D/A轉(zhuǎn)換器31;總線驅(qū)動(dòng)器14，用于連接頻率采樣器44及計(jì)算機(jī)數(shù)據(jù)總線;數(shù)據(jù)總線驅(qū)動(dòng)器15，用于連接計(jì)算機(jī)數(shù)據(jù)總線及驅(qū)動(dòng)處理模塊5的數(shù)據(jù)線;地址控制總線驅(qū)動(dòng)器16，用于連接計(jì)算機(jī)地址控制總線及驅(qū)動(dòng)處理模塊5的地址線;以及譯碼器17，其輸入端連接計(jì)算機(jī)地址控制總線，而各輸出端則分別連接各鎖存器及總線驅(qū)動(dòng)器的打入端或使能端。
鎖存器11及總線驅(qū)動(dòng)器12用于CPU訪問語音庫2，其過程是CPU將前述發(fā)音流程圖中第①步得到的指針作為語音代碼在EPROM中的地址寫到鎖存器11中，然后CPU再通過總線驅(qū)動(dòng)器12讀取語音代碼的第一個(gè)字節(jié)，CPU將指針加一，重復(fù)上述過程，得到語音代碼的第二個(gè)字節(jié)，直到將某一可顯字符的完整的語音代碼讀完為止。
鎖存器13及總線驅(qū)動(dòng)器14用于CPU訪問發(fā)音電路3及還原頻率產(chǎn)生器4，其過程是CPU將發(fā)音流程圖中第③步得到的語音代碼的第一字節(jié)寫到鎖存器13，然后CPU再通過總線驅(qū)動(dòng)器14讀取頻率采樣器44的狀態(tài)，一直讀到頻率采樣器44的狀態(tài)有效，CPU再向鎖存器13寫語音代碼的第二個(gè)字節(jié)，上述過程重復(fù)，直到某一可顯字符的完整語音代碼寫完為止。
數(shù)據(jù)總線驅(qū)動(dòng)器15及地址控制總線驅(qū)動(dòng)器16用于CPU訪問驅(qū)動(dòng)處理模塊5，從中讀取完成發(fā)音流程圖中①、②、③、④步工作的程序。
鎖存器11、總線驅(qū)動(dòng)器12、鎖存器13、總線驅(qū)動(dòng)器14、數(shù)據(jù)總線驅(qū)動(dòng)器15、地址控制總線驅(qū)動(dòng)器16要占用CPU輸入/輸出(I/O)空間的若干地址，CPU對(duì)這幾個(gè)地址的訪問硬件上由譯碼器17來完成，譯碼器17的各輸出端分別控制上述各存鎖器及總線驅(qū)動(dòng)器的打入端或使能端，而其控制鎖存器13的輸出端同時(shí)連接到頻率采樣器44的清除端，以便當(dāng)CPU向發(fā)音電路3寫一個(gè)數(shù)字代碼時(shí)，頻率采樣器44的有效狀態(tài)同時(shí)被清除。該譯碼器17采用最新的GAL技術(shù)實(shí)現(xiàn)。
圖3-9給出了本發(fā)明語音發(fā)聲卡的一個(gè)實(shí)施例的具體電路圖，該實(shí)施例與前述實(shí)施例的唯一區(qū)別在于，該實(shí)施例的發(fā)音卡沒有設(shè)置驅(qū)動(dòng)處理模塊5，其功能由存貯在計(jì)算機(jī)內(nèi)的軟件完成，而其它各部分與前述實(shí)施例是相互一致的，因此也可以認(rèn)為圖3-9是對(duì)圖1框圖的具體化。以下就該實(shí)施例作一說明。
圖3對(duì)應(yīng)于圖1中的接口電路1。圖1中的鎖存器11采用3片74系列的集成芯片(74LS374，74S374等)。鎖存器11對(duì)應(yīng)于附圖3中的D11、D12、D13。D11、D12、D13分別占用CPU的輸出地址210H、212H、214H，它們的8位輸入分別與CPU的低8位數(shù)據(jù)總線直接相連。當(dāng)CPU向D11、D12、D13寫語音代碼的地址時(shí)，譯碼器產(chǎn)生相應(yīng)的譯碼信號(hào)，由該信號(hào)的上升沿將CPU數(shù)據(jù)總線上的數(shù)據(jù)打入到D11、D12、D13之一中去。D11、D12及D13的第一、二位分別與EPROM(圖7-9中的D1-D10)的A0-A17相連，D13的第二、三、四、五位與EPROM譯碼器D24、D25相連。
圖1中的總線驅(qū)動(dòng)器12采用74LS244(或74S244，54S244等)芯片來實(shí)現(xiàn)，對(duì)應(yīng)于圖3中的D14，占用CPU的輸入地址214H，當(dāng)CPU讀取語音代碼時(shí)，譯碼器產(chǎn)生相應(yīng)的譯碼信號(hào)，該信號(hào)(低電平有效)使得D14的三態(tài)控制端使能，從而語音庫內(nèi)部數(shù)據(jù)總線與CPU的數(shù)據(jù)總線接通，CPU能正確讀取語音代碼。
圖1中的鎖存器13(參看圖4)也采用74LS374芯片，對(duì)應(yīng)于圖4中的D15。D15占用CPU的輸出地址216H。它的8位輸入分別與CPU的低8位數(shù)據(jù)總線直接相連，其輸出作為圖1中D/A轉(zhuǎn)換器44的輸入。
圖1中的總線驅(qū)動(dòng)器14采用74LS240芯片，它對(duì)應(yīng)于圖6中的D21。
圖1中的譯碼器17采用最新門陣列(GAL)技術(shù)來實(shí)現(xiàn)。具體是選用GAL16V8系列來實(shí)現(xiàn)對(duì)D11、D12、D13、D14、D15、D21的地址譯碼，其輸入是CPU的地址信號(hào)A1-A9，控制信號(hào)AEA、IOR、IOW，輸出作為D11、D12、D13、D14、D15、D21的鎖存或控制信號(hào)，它對(duì)應(yīng)于圖3中的D23。
圖4、5對(duì)應(yīng)于圖1中的發(fā)音電路3部分，圖中同時(shí)還畫出了圖1中的鎖存器13(D15)。圖1中的發(fā)音電路3中的D/A轉(zhuǎn)換器31對(duì)應(yīng)于圖4中的D16，采用DAC0832芯片實(shí)現(xiàn)，其輸入是一組有序的數(shù)字代碼，輸出是電流型的模擬信號(hào);信號(hào)轉(zhuǎn)換器32采用TL084中的一個(gè)運(yùn)放來實(shí)現(xiàn)，對(duì)應(yīng)于圖4中的D26A。
圖1中的濾波器33用TL084中的三個(gè)運(yùn)放來實(shí)現(xiàn)，對(duì)應(yīng)于圖4中的D26B，D26C，D26D及相關(guān)的電阻、電容，其是一個(gè)二階切比雪夫低通濾波器。
圖1中的功率放大器34采用DG4100集成芯片及一些電阻、電容、電位器組成，對(duì)應(yīng)于圖5中的D22、R4、W1、W2、C2-C4。
圖6對(duì)應(yīng)于圖1中的還原頻率產(chǎn)生器4及接口電路的總線驅(qū)動(dòng)器14(D21)。振蕩器41由6MHEZ晶體G1、D21中的兩個(gè)反相器、R2、R3、C15、C16組成;整形器42由觸發(fā)D17A、D17B組成;分頻器43由兩片74LS161組成，對(duì)應(yīng)于附圖6中的D18、D19;頻率采樣器44由觸發(fā)器D20A來實(shí)現(xiàn)，D20A的輸出與D21的輸入(17腳)相連。
圖7、8、9對(duì)應(yīng)于圖1中的語音庫2。語音庫采用10片1兆位(或5片2兆位)的EPROM來實(shí)現(xiàn)，可采用27010、27101、272001等芯片。圖7、8、9中的D1-D10對(duì)應(yīng)于圖1中的EPROM 21，D1-D10的地址線、數(shù)據(jù)線分別與語音庫的內(nèi)部地址總線及數(shù)據(jù)總線相連。D1-D10的內(nèi)容是預(yù)先在專用儀器上固化好的語音代碼。
圖1中的EPROM譯碼器采用二片74LS138來實(shí)現(xiàn)，對(duì)應(yīng)于圖7中的D24、D25。
本發(fā)明的優(yōu)點(diǎn)在于使計(jì)算機(jī)從無聲到有聲，能夠正確地發(fā)出漢字其及它可顯字符的語音，增加了計(jì)算機(jī)的功能，便于操作人發(fā)現(xiàn)錯(cuò)誤，減輕了操作人員的眼睛負(fù)擔(dān)，減少甚至消滅輸入錯(cuò)誤，提高工作效率。
權(quán)利要求
1.一種計(jì)算機(jī)語音發(fā)聲卡，包括語音庫，用于存貯可顯字符的語音代碼；發(fā)音電路，用于將語音代碼轉(zhuǎn)化為模擬信號(hào)并產(chǎn)生可顯字符的語音；還原頻率產(chǎn)生器，用于為發(fā)音過程提供一個(gè)基準(zhǔn)還原頻率；接口電路，用于將發(fā)聲卡各部分與計(jì)算機(jī)CPU相聯(lián)接，該接口電路包括鎖存器、總線驅(qū)動(dòng)器及譯碼器；語音庫的內(nèi)部地址總線經(jīng)接口電路的鎖存器與計(jì)算機(jī)數(shù)據(jù)總線相連接，而語音庫的數(shù)據(jù)總線則通過接口電路的總線驅(qū)動(dòng)器與計(jì)算機(jī)數(shù)據(jù)總線相連接，發(fā)音電路經(jīng)過接口電路的鎖存器與計(jì)算機(jī)數(shù)據(jù)總線相連，還原頻率產(chǎn)生器則經(jīng)過總線驅(qū)動(dòng)器與計(jì)算機(jī)數(shù)據(jù)總線相連；所述接口電路的譯碼器的輸入端連接于計(jì)算機(jī)的地址控制總線，而輸出端則分別與上述各鎖存器的打入端及總線驅(qū)動(dòng)器的使能端相連。
2.如權(quán)利要求1所述的計(jì)算機(jī)語音發(fā)聲卡，其特征在于，該發(fā)聲卡還包括一個(gè)驅(qū)動(dòng)處理模塊，其上固化有將可顯字符的標(biāo)準(zhǔn)編碼變換為語音庫指針及語音代碼字節(jié)數(shù)的程序，及將語音代碼從語音庫取出并對(duì)其進(jìn)行還原及平滑處理的程序，其地址線通過一地址控制總線驅(qū)動(dòng)器與計(jì)算機(jī)地址控制總線相連，而其數(shù)據(jù)線則通過一數(shù)據(jù)總線驅(qū)動(dòng)器與計(jì)算機(jī)數(shù)據(jù)總線相連。
3.如權(quán)利要求1或2所述的計(jì)算機(jī)語音發(fā)聲卡，其特征在于，所述語音庫包括一個(gè)以上的存貯器芯片，各芯片的使能端與一個(gè)存貯器芯片譯碼器的輸出端連接，而該譯碼器的輸入端則連接于語音庫內(nèi)部地址總線。
4.如權(quán)利要求1或2所述的計(jì)算機(jī)語音發(fā)聲卡，其特征在于，所述發(fā)音電路包括一D/A轉(zhuǎn)換器，該D/A轉(zhuǎn)換器的輸出端連接于一低通濾波器，該低通濾波器的輸出端連接于一功率放大器，該功率放大器的輸出端連接于一揚(yáng)聲器。
5.如權(quán)利要求1或2所述的計(jì)算機(jī)語音發(fā)生卡，其特征在于，所述原頻率產(chǎn)生器包括一振蕩器，該振蕩器的輸出連接到一整形器以產(chǎn)生方波，該整形器輸出端連接到一分頻器，分頻器的輸出再送至一頻率采樣器，該頻率采樣器的清除端與所述接口電路的譯碼器的一個(gè)輸出端連接，而該譯碼器輸出端同時(shí)連接于接口電路與所述發(fā)音電路相連接的鎖存器的打入端。
全文摘要
本發(fā)明涉及一種計(jì)算機(jī)語音發(fā)聲卡，其包括接口電路、語音庫、發(fā)音電路、還原頻率產(chǎn)生器及驅(qū)動(dòng)處理模塊，語音庫中存貯有可顯字符的語音代碼，上述各部分都經(jīng)過接口電路與計(jì)算機(jī)總線插座連接。本發(fā)明可使計(jì)算操作人員輸入的字符在屏幕顯示出來的同時(shí)，由本發(fā)明的發(fā)音卡發(fā)出該字符的語音，使操作人員在不影響輸入速度的情況下及時(shí)發(fā)現(xiàn)輸入中的錯(cuò)誤，提高工作效率。
文檔編號(hào)G06F3/16GK1076289SQ9210158
公開日1993年9月15日 申請(qǐng)日期1992年3月12日 優(yōu)先權(quán)日1992年3月12日
發(fā)明者范洪明, 田斌, 陳崇明, 王佩峰 申請(qǐng)人:地方國(guó)營(yíng)濱?？h無線電廠