專利名稱：能以直接變換方式和存貯體變換方式動作的情報處理裝置和變換的切換方法
技術領域：
本發(fā)明涉及個人計算機等的情報處理裝置，特別涉及一種以直接方式或存貯體方式將情報處理裝置內(nèi)的處理程序變換到中央運算處理裝置(CPU)地址空間上的裝置和方式，所述的情報處理裝置具有若干個貯存各處理程序的存貯體。
近年來，個人計算機、文字處理機等情報處理裝置已廣泛應用。這些情報處理裝置中設有賦與該裝置基本動作機能的系統(tǒng)程序等ROM(只讀存貯器)化的程序存貯器。這樣的程序存貯器，通常直接地變換到CPU的地址空間上。
但是，在受價格/性能比等觀點限制的情報處理裝置中，按標準安裝的存貯容量，要盡可能大地設置用戶可自由利用的存貯空間(CPU的地址空間)，則分配在程序存貯器內(nèi)的地址空間受到限制，就不能全部容納為完成予定功能的程序，在這種情況下，采用了例如日本特許公開公報120543/1987號所揭示的存貯體方式。在該存貯體方式中，程序存貯器由若干個貯存塊構成，各貯存塊作為具有同一地址的存貯體變換到CPU的地址空間上。
例如，在CPU的地址空間內(nèi)，接近程序區(qū)，按照用途來考慮設定內(nèi)容的選擇區(qū)的分布情況。這種情況下，當用戶要裝設選擇的軟件(程序)時，由於CPU的地址空間是一定的，所以程序存貯區(qū)被限定在予定的地址空間內(nèi)。因此，為了全部地貯存超過上述限定的程序貯存區(qū)容量的程序，不得不用存貯體方式進行變換。
一方面，在不裝設選擇的軟件的情況下，可以將該區(qū)域擴大作為程序存貯區(qū)使用。因此，這時當然就不一定要采用存貯體方式，用通常的直接方式的變換即可得到程序存貯區(qū)。
可是，在適用存貯體方式的程序內(nèi)，為了處理不同存貯體間的程序，需要進行存貯體的切換。由於在存貯體方式和在直接方式中的程序有些不同，因此，在進行同一內(nèi)容的處理時也要準備兩種程序，而且，由於存貯體方式含有存貯體切換的步驟，其處理速度比直接方式降低。
因此，最好能根據(jù)選擇軟件的有無等用途，來切換變換方式。于是在最近提出了一種硬件結構，該結構是采用跨接線或硬件開關(或者存貯開關)，根據(jù)用途，對程序存貯器的貯存塊的變換，用直接方式或存貯體方式都能進行切換。在具有該種硬件結構的情報處理裝置中，備有直接方式用的和存貯體方式用的兩種程序存貯器，根據(jù)用途，使用跨接線或進行開關的切換，與此同時，其中的一種程序存貯器被選擇、裝著，或者進行程序存貯器的交換。因此，在變換方式的切換時，除了要切換跨接線、開關等硬件外，由於軟件的變更，還需要進行程序存貯器本身的交換這一煩瑣的動作，這是個非常麻煩的問題。
又，因為用一個程序存貯器不能對應兩種變換方式，必須準備對應於各變換方式的二種程序存貯器，這樣，在價格、工作效率及維護等諸方面都不能令人滿意。
本發(fā)明的目的是提供一種改進的情報處理裝置，該裝置能很方便地對應於直接方式和存貯體方式中的任何一種。
本發(fā)明的另一目的是提供一種只用硬件來切換變換方式，對於存貯體方式和直接方式都能對應的情報處理裝置。
本發(fā)明的另一目的是提供一種備有能以直接方式或存貯體方式動作的程序存貯器的情報處理裝置。
本發(fā)明的又一目的是提供一種程序存貯器，該存貯器備有能對應直接方式或存貯體方式的程序遷移方式。
本發(fā)明的再一目的是提供一種程序存貯器，該存貯器備有僅用一種程序就能對應直接方式或存貯體方式的程序遷移方式。
本發(fā)明的更進一步目的是提供一種程序遷移方式，該程序遷移方式能夠不變更程序內(nèi)容而對應於存貯體方式或直接方式。
本發(fā)明的又一更進一步目的是提供一種程序執(zhí)行方法，該方法不用交換程序存貯器而能夠?qū)庇方g交虼嬤宸絞健 本發(fā)明的情報處理裝置，包含容納能對應存貯體變換方式和直接變換方式二者的程序的程序存貯器和在將變換方式設定為直接方式或存貯體方式的同時，根據(jù)所設定的方式，把程序存貯器的貯存地址向情報處理裝置內(nèi)的中央運算處理裝置CPU地址空間上變換的裝置。
按照本發(fā)明第1觀點的程序存貯器，包含有第1貯存塊和第2貯存塊。第1貯存塊容納與存貯體變換方式相對應的予定處理內(nèi)容的第1程序;第2貯存塊容納與直接變換方式相對應的、除了不包含存貯體切換用的程序這一點而外，與上述第1程序的所定處理內(nèi)容實質(zhì)相同的第2程序。
按照本發(fā)明的第2觀點的程序存貯器，包含第3貯存塊和第4貯存塊。第3存貯塊容納第1處理程序;第4存貯塊在特定地址容納予定的識別情報，同時，容納第2處理程序。采用了根據(jù)該第2觀點的程序存貯器的情報處理裝置，包含有在上述第1和第2處理程序的執(zhí)行中，以直接方式將第3貯存塊向中央運算處理裝置的地址空間上變換時，判定上述識別情報是否容納在上述特定地址對應的地址內(nèi)，根據(jù)該判定結果，進行存貯體的切換或進行中央運算處理裝置地址空間上的應執(zhí)行地址的遷移的裝置。
在采用根據(jù)第1觀點的程序存貯器的情況，選擇直接變換方式時，執(zhí)行第2程序，選擇存貯體變換方式時，執(zhí)行第1程序。
在采用根據(jù)第2觀點的程序存貯器的情況，選擇直接變換方式時，識別情報必定容納在中央運算處理裝置的上述對應的地址內(nèi)，用存貯體變換方式時，上述識別情報不容納在中央運算處理裝置的上述對應的地址位置內(nèi)。因此，通過判定在中央運算處理裝的上述對應的地址內(nèi)是否有上述識別情報，就可以根據(jù)變換方式來切換第1處理程序與第2處理程序間的遷移方式。從而，通過上述的結構，就可以不用進行程序存貯器的交換而實施變換方式的切換。
本發(fā)明的目的和特征，通過以下的詳細說明將會更為清楚。
圖1是本發(fā)明情報處理裝置一個實施例的概略結構圖。
圖2是圖1中所示程序存貯器結構的一例。
圖3是圖2中所示第1程序具體內(nèi)容的一例。
圖4表示用直接方式將圖2所示的程序存貯器變換到CPU的地址空間時，程序存貯器內(nèi)的貯存塊在CPU地址空間上的配置狀況。
圖5表示用存貯體方式將圖2所示的程序存貯器變換到CPU的地址空間時，程序存貯器內(nèi)的貯存塊在CPU地址空間上的配置狀況。
圖6表示本發(fā)明情報處理裝置另一個實施例的概略結構。
圖7概略地表示圖6所示的程序存貯器的結構之一例。
圖8表示用直接方式將圖7所示的程序存貯器變換到CPU的地址空間時的貯存塊配量狀況及容納在各存貯塊內(nèi)的程序內(nèi)容及動作流程的一例。
圖9表示用存貯體方式將圖7所示程序存貯器變換到CPU地址空間時的各貯存塊在CPU地址空間上的配置狀況及動作流程。
以下結合


本發(fā)明的最佳實施例。
圖1是表示本發(fā)明情報處理裝置的一個實施例的概略結構圖。參照圖1，該實施例的情報處理裝置，包含有作為進行各種運算、控制動作核心的CPU1和能以直接方式動作也能以存貯體方式動作的程序存貯器4。作為一個例子，CPU1具有1M(220)字節(jié)的地址空間，可將20位的地址A0～A19送到地址總線2上。程序存貯器4由ROM構成，接受16位的地址MA0～MA15，具有64K(216)字節(jié)的貯存容量，例如可容納輸入輸出裝置和磁盤控制程序-基本I/O系統(tǒng)(BIOS)。
為了按照直接方式和存貯體方式對程序存貯器(以下略稱為ROM)4的存貯區(qū)的結構進行切換，設置了地址譯碼器7、存貯體寄存器5、6、地址譯碼器8、9和切換電路10。地址譯碼器7用于控制ROM4的輸出的啟動/禁止，存貯體寄存器5、6用于指定ROM4的存貯體，切換緶 0用于把ROM4的貯存區(qū)向CPU1地址空間上變換的變換方式設定為直接方式或存貯體方式。地址譯碼器8、9都接受來自CPU1的地址，例如通過地址總線2接受6位的上位地址A14～A19，6位的地址是予定的地址范圍。當CPU發(fā)出書寫信號W時，就輸出例如有效信號“1”。存貯體寄存器5、6，例如都可由D型觸發(fā)器構成，它含有時鐘輸入CK、數(shù)據(jù)輸入D和數(shù)據(jù)輸出Q。
當?shù)刂纷g碼器8的輸出有效時，存貯體寄存器5取入并鎖存數(shù)據(jù)總線3上的數(shù)據(jù)D1，再作為輸出數(shù)據(jù)從Q輸出。當?shù)刂纷g碼器9的輸出有效時，存貯體寄存器6取入并鎖存數(shù)據(jù)總線3上的數(shù)據(jù)D0，再作為輸出數(shù)據(jù)從Q輸出。根據(jù)2位的數(shù)據(jù)D0、D1，指定ROM4的4個貯存塊(將在后面敘述)中的一個。
切換電路10，例如可含有硬件構成的開關11、12和13。開關11有接受來自地址總線2上的1位的地址信號A14的B輸入端子和與接地電位相連的C輸入端子。開關11的輸出被送到地址譯碼器7。開關12有接受存貯體寄存器5的Q輸出的B輸入端子和與所定電源電位Vcc相連的C輸入端子。開關12的輸出被送到ROM4的最上位地址MA15。開關13有接受存貯體寄存器6的Q輸出的B輸入端子和接受地址位A14的C輸入端子。開關13的輸出被送到ROM4的下一個最上位地址MA14。
地址譯碼器7通過地址總線2，在輸入來自CPU1的上位5位地址A15～A19的同時，輸入開關11的輸出。地址A16～A19是16進制的“C”(2進制1100)，而且，當?shù)刂稟15和開關11的輸出均為“O”時，輸出“O”的信號，使ROM4成為輸出啟動狀態(tài)。這里，地址A16～A19的值之所以設定在“C”(16進制)，是因為在本實施例中，如上所述ROM4作為一例，容納BI0S，而該BI0S的容納區(qū)分攤在CPU1的I段COOO內(nèi)的緣故。因此，在將ROM4分攤在其他的段時，地址譯碼器7使ROM4成為輸出啟動狀態(tài)的地址A16～A19的值，將成為其他的值。
如圖2所示，ROM4有地址空間OOOOH～FFFFH，并被分別具有16K(214)字節(jié)的存貯容量的4個存貯塊14，15，16、17所分割。
第1貯存塊14貯存ROM4的地址區(qū)OOOOH～3FFFH，，第2貯存塊15貯存ROM4的地址區(qū)4OOOH～7FFFH，第3貯存塊16貯存ROM4的地址區(qū)8OOOH～BFFFH，第4貯存塊17貯存ROM4的地址區(qū)COOOH～FFFFH。用于存貯體變換方式的第1程序(100)容納在第1和第2存貯塊14、15中，用於直接變換方式的第2程序(200)容納在第3和第4存貯塊16、17中。在存貯體變換方式時，1個存貯體由16K字節(jié)構成。
第1程序100與第2程序200的處理內(nèi)容大致相同，兩者不同點在于第1程序100比第2程序200多包含了用於進行第1貯存塊14和第2貯存塊15之間的存貯體切換的控制程序。
第1程序100的具體內(nèi)容在同時向美國申請的美國專利申請?zhí)朣P2418中已詳細地揭示，圖3表示其一例。在圖3中，表示了容納在第1貯存塊14內(nèi)的主程序調(diào)出容納在第2貯存塊內(nèi)的子程序時的程序內(nèi)容。參照圖3，存貯體切換控制程序容納在第1和第2貯存塊14、15的所定同一地址區(qū)(ROM4的OOOOH～Z)110內(nèi)。為了調(diào)出第2貯存塊15容納的子程序(SUB1)，在第1貯存塊14的主程序中插入了指令MOV，BX，Y和指令CALLO，指令MOV，BX，Y用于指示把子程序SUB1的ROM4中的先頭地址Y送到寄存器BX(內(nèi)藏在CPU1內(nèi))，指令CALLO用於指示將第1貯存塊14內(nèi)的存貯體切換控制程序調(diào)出。第1貯存塊14內(nèi)的存貯體切換控制程序含有存貯體切換指令、NOP指令和向主程序返回的指令RET。
第2貯存塊15包含有若干個子程序SUB1、SUB2和存貯體切換控制程序。第2貯存塊15內(nèi)的存貯體切換控制程序含有NOP指令、存貯體切換指令和CALLBX指令，該CALLBX指令用於指示調(diào)出從容納在寄存器BX內(nèi)的地址開始的內(nèi)容(即，調(diào)出子程序)。
以下簡單說明第1程序的動作流程。
在執(zhí)行第1貯存塊14所容納的主程序時，以必須調(diào)出第2貯存塊15所容納的子程序SUB1的情況為例進行說明。
在第1貯存塊14的地址X中，子程序SUB1的先頭地址Y被送到寄存器BX，在地址X+1中，根據(jù)指令CALLO，第1貯存塊14的存貯體切換控制程序被調(diào)出，存貯體從第1貯存塊14向第2貯存塊15切換。(存貯體切換的動作將在后面描述)，再根據(jù)第2貯存塊15內(nèi)的存貯體切換控制程序腃ALLBX指令，調(diào)出并執(zhí)行從地址Y開始的子程序SUB1。子程序SUB1的執(zhí)行完了后，根據(jù)RET指令，向第2貯存塊15內(nèi)的存貯體切換控制程序返回，存貯體從第2貯存塊15向第1貯存塊14切換。然后，根據(jù)第1貯存塊14的存貯體切換控制程序的RET指令，進行向主程序的返回。在調(diào)出子程序SUB2的情況下，在主程序的地址X中，地址W被送到寄存器BX。當?shù)?貯存塊15內(nèi)的某處理程序需要第1貯存塊內(nèi)的某子程序時，擴大圖3所示的地址區(qū)110，使存貯體從第2貯存塊15向第1貯存塊14切換的存貯體切換控制程序容納在該擴大了的地址區(qū)內(nèi)。
下面，對圖1所示的處理裝置的動作進行說明。
首先，把切換電路10的各開關11～13的輸入端子全部設定在C輸入端子上。這樣，ROM4的地址MA15通過開關12設定為“1”，通過開關13，來自CPU1的地址A14被送到地址MA14。地址A16～A19、A15和來自開關11的“0”輸出被送到地址譯碼器7。因此，只有當?shù)刂稟16～A19是“C”(16進制)并且地址A15為“0”時，地址譯碼器使ROM4成為輸出啟動狀態(tài)。從而，ROM4的內(nèi)容向著CPU1段C中的地址A15為“0”的地址空間COOOOH～C7FFFH變換。另一方面，由於ROM4的最上位地址MA15設定在“1”，所以ROM4的使用地址區(qū)成為8OOOH～FFFFH。其結果，如圖4所示，ROM4的第3和第4貯存塊16、17也就是第2程序200直接地變換到CPU1的地址區(qū)COOOOH～C7FFFH。
當把切換電路10的開關11至13的輸入端子全部設定在B輸入端子上時，存貯寄存器5和6的輸出分別被送到ROM4的地址MA15和MA14上。來自CPU1的地址A14和A15原封不動地被送到地址譯碼器7。因此，如圖5所示，ROM4的第1至第4貯存塊14～17作為存貯體0～3變換到CPU1地址區(qū)COOOOH～CFFFFH之內(nèi)的、地址A14和A15均為“0”的地址區(qū)COOOOH～C3FFFH。ROM4內(nèi)的貯存塊的選擇，是通過存貯體寄存器5和6的輸出，即2位的最上位地址MA14、MA15進行的，也就是說是通過來自CPU1的2位的數(shù)據(jù)D0、D1進行的。當數(shù)據(jù)(D1D0)為(0，0)時，第1貯存塊(存貯體0)14被指定，為(0，1)時，第2貯存塊(存貯體1)15被指定，為(1，0)時，第3貯存塊(存貯體2)16被指定，為(1，1)時，第4貯存塊(存貯體3)17被指定。
在存貯體方式的情況，按照包含在第1程序100內(nèi)的存貯體切換控制程序，通過CPU1把存貯體指定數(shù)據(jù)D0、D1設定到存貯體寄存器5、6來進行存貯體的切換，具體地說，存貯體的切換如以下方式進行。存貯體指定時，CPU1把存貯體指定數(shù)據(jù)D0，D1向數(shù)據(jù)總線上輸出以后，向地址譯碼器8、9給出予定組的地址A14～A19〔例如(A19……A14)＝(110000)〕，發(fā)出書寫信號W。地址譯碼器8、9一旦收到該予定的地址A14～A19及書寫信號W，就向存貯體寄存器5、6的時鐘輸入CK給出有效信號，存貯體寄存器5、6應答來自地址譯碼器8、9的有效信號，把數(shù)據(jù)總線3上的數(shù)據(jù)作為存貯體指定數(shù)據(jù)取入并鎖存。但是，在這種情況下，僅僅當?shù)刂稢OOOOH～C3FFFH的存貯體被存取時，地址譯碼器8、9輸出有效信號的地址組應被設定為地址譯碼器8、9輸出有效信號那樣的值。這是因為考慮到其他的存貯體都被選擇時，存貯體寄存器5、6的內(nèi)容不需要另寫的緣故。
在上述實施例中，接通電源時，存貯體寄存器5、6的Q輸出都被初始設定為“1”，所以在初始狀態(tài)，ROM4的第4貯存塊(存貯體3)17作為存貯體被選擇。因此，向第1貯存塊14切換的存貯體切換指令容納在第4貯存塊的地址COOOH(ROM4內(nèi)的)內(nèi)。根據(jù)該存貯體切換指令，在CPU1的控制下，存貯體被切換成第1貯存塊14(存貯體0)，根據(jù)作為存貯體0和存貯體1變換的第1程序，首先執(zhí)行初始程序，再執(zhí)行所定的處理程序。另外，由於第4貯存塊17(存貯體3)的地址COOOH至第2處理程序執(zhí)行時是不必要的，因而，第2程序是按照其執(zhí)行時不使用該地址COOOH構成的。
在上述實施例中，采用了1個ROM作為程序存貯器4，在該ROM內(nèi)容納著第1和第2程序。但也可以把第1和第2程序容納在分別的ROM內(nèi)，或者甚至也可以把各貯存塊容納在分別的ROM內(nèi)。
在上述實施例中，準備了第1程序和第2程序這兩種程序，根據(jù)變換方式使用其中的一種程序。但也可以采用只使用一種程序，而能對應直接方式或存貯體方式中的任何一種方式的結構。這種只使用一種程序能對應直接方式和存貯體方式的結構概略地如圖6所示。
參照圖6，這是本發(fā)明情報處理裝置的另一實施例，該裝置包含CPU1，程序存貯器40、存貯體寄存器70、地址譯碼器80、90和切換緶 05。
作為一例，CPU1具有1M字節(jié)(220字節(jié))的地址空間(OOOOOH～FFFFFH)，把20位的地址A0～A19送到地址總線2上。
程序存貯器40由具有32K(215)字節(jié)容量的ROM構成。如圖7所示，它包含地址區(qū)為OOOOH～3FFFH的、具有16K字節(jié)容量的第1貯存塊50和地址區(qū)為4OOOH～7FFFH的、具有16K字節(jié)容量的第2貯存塊60。第1貯存50中容納了第1處理程序，第2貯存塊60中容納了第2處理程序。第1處理程序和第2處理程序構成了一個例如象BIOS這樣的控制程序。
地址譯碼器80對地址總線2上的、例如6位的上位地址A14～A19進行譯碼，所給的地址僅在所定范圍時，地址譯碼器80根據(jù)書寫信號W輸出有效信號，并送給存貯體寄存器70的時鐘輸入CK。
存貯寄存器70在它的時鐘輸入CK成為有效狀態(tài)時，就對數(shù)據(jù)總線3上的存貯體指定數(shù)據(jù)DO進行鎖存并從Q輸出端輸出。
切換電路105將程序存貯器40的內(nèi)容向CPU1的地址空間上變換的變換方式設定為直接方式或存貯體方式中的任何一種。切換電路105包含有開關111和開關112，開關111具有接受來自CPU1的1位地址A14的B輸入端子和與接地電位相連的C輸入端子;開關112具有接受存貯寄存器70的Q輸出的B輸入端子和接受來自CPU1的地址A14的C輸入端子。
地址譯碼器90接受來自CPU1的5位地址A15～A19和開關111的輸出。地址譯碼器90的輸出被送到程序存貯器40的輸出啟動端子OE。來自CPU1的地址A16～A19例如為“C”(16進制)，而且，僅僅在地址A15和開關111的輸出均為“0”時，地址譯碼器90輸出有效狀態(tài)的輸出啟動信號(在圖6中為0電平)。
程序存貯器40的地址指定是根據(jù)開關112的輸出和來自CPU1的地址A0～A13進行的。開關112的輸出被送到程序存貯器40的最上位地址MA14。
上述的結構雖然與圖1所示的結構相同，但是由於在程序存貯器40內(nèi)只容納了一種程序，所以其結構比圖1所示的結構簡單。因為變換方式的指定動作與圖1所示結構的動作大致相同，故在下面僅作簡單的說明。
將開關111和112的輸入端子設定在B輸入端子上，就選擇了存貯體變換方式。這種情況下，如圖9所示，程序存貯器40的內(nèi)容作為存貯體向著地址A16～A19為“C”(16進制)且地址A14和A15均為“0”的地址區(qū)變換，也就是說向著CPU1的COOOOH～C3FFFH的地址區(qū)變換。程序存貯器40的最上位地址MA14為“0”時，程序存貯器40的地址區(qū)OOOOH～3FFFH的第1貯存塊50作為存貯體0被選擇，當最上位地址MA14為“1”時，程序存貯器40的地址區(qū)4OOOH～7FFFH的第2貯存塊60作為存貯體1被選擇。
開關111和112的輸入端子設定在C輸入端子時，就指定了直接變換方式。這種情況下，如圖8所示，程序存貯器40的全部內(nèi)容即第1和第2貯存塊50、60直接地變換到地址A15為“0”的CPU1的地址區(qū)COOOOH～C7FFFH。這時，CPU1的地址A14通過開關112被送到程序存貯器40的最上位地址MA14，所以，第1貯存塊50變換到CPU1的地址區(qū)COOOOH～C3FFFH，第2貯存塊60變換到CPU1的地址區(qū)C4OOOH～C7FFFH。
被分別容納在第1貯存塊50和第2貯存塊60內(nèi)的第1處理程序和第2處理程序，包含了圖8和圖9中所示的具體內(nèi)容，該二程序都能用於直接方式或存貯體方式。在圖8和圖9中，表示了第1處理程序中的主程序調(diào)出第2處理程序中的子程序這一程序內(nèi)容。
參照圖8和圖9，第1和第2貯存塊50、60都是在從先頭地址OOOOH及4OOOH到相對地址Z這一段地址區(qū)內(nèi)容納第1和第2控制程序130、140。識別變換方式的情報“JA”容納在第2貯存塊的特定地址(在圖8和圖9中是地址4OOOH)內(nèi)。
第1控制程序130包含有存貯體切換指令、“(C4OOO～)＝“JA””指令、“CALLFARC4004”指令、RET指令和NOP指令。
指令“(C4OOO～)＝“JK””是判定識別情報是否容納在CPU1的地址C4OOOH內(nèi)的指令，CPU1的地址C4OOOH，在直接變換方式時，與程序存貯器40的地址4OOOH相對應，在存貯體變換方式時，對應于與第1和第2貯存塊50、60不同的貯存塊內(nèi)的地址。因此，通過執(zhí)行指令“(C4OOO～)＝“JA””，就能識別變換方式是存貯體方式還是直接方式。
指令“CALLFARC4004”是執(zhí)行調(diào)出根據(jù)先頭地址C4OOOH與偏移地址4之和得到的地址C4OO4H的內(nèi)容的指令。
加上了識別情報“JA”的第2控制程序140包含有“CALLBX”指令、“(C4OOO～)＝“JA””指令、存貯體切換指令、“RETFAR”指令和NOP指令。
指令“RETFAR”是指示執(zhí)行地址向容納“CALLFAR”指令的地址的下一個地址移行的指令。
換言之，指令“CALLFARC4004”和“RETFAR”是當貯存塊50和60的變換方式為直接方式時，只在CPU1的地址空間中移行執(zhí)行地址的指令。
以下，參照圖8和圖9，詳細說明從第1處理程序的主程序中調(diào)出并執(zhí)行第2處理程序的子程序時的動作。在圖8和圖9中，地址X、Y、Z和W表示從各段(各貯存塊)的先頭地址COOOOH或C4OOOH來的偏移地址。圖8和圖9中的箭頭表示動作流程。在各指令執(zhí)行時，為避免不必要地更換地址計數(shù)器的內(nèi)容，第1和第2控制程序可適當相互地合并地址容納。
首先，參照圖8，說明直接方式時的動作。如前所述，在直接方式情況下，第1貯存塊50變換到CPU1的地址空間COOOOH～C3FFFH，第2貯存塊60變換到C4OOOH～C7FFFH。因此，識別情報“JA”容納在CPU1的特定地址C4OOOH內(nèi)。
第1處理程序的執(zhí)行到達地址X時，為了調(diào)出并執(zhí)行子程序SUB1，首先，子程序的先頭地址Y被送到寄存器BX(內(nèi)藏在CPU1內(nèi))，然后在地址X+1，根據(jù)指令CALLO執(zhí)行第1控制程序130。根據(jù)第1控制程序130的先頭地址COOOOH的指令，判定識別情報“JA”是否容納在CPU1的地址C4OOOH內(nèi)。在該直接方式情況下，判定結果為“YES”。因此，不執(zhí)行容納在下一個地址內(nèi)的存貯體切換指令，執(zhí)行地址跳到再下一個地址。根據(jù)該跳前地址的指令“CALLFARC4004”，執(zhí)行程序從第1處理程序向第2處理程序遷移，如圖8箭頭所示那樣，執(zhí)行C4OO4H的“CALLBX”指令。根據(jù)第1處理程序的主程序，在寄存器BX中已經(jīng)容納了子程序SUB1的先頭地址Y。因此，根據(jù)該CALL指令，調(diào)出并執(zhí)行子程序SUB1。子程序SUB1的執(zhí)行完了后，根據(jù)子程序SUB1內(nèi)的RET指令，執(zhí)行地址移向第2處理程序內(nèi)的識別情報判定步驟。由於在該判定步驟中的判定結果為“YES”，所以接著執(zhí)行RET指令，返回到第1控制程序130。這樣，執(zhí)行程序從第2處理程序遷移到第1處理程序。然后，根據(jù)第1控制程序130內(nèi)的RET指令，返回到第1處理程序的主程序。另外，在用主程序調(diào)出并執(zhí)行子程序SUB2時，只要將其先頭地址W容納在寄存器BX內(nèi)即可。
下面，參照圖9，說明存貯體方式時的動作。這種情況下，開關111和112的輸入端子設定在B輸入端子上。因而，第1和第2貯存塊50、60作為存貯體0和1變換到CPU1的地址區(qū)COOOOH～C3FFFH內(nèi)，這樣，識別情報“JA”就不容納在CPU1的特定地址C4OOOH內(nèi)。
所以，在用第1處理程序的主程序調(diào)出第1控制程序130時，在識別情報判定步驟中的判定結果為“NO”，執(zhí)行存貯體切換指令。根據(jù)該存貯體切換指令，在CPU1的控制下，在存貯體寄存器70中置“1”，存貯體從存貯體0切換到存貯體1。根據(jù)該存貯體切換，執(zhí)行從第1處理程序向第2處理程序的轉移。
程序轉移后，根據(jù)第2處理程序的第2控制程序140的CALLBX指令，按照容納在寄存器BX內(nèi)的地址Y，調(diào)出并執(zhí)行子程序SUB1。子程序SUB1執(zhí)行后，根據(jù)子程序SUB1內(nèi)的RET指令，返回到第2控制程序140。返回到第2控制程序140后，先進行識別情報的判定，由于該判定結果為“NO”，所以執(zhí)行容納在下一個地址內(nèi)的存貯體切換指令。這種存貯體切換，是通過在CPU1的控制下，在存貯體寄存器70中置“0”來進行的。根據(jù)存貯體切換，執(zhí)行從第2處理程序向第1處理程序的轉移，執(zhí)行第1控制程序130。根據(jù)第1控制程序130內(nèi)的RET指令，返回到第1處理程序的主程序，再次執(zhí)行從地址X+2來的主程序。
如上所述，用一種程序可接受存貯體方式和直接方式中的任一種方式。通過切換切換電路105中開關111和112的輸入端子，就可以很菀椎厥迪直浠環(huán)絞降那謝?。链撯，瓤b笆鍪凳├興得韉哪茄?，栽?處理程序需要第1處理程序的子程序時，只要在圖示的第1和第2控制程序上分別附加第2和第1控制程序即可。再有，也可以做成這樣的結構，即設置存貯體方式和直接方式用的2個地址譯碼器來代替上述實施例的切換電路105中的開關111和地址譯碼器90，通過切換開關，把該2個地址譯碼器的輸出送到程序存貯器40的輸出啟動端子。該2個地址譯碼器的結構可以是這樣的其中的一個地址譯碼器在地址A16～A19為“C”(16進制)并且地址A15為“0”時(地址A14為“0”或“1”)，輸出有效狀態(tài)的啟動信號，另一個地址譯碼在來自CPU1的地址A16～A19為“C”(16進制)并且地址A14、A15均為“0”的時候，輸出有效狀態(tài)的啟動信號。
還有，也可以做成下述的結構，即不一定要把第1和第2處理程序容納在1個ROM內(nèi)，而是把各處理程序容納在1個或數(shù)個ROM內(nèi)。在采用2個ROM的情況下，只要把圖6所示ROM40的最上位地址MA14置換成芯片啟動信號，就可以用存貯方式或者直接方式很容易地對各貯存塊進行變換。當然，也可以做成這樣的結構，即按照各貯存塊，在進行了OR或NOR這樣適當?shù)倪壿嬤\算處理后，把圖6的開關112的輸出和地址譯碼器90的輸出送到ROM的輸出啟動端子。在采用3個以上的ROM的情況下，因為各ROM的地址位數(shù)隨著ROM個數(shù)的增加而減少，所以通過對剩下的來自CPU1的地址進行適當?shù)倪壿嬏幚?，就可以很容易地按照變換方式把ROM的貯存塊變換到CPU1的地址空間上。
按照上述的結構，用一種程序便可對應直接方式和存貯方式中的任何一種，不僅沒有必要按照變換方式交換程序存貯器本身，而且可以采用小容量的ROM作為程序存貯器，並且由於無需準備大致相同的二種程序，因而能大幅度地改善作業(yè)效率，維護條件和降低造價。
按照上述的發(fā)明，因為在程序存貯器內(nèi)容納了存貯體方式和直接方式均能適用的程序，只由硬件對變換方式進行切換，無需交換程序存貯器便可對應直接方式或存貯體方式中的任何一種變換方式。
以上對本發(fā)明作了詳細的說明，但上述內(nèi)容僅作為描述本發(fā)明的例子，并不能限定本發(fā)明。本發(fā)明的范圍只由權利要求書的文字限定。
權利要求
1.一種包含著帶有預定地址空間的中央運算處理裝置(1)的情報處理裝置，它具備以下裝置貯存裝置(4)；它含有第1貯存塊(14、15)和第2貯存塊(16、17)，第1貯存塊(14、15)容納由若干貯存塊組成的第1程序(100)，第2貯存塊(16、17)容納由至少一個貯存塊組成的第2程序(200)，上述第1程序的處理內(nèi)容除了含有用于切換變換方式的控制程序(110)以外，與上述第2程序的內(nèi)容實質(zhì)相同，指定裝置(10)；它用於將上述貯存裝置的貯存塊向上述地址空間變換的變換方式擇一地指定為直接方式或者貯存體方式，切換裝置(5、6、7、8、9、11、12、13)；它用來按照上述指定裝置所指定的變換方式，對上述貯存裝置的貯存塊向上述地址空間變換的方式進行切換，當變換方式被指定為存貯體方式時，該切換裝置將上述第1貯存塊的上述若干存貯塊分別作為存貯體向上述地址空間的同一地址區(qū)變換，執(zhí)行上述第1程序，當變換方式被指定為直接方式時，該切換裝置將上述第2存貯塊一對一地向上述地址空間變換，執(zhí)行上述第2程序。
2.如權利要求1所述的裝置，其特征在于上述貯存裝置由一個只讀存貯器構成。
3.如權利要求1所述的裝置，其特征在于上述切換裝置包含規(guī)定裝置(5、6、8、9、12、13)和設定裝置(7、11)，所述的規(guī)定裝置用來按照上述指定裝置所指定的變換方式，規(guī)定上述貯存裝置中存取可能的存貯區(qū)，所述的設定裝置用來根據(jù)上述指定裝置所指定的變換方式，對供上述規(guī)定的貯存區(qū)變換的上述地址空間上的地址區(qū)進行設定。
4.如權利要求3所述的裝置，其特征在于上述設定裝置包含輸出控制裝置(7、11)，它用來根據(jù)上述中央運算處理裝置輸出的地址中所定位數(shù)的上位地址(A14～A19)和指定裝置所指定的變換方式，使上述貯存裝置成為輸出啟動狀態(tài)，上述輸出控制裝置，對應直接方式和存貯體方式的每個變換方式，當上述中央運算處理裝置的上述地址只顯示分配在上述貯存裝置內(nèi)的上述地址空間內(nèi)的地址區(qū)時，使上述貯存裝置成為輸出啟動狀態(tài)。
5.如權利要求4所述的裝置，其特征在于上述的輸出控制裝置包含第1選擇裝置(11)和譯碼裝置(7)，按照上述指定裝置所指定的變換方式，第1選擇裝置(11)對予定的2進值或上述上位地址中的所定地址位進行選擇并輸出，譯碼裝置(7)對上述上位地址的剩余地址位和第1選擇裝置(11)的輸出進行譯碼，按照譯碼結果，控制上述貯存裝置的輸出啟動狀態(tài)。
6.如權利要求3所述的裝置，其特征在于上述的規(guī)定裝置包含寄存裝置(5、6)和規(guī)定控制裝置(12、13)，寄存裝置(5、6)容納存貯體指定數(shù)據(jù)，該指定數(shù)據(jù)用於指定上述若干存貯體中的一個存貯體;按照上述寄存裝置所容納的存貯體指定數(shù)據(jù)和由指定裝置所指定的變換方式，規(guī)定控制裝置(12、13)設定上述貯存裝置的存取可能的存貯區(qū)，當存貯體變換方式被指定時，規(guī)定控制裝置(12、13)設定上述貯存裝置的存取可能的存貯區(qū)，使得僅僅是容納在寄存裝置(5、6)中的存貯體指定數(shù)據(jù)所指定的存貯體成為存取可能，當直接變換方式被指定時，規(guī)定控制裝置(12、13)設定上述貯存裝置的存取可能的區(qū)域，使得上述第2程序容納的第2存貯塊全部通過中央運算處理裝置成為存取可能。
7.如權利要求6所述的裝置，其特征在于上述的寄存裝置包含若干個數(shù)據(jù)鎖存器(5、6)，上述的規(guī)定控制裝置包含第2選擇裝置(12)和第3選擇裝置(13)，按照指定的變換方式，第2選擇裝置(12)對上述數(shù)據(jù)鎖存器中所定的數(shù)據(jù)鎖存的輸出或予定的2進值進行選擇并供給到上述貯存裝置的地址輸入，按照指定的變換方式，第3選擇裝置(13)對數(shù)據(jù)鎖存器中剩余的鎖存數(shù)據(jù)或?qū)χ醒脒\算處理裝置地址中所定的地址位進行選擇并供給到上述貯存裝置的地址輸入。
8.一種包含著帶有予定地址空間的中央運算處理裝置(1)的情報處理裝置，它具備以下裝置貯存裝置(40);它由容納第1處理程序的第1貯存塊(50)和容納第2處理程序的第2貯存塊(60)組成，上述第2貯存塊將予定的識別情報容納在予定的存貯位置上;指定裝置(105);用於將上述貯存裝置的存貯塊向上述地址空間變換的變換方式擇一地指定為直接方式或存貯體方式;切換裝置(70、80、90、111、112);按照上述指定裝置所指定的變換方式，對上述貯存裝置的變換方式進行切換，當變換方式被指定為上述的存貯體方式時，該切換裝置使上述第1和第2貯存塊分別作為存貯體向上述地址空間上的同一地址區(qū)變換，當變換方式被指定為上述的直接方式時，該切換裝置使上述第1和第2存貯塊一對一地向上述地址空間變換;判定裝置(1);在上述第1和第2處理程序的執(zhí)行中，以直接方式將上述第2存貯塊向上述地址空間變換時，該判定裝置(1)判定上述識別情報是否容納在與予定變換位置相對應的上述地址空間內(nèi)的地址上;控制裝置(1);當上述判定裝置的判定結果顯示上述識別情報不存在時，從容納正在進行的處理程序的存貯塊向另外的存貯塊進行存貯體切換，當上述判定裝置的判定結果顯示上述識別情報存在時，在上述地址空間上，使應執(zhí)行的地址變遷。
9.如權利要求8所述的裝置，其特征在于上述貯存裝置由1個只讀存貯器構成。
10.如權利要求8所述的裝置，其特征在于上述切換裝置包含規(guī)定裝置(70、80、112)和設定裝置(90、111);規(guī)定裝置(70、80、112)用於按照由上述指定裝置指定的變換方式，規(guī)定上述貯存裝置中存取可能的存貯區(qū)，設定裝置(90、111)用於按照由上述指定裝置指定的變換方式，設定供上述規(guī)定裝置所規(guī)定的存貯區(qū)變換的上述地址空間上的地址區(qū)。
11.如權利要求10所述的裝置，其特征在于上述設定裝置包含輸出控制裝置(90、111);按照上述中央運算處理裝置輸出的地址中所定位數(shù)的上位地址(A14～A19)和指定裝置所指定的變換方式，該輸出控制裝置(90、111)使上述貯存裝置成為輸出啟動狀態(tài);該輸出控制裝置(90、111)按照上述直接方式和存貯單元方式的每個方式，當上述中央運算處理裝置的地址只顯示分配在上述貯存裝置內(nèi)的上述地址空間內(nèi)的地址區(qū)時，使上述貯存裝置成為輸出啟動狀態(tài)。
12.如權利要求11所述的裝置，其特征在于上述輸出控制裝置包含第1選擇裝置(111)和譯碼裝置(90);按照上述指定裝置所指定的變換方式，第1選擇裝置(111)對予定的2進值或上述上位地址中所定的地址位進行選擇并輸出;譯碼裝置接受上述上位地址的剩余地址位和上述第1選擇裝置的輸出并進行譯碼，按照該譯碼結果，控制上述貯存裝置的輸出啟動狀態(tài)。
13.如權利要求10所述的裝置，其特征在于上述的規(guī)定裝置包含容納存貯體指定數(shù)據(jù)的寄存裝置(70)和規(guī)定控制裝置(112)，該規(guī)定控制裝置(112)按照上述寄存器所容納的存貯體指定數(shù)據(jù)和上述指定裝置所指定的變換方式，來設定上述貯存裝置中存取可能的地址區(qū);當變換方式被指定為存貯體變換方式時，與容納在上述寄存器內(nèi)的存貯體指定數(shù)據(jù)相呼應，該規(guī)定控制裝置(112)規(guī)定上述貯存裝置中存取可能的地址區(qū)，使得只是上述存貯體指定數(shù)據(jù)所指定的存貯體存取可能;當變換方式被指定為是直接變換方式時，該規(guī)定控制裝置規(guī)定上述貯存裝置中存取可能的存貯區(qū)，使得上述第1和第2處理程序容納的第1和第2存貯塊全部通過中央運算處理裝置成為存取可能;上述的控制裝置包含寫入裝置(1)，該寫入裝置應答判定裝置所判定的識別情報不存在這一判定結果，將上述存貯體指定數(shù)據(jù)寫入上述寄存裝置。
14.如權利要求13所述的裝置，其特征在于上述的寄存裝置包含數(shù)據(jù)鎖存器(70)，上述的規(guī)定控制裝置包含第2選擇裝置(112);按照所指定的變換方式，該第2選擇裝置(112)對上述數(shù)據(jù)鎖存器的鎖存數(shù)據(jù)或中央運算處理裝置輸出地址中所定的地址位進行選擇并供給上述貯存裝置的地址輸入。
15.一種包含著帶有予定地址空間的中央運算處理裝置(1)的情報處理裝置，它具有以下裝置貯存裝置(40);它由容納第1處理程序的第1貯存塊(50)和容納第2處理程序的第2貯存塊(60)組成，上述第2存貯塊將予定的識別情報容納在予定的存貯位置上;指定裝置(105);用於將上述貯存裝置的存貯塊向上述地址空間上變換的變換方式擇一地指定為直接方式或存貯體方式;切換裝置(70、80、90、111、112);用於按照上述指定裝置所指定的變換方式，對上述貯存裝置貯存塊的變換方式進行切換;當變換方式被指定為存貯體方式時，該切換裝置將上述第1和第2的貯存塊分別作為存貯體向上述地址空間上的同一地址區(qū)變換，當變換方式被指定為直接方式時，該切換裝置將上述第1和第2的貯存塊向上述地址空間一對一對應地變換;上述第1和第2處理程序包含控制程序(130、140);該控制程序(130、140)的作用是在以直接方式將上述第1和第2存貯塊向上述地址空間進行變換時，判定上述識別情報是否容納在與予定存貯位置相對應的地址上，當判定結果顯示上述識別情報不存在時，執(zhí)行存貯體的切換，當判定結果顯示上述識別情報存在時，進行應執(zhí)行地址的變遷。
16.一種在包含著帶有予定地址空間的中央運算處理裝置的情報處理裝置中的程序執(zhí)行方法，具有以下步驟存貯器(4)設置步驟;在該步驟，將容納第1程序(100)和第2程序(200)的存貯器(4)動作可能地設置到上述情報處理裝置中，上述存貯器有若干個存貯塊，上述第1和第2程序容納在該存貯器的不同的存貯塊中，第1程序除了含有用於執(zhí)行存貯體切換的處理程序(10)這一點而外浯砟諶縈氳 程序?qū)嵸|(zhì)相同;變換方式設定步驟;在該步驟，將上述存貯器向上述情報處理裝置地址空間上變換的變換方式設定為直接方式或者存貯體方式，當設定為直接方式時，容納上述第2程序的上述貯存塊向著中央運算處理裝置的上述地址空間1對1地變換;當設定為存貯體方式時，容納上述第1程序的上述若干個存貯塊作為若干個存貯體向著中央處理裝置的上述地址空間的同一地址區(qū)變換;程序執(zhí)行步驟;在該步驟，按照設定的變換方式，執(zhí)行第1或第2程序其中的一個程序。
17.如權利要求16所述的方法，其特征在于上述的程序執(zhí)行步驟還包括存貯體指定步驟;在該步驟，當上述設定的變換方式為存貯體方式時，從上述若干個存貯體中指定一個存貯體，該被指定的存貯體至少容納上述第1程序的一部分;執(zhí)行程序的步驟;在該步驟，對上述被指定的存貯體進行存取，執(zhí)行第1程序;上述的存貯體指定步驟還包括執(zhí)行處理程序的步驟;該處理程序包含在第1程序內(nèi)，用於執(zhí)行上述存貯體切換。
18.如權利要求16所述的方法，其特征在于上述的程序執(zhí)行步驟還包括當上述設定的變換方式為直接方式時，對容納上述第2程序的至少一個存貯塊進行存取，執(zhí)行上述第2程序的步驟。
19.如權利要求16所述的方法，其特征在于上述的變換方式設定步驟還包括第1步驟和第2步驟;在第1步驟，對上述存貯器中的、通過中央運算處理裝置存取可能的存貯區(qū)進行設定，在第2步驟，在中央運算處理裝置的予定地址空間上，設定供上述存貯器變換的地址區(qū);上述第2步驟還包括使上述存貯器成為輸出啟動狀態(tài)或成為輸出禁止狀態(tài)的步驟，當中央運算處理裝置對分配在上述存貯器中的予定地址空間內(nèi)的地址區(qū)進行變換時，使存貯器成為輸出啟動狀態(tài)，不進行變換時，使存貯器成為輸出禁止狀態(tài)。
20.一種在包含著帶有予定地址空間的中央運算處理裝置的情報處理裝置中的程序執(zhí)行方法，具有以下步驟存貯器(40)設置步驟;在該步驟，將具有容納若干處理程序的若干存貯區(qū)、并且該若干存貯區(qū)分別容納不同的處理程序的這樣的存貯器(40)使之動作可能地設置在上述情報處理裝置中，在上述若干存貯區(qū)中的至少一個予定存貯區(qū)的予定位置上，容納著予定的識別情報，變換方式設定步驟;在該步驟，將上述若干個存貯區(qū)向中央運算處理裝置的地址空間變換的變換方式設定為存貯體方式或者直接方式，當設定為直接方式時，上述若干個存貯區(qū)向上述地址空間1對1地變換，當設定為存貯體方式時，上述若干個存貯區(qū)分別作為存貯體向上述地址空間的同一地址區(qū)變換，判定步驟;在執(zhí)行上述若干個處理程序中的一個程序中，按照被執(zhí)行的程序，當上述予定的存貯區(qū)以直接方式向上述地址空間變換時，判別上述識別情報是否容納在與上述予定存貯區(qū)的存貯位置相對應的地址上，遷移步驟;當上述判定結果顯示上述識別情報不存在時，從容納上述執(zhí)行程序的存貯體切換到剩余存貯體中的特定存貯體，當上述判定結果顯示上述識別情報存在時，在上述地址空間，使應被執(zhí)行的地址遷移。
21.如權利要求20所述的程序執(zhí)行方法，其特征在于上述的若干個構成存貯體的存貯區(qū)，分別容納用於執(zhí)行存貯體切換的處理程序;上述的變換方式設定步驟包括第1步驟和第2步驟，在第1步驟通過中央運算處理裝置設定上述存貯器的、存取可能的存貯區(qū)，在第2步驟，在中央運算處理裝置的上述地址空間，設定供上述存貯器的各存貯區(qū)變換的地址區(qū);上述的第2步驟還包括使上述存貯器成為輸出啟動狀態(tài)或成為輸出禁止狀態(tài)的步驟，當中央運算處理裝置向供上述存貯區(qū)變換的地址區(qū)進行存取時，存貯器成涑銎舳刺?，矄绝袑憢堋时，磱唿器成为输滁x棺刺
22.如權利要求20所述的程序執(zhí)行方法，其特征在于上述的若干存貯區(qū)是2個存貯區(qū)，各存貯區(qū)構成一個存貯體。
23.一種程序存貯器(4)，它具備有容納第1程序(100)的第1存貯區(qū)(14、15)和容納第2程序(200)的第2存貯區(qū)(16、17)，上述的第1存貯區(qū)分別包含有構成存貯體的若干存貯塊，上述的第1程序除了包含有用於執(zhí)行存貯體切換的控制程序(200)這一點而外，其處理內(nèi)容與上述的第2程序?qū)嵸|(zhì)相同。
24.一種用於帶有予定地址空間的情報處理裝置的程序存貯器(40)，具有容納第1處理程序的第1存貯區(qū)(50)和容納第2處理程序的第2存貯區(qū)(60)，予定的識別情報容納在上述第2存貯區(qū)的予定存貯位置上，上述第1和第2存貯區(qū)的每一個具有至少一個貯存塊，并且每個該貯存塊能構成存貯體，上述第1和第2處理程序每個都包含控制程序(130、140)，上述第1和第2存貯區(qū)1對1地向上述予定地址空間上變換時，判定上述識別情報是否容納在第2存貯區(qū)的上述存貯位置對應的地址上，根據(jù)該判定結果，進行存貯體的切換。
全文摘要
一種無須進行程序交換即可對應存貯體變換方式或直接變換方式的情報處理裝置，該裝置包含具有若干個存貯塊(14、15、16、17；50、60)的程序存貯器(4；40)和變換方式的切換電路(10；105)。程序存貯器(4)包含容納供存貯體變換方式用的第1程序(100)的第1存貯區(qū)(14、15)和容納直接方式用的第2程序(200)的第2存貯區(qū)(16、17)。在存貯體變換方式時，第1存貯區(qū)被分割成存貯體，按照存貯體指定數(shù)據(jù)，選擇一個存貯體，這樣，第1程序被執(zhí)行。
文檔編號G06F12/06GK1037416SQ8910320
公開日1989年11月22日 申請日期1989年4月20日 優(yōu)先權日1988年4月20日
發(fā)明者金子豊, 大浜辰辰, 越正已, 前原英行, 八幡政志, 多田實, 青木紀之, 荒木千晶 申請人:三洋電機株式會社