本發(fā)明涉及嵌入式芯片系統(tǒng)，涉及程序存儲(chǔ)器及數(shù)據(jù)存儲(chǔ)器的擴(kuò)展方法及其程序執(zhí)行方法、嵌入式設(shè)備。

背景技術(shù)：

1、mcs51系列單片機(jī)是應(yīng)用最廣的8位單片機(jī)系列，由于其較低的成本，大量應(yīng)用于家用電器、汽車、工業(yè)測控、通信設(shè)備中。然而，該系列的單片機(jī)資源有限，數(shù)據(jù)存儲(chǔ)器和數(shù)據(jù)存儲(chǔ)器的地址空間都只有64kbytes，特別是keil?c51編譯器下的c語言的使用，方便了編程，但代碼量也增加不少，存儲(chǔ)空間也相形見絀，如何實(shí)現(xiàn)存儲(chǔ)空間的擴(kuò)展，不再受64kbytes的限制，變得十分重要和緊迫。

技術(shù)實(shí)現(xiàn)思路

1、本發(fā)明旨在至少解決現(xiàn)有技術(shù)中存在的技術(shù)問題之一。為此，本發(fā)明提出一種嵌入式芯片系統(tǒng)程序存儲(chǔ)器及數(shù)據(jù)存儲(chǔ)器的擴(kuò)展方法，突破了cpu本身訪問地址空間的限制。擴(kuò)展程序存儲(chǔ)器，存儲(chǔ)空間分為多個(gè)cpu本身地址可訪問空間,通過擴(kuò)展并口單元進(jìn)行高位地址來選擇；擴(kuò)展數(shù)據(jù)存儲(chǔ)器，存儲(chǔ)空間分為多個(gè)cpu本身地址可訪問空間，通過擴(kuò)展并口單元進(jìn)行高位地址來選擇；第一cpld單元，能夠根據(jù)主控模塊的地址信號生成外部擴(kuò)展芯片片選信號；第二cpld單元，能夠根據(jù)主控模塊的控制信號完成程序存儲(chǔ)器的狀態(tài)轉(zhuǎn)換和控制程序存儲(chǔ)器和數(shù)據(jù)存儲(chǔ)器的高位訪問地址。利用cpu的片內(nèi)程序存儲(chǔ)器還能完成應(yīng)用程序的下載，適應(yīng)現(xiàn)場應(yīng)用程序更換升級的需求。

2、第一方面，本發(fā)明實(shí)施例提供了一種嵌入式芯片系統(tǒng)，包括：

3、主控模塊，包括片內(nèi)程序存儲(chǔ)器；

4、擴(kuò)展程序存儲(chǔ)器，所述擴(kuò)展程序存儲(chǔ)器用于存儲(chǔ)所述嵌入式芯片系統(tǒng)的應(yīng)用程序，存儲(chǔ)空間分為多個(gè)cpu本身地址可訪問程序空間；

5、擴(kuò)展數(shù)據(jù)存儲(chǔ)器，所述擴(kuò)展數(shù)據(jù)存儲(chǔ)器用于存儲(chǔ)所述嵌入式芯片系統(tǒng)的數(shù)據(jù)，存儲(chǔ)空間分為多個(gè)cpu本身地址可訪問數(shù)據(jù)空間；

6、第一并口擴(kuò)展單元，所述第一并口擴(kuò)展單元包括第一擴(kuò)展口和第二擴(kuò)展口，所述第一擴(kuò)展口用于所述擴(kuò)展程序存儲(chǔ)器的高位地址擴(kuò)展，所述第二擴(kuò)展口用于所述擴(kuò)展數(shù)據(jù)存儲(chǔ)器的高位地址擴(kuò)展；

7、第一cpld單元，所述第一cpld單元用于根據(jù)所述主控模塊的地址信號生成外接擴(kuò)展接口的片選信號，所述外接擴(kuò)展接口包括所述第一并口擴(kuò)展單元；

8、第二cpld單元，所述第二cpld單元用于根據(jù)所述主控模塊的控制信號控制所述擴(kuò)展程序存儲(chǔ)器的狀態(tài)轉(zhuǎn)換、對所述擴(kuò)展程序存儲(chǔ)器的高位地址擴(kuò)展口進(jìn)行訪問控制以及對所述擴(kuò)展數(shù)據(jù)存儲(chǔ)器的高位地址擴(kuò)展口進(jìn)行訪問控制。

9、在本發(fā)明的一些實(shí)施例中，所述嵌入式芯片系統(tǒng)還包括擴(kuò)展外部設(shè)備單元，所述擴(kuò)展外部設(shè)備單元通過數(shù)據(jù)總線和控制信號與擴(kuò)展設(shè)備的芯片連接，所述擴(kuò)展外部設(shè)備單元包括擴(kuò)展時(shí)鐘模塊、擴(kuò)展mcm讀寫模塊以及擴(kuò)展液晶模塊。

10、在本發(fā)明的一些實(shí)施例中，所述嵌入式芯片系統(tǒng)還包括地址鎖存器，通過所述地址鎖存器完成對系統(tǒng)低8位地址的鎖存。

11、在本發(fā)明的一些實(shí)施例中，所述嵌入式芯片系統(tǒng)還包括用于增強(qiáng)總線驅(qū)動(dòng)能力的總線驅(qū)動(dòng)單元，所述總線驅(qū)動(dòng)單元還能夠通過所述第二cpld單元控制，使得數(shù)據(jù)總線與外部設(shè)備單元隔離。

12、在本發(fā)明的一些實(shí)施例中，所述嵌入式芯片系統(tǒng)還包括掉電保護(hù)單元，通過所述掉電保護(hù)單元對所述擴(kuò)展數(shù)據(jù)存儲(chǔ)器進(jìn)行掉電保護(hù)，所述掉電保護(hù)單元與電池單元連接，所述電池單元用于為所述掉電保護(hù)單元進(jìn)行持續(xù)供電；當(dāng)所述嵌入式芯片系統(tǒng)掉電時(shí)，所述掉電保護(hù)單元生成高電平片選信號，使得所述擴(kuò)展數(shù)據(jù)存儲(chǔ)器的內(nèi)部數(shù)據(jù)不丟失。

13、在本發(fā)明的一些實(shí)施例中，所述嵌入式芯片系統(tǒng)還包括空間限制單元，所述擴(kuò)展程序存儲(chǔ)器使用時(shí)的區(qū)域大小是根據(jù)bank空間的數(shù)量決定，所述空間限制單元用于連接使用的區(qū)域要和屏蔽未使用的區(qū)域。

14、在本發(fā)明的一些實(shí)施例中，所述外接擴(kuò)展接口包括第二并口擴(kuò)展單元，所述第二并口擴(kuò)展單元用于外接所述嵌入式芯片系統(tǒng)需要的接口設(shè)備。

15、第二方面，本發(fā)明實(shí)施例提供了一種嵌入式芯片系統(tǒng)的下載程序執(zhí)行方法，應(yīng)用于第一方面的嵌入式芯片系統(tǒng)，所述下載程序執(zhí)行方法包括：

16、在所述主控模塊的程序存儲(chǔ)器控制腳設(shè)置為高電平的情況下，所述嵌入式芯片系統(tǒng)執(zhí)行cpu片內(nèi)下載程序，所述cpu片內(nèi)下載程序用于將應(yīng)用程序下載至對應(yīng)的所述擴(kuò)展程序存儲(chǔ)器的目標(biāo)bank空間；

17、通過所述第一并口擴(kuò)展單元的輸出和所述第二cpld單元的配合，確定所述目標(biāo)bank空間，然后將對應(yīng)的bank程序?qū)懭胫聊繕?biāo)bank空間，在完成所述bank程序?qū)懭胫了瞿繕?biāo)bank空間之后，確定另外一個(gè)所述目標(biāo)bank空間，并繼續(xù)將對應(yīng)的所述bank程序?qū)懭肓硗庖粋€(gè)所述目標(biāo)bank空間，直到所有的bank空間完成寫入為止。

18、第三方面，本發(fā)明實(shí)施例提供了一種嵌入式芯片系統(tǒng)的應(yīng)用程序執(zhí)行方法，應(yīng)用于第一方面的嵌入式芯片系統(tǒng)，所述應(yīng)用程序執(zhí)行方法包括：

19、在所述主控模塊程序存儲(chǔ)器控制腳為低電平的情況下，所述嵌入式芯片系統(tǒng)執(zhí)行cpu片外擴(kuò)展程序存儲(chǔ)器的程序，在執(zhí)行cpu片外擴(kuò)展程序存儲(chǔ)器的程序的過程中，bank程序之間根據(jù)編譯在不同bank空間的程序模塊自動(dòng)完成跳轉(zhuǎn)切換。

20、第四方面，本發(fā)明實(shí)施例提供了一種嵌入式設(shè)備，所述嵌入式設(shè)備中設(shè)置有第一方面實(shí)施例所述的嵌入式芯片系統(tǒng)。

21、根據(jù)本發(fā)明實(shí)施例的嵌入式芯片系統(tǒng)，至少具有如下有益效果：本發(fā)明實(shí)施例將嵌入式系統(tǒng)程序存儲(chǔ)空間和數(shù)據(jù)存儲(chǔ)器空間進(jìn)行了擴(kuò)展，不再局限于單片機(jī)64kbytes的限制，并通過程序存儲(chǔ)器的bank技術(shù)和數(shù)據(jù)存儲(chǔ)器的分頁技術(shù)，將存儲(chǔ)空間都擴(kuò)展到了512kbytes，滿足了大型應(yīng)用程序和記錄數(shù)據(jù)存儲(chǔ)空間的需求，并且通過對程序存儲(chǔ)器的狀態(tài)切換控制，能夠?qū)?yīng)用程序進(jìn)行現(xiàn)場下載，不再需要借助燒錄器來燒寫程序，滿足現(xiàn)場更新應(yīng)用程序的需要。

技術(shù)特征：

1.一種嵌入式芯片系統(tǒng)，其特征在于，包括：

2.根據(jù)權(quán)利要求1所述的嵌入式芯片系統(tǒng)，其特征在于，所述嵌入式芯片系統(tǒng)還包括擴(kuò)展外部設(shè)備單元，所述擴(kuò)展外部設(shè)備單元通過數(shù)據(jù)總線和控制信號與擴(kuò)展設(shè)備的芯片連接，所述擴(kuò)展外部設(shè)備單元包括擴(kuò)展時(shí)鐘模塊、擴(kuò)展mcm讀寫模塊以及擴(kuò)展液晶模塊。

3.根據(jù)權(quán)利要求1所述的嵌入式芯片系統(tǒng)，其特征在于，所述嵌入式芯片系統(tǒng)還包括地址鎖存器，通過所述地址鎖存器完成對系統(tǒng)低8位地址的鎖存。

4.根據(jù)權(quán)利要求1所述的嵌入式芯片系統(tǒng)，其特征在于，所述嵌入式芯片系統(tǒng)還包括用于增強(qiáng)總線驅(qū)動(dòng)能力的總線驅(qū)動(dòng)單元，所述總線驅(qū)動(dòng)單元還能夠通過所述第二cpld單元控制，使得數(shù)據(jù)總線與外部設(shè)備單元隔離。

5.根據(jù)權(quán)利要求1所述的嵌入式芯片系統(tǒng)，其特征在于，所述嵌入式芯片系統(tǒng)還包括掉電保護(hù)單元，通過所述掉電保護(hù)單元對所述擴(kuò)展數(shù)據(jù)存儲(chǔ)器進(jìn)行掉電保護(hù)，所述掉電保護(hù)單元與電池單元連接，所述電池單元用于為所述掉電保護(hù)單元進(jìn)行持續(xù)供電；當(dāng)所述嵌入式芯片系統(tǒng)掉電時(shí)，所述掉電保護(hù)單元生成高電平片選信號，使得所述擴(kuò)展數(shù)據(jù)存儲(chǔ)器的內(nèi)部數(shù)據(jù)不丟失。

6.根據(jù)權(quán)利要求1所述的嵌入式芯片系統(tǒng)，其特征在于，所述嵌入式芯片系統(tǒng)還包括空間限制單元，所述擴(kuò)展程序存儲(chǔ)器使用時(shí)的區(qū)域大小是根據(jù)bank空間的數(shù)量決定，所述空間限制單元用于連接使用的區(qū)域要和屏蔽未使用的區(qū)域。

7.根據(jù)權(quán)利要求1所述的嵌入式芯片系統(tǒng)，其特征在于，所述外接擴(kuò)展接口包括第二并口擴(kuò)展單元，所述第二并口擴(kuò)展單元用于外接所述嵌入式芯片系統(tǒng)需要的接口設(shè)備。

8.一種嵌入式芯片系統(tǒng)的下載程序執(zhí)行方法，其特征在于，應(yīng)用于權(quán)利要求1至7中任一項(xiàng)所述的嵌入式芯片系統(tǒng)，所述下載程序執(zhí)行方法包括：

9.一種嵌入式芯片系統(tǒng)的應(yīng)用程序執(zhí)行方法，其特征在于，應(yīng)用于權(quán)利要求1至7中任一項(xiàng)所述的嵌入式芯片系統(tǒng)，所述應(yīng)用程序執(zhí)行方法包括：

10.一種嵌入式設(shè)備，其特征在于，所述嵌入式設(shè)備中設(shè)置有權(quán)利要求1至7中任一項(xiàng)所述的嵌入式芯片系統(tǒng)。

技術(shù)總結(jié)
本發(fā)明提出了一種嵌入式芯片系統(tǒng)及其程序執(zhí)行方法、嵌入式設(shè)備。嵌入式芯片系統(tǒng)包括：主控模塊；擴(kuò)展程序存儲(chǔ)器，存儲(chǔ)空間分為多個(gè)CPU本身地址可訪問空間,通過擴(kuò)展并口單元進(jìn)行高位地址來選擇；擴(kuò)展數(shù)據(jù)存儲(chǔ)器，存儲(chǔ)空間分為多個(gè)CPU本身地址可訪問空間，通過擴(kuò)展并口單元進(jìn)行高位地址來選擇；第一CPLD單元，能夠根據(jù)主控模塊的地址信號生成外部擴(kuò)展芯片的片選信號；第二CPLD單元，能夠根據(jù)主控模塊的控制信號完成程序存儲(chǔ)器的狀態(tài)轉(zhuǎn)換，程序存儲(chǔ)器和數(shù)據(jù)存儲(chǔ)器的高位訪問地址控制。本發(fā)明突破單片機(jī)CPU自身訪問地址64Kbytes的限制，程序存儲(chǔ)器和數(shù)據(jù)存儲(chǔ)器最大都擴(kuò)展到512Kbytes，適用于程序量和數(shù)據(jù)存儲(chǔ)量較大的復(fù)雜應(yīng)用系統(tǒng)的需求。

技術(shù)研發(fā)人員：劉合軍,李群,林來旺,劉鵬飛,王建軍
受保護(hù)的技術(shù)使用者：珠海菲森電力科技有限公司
技術(shù)研發(fā)日：
技術(shù)公布日：2025/1/9