本發(fā)明涉及芯片設(shè)計(jì)，特別是涉及一種用于前后端設(shè)計(jì)協(xié)同的芯片布局系統(tǒng)。

背景技術(shù)：

1、芯片設(shè)計(jì)可以大致劃分前端設(shè)計(jì)和后端設(shè)計(jì)，前端設(shè)計(jì)芯片中主要關(guān)注各個(gè)模塊的功能、連接關(guān)系、層級關(guān)系等，前端設(shè)計(jì)結(jié)果通常以rtl代碼形式表示，后端設(shè)計(jì)主要根據(jù)rtl代碼進(jìn)行物理上的布局布線等任務(wù)。

2、然而，由于前端設(shè)計(jì)人員與后端設(shè)計(jì)人員的關(guān)注點(diǎn)不同，因此可能出現(xiàn)前端設(shè)計(jì)得到的rtl代碼的布局方案無法滿足后端設(shè)計(jì)的物理層面約束的情況，當(dāng)每次出現(xiàn)此類情況時(shí)，都需要后端設(shè)計(jì)人員與前端設(shè)計(jì)人員進(jìn)行溝通協(xié)同，極大增加了前后端設(shè)計(jì)協(xié)同的溝通成本，從而導(dǎo)致芯片設(shè)計(jì)的整體效率較低，因此，如何提高芯片前后端設(shè)計(jì)協(xié)同的便利性，進(jìn)而提高芯片設(shè)計(jì)的整體效率成為了亟待解決的問題。

技術(shù)實(shí)現(xiàn)思路

1、針對上述技術(shù)問題，本發(fā)明采用的技術(shù)方案為：

2、一種用于前后端設(shè)計(jì)協(xié)同的芯片布局系統(tǒng)，所述系統(tǒng)包括：處理器和存儲有計(jì)算機(jī)程序的存儲器，當(dāng)所述計(jì)算機(jī)程序被處理器執(zhí)行時(shí)，實(shí)現(xiàn)以下步驟：

3、s101，提取初始代碼信息中各個(gè)模塊分別對應(yīng)的類型信息、連接信息、第一尺寸信息和標(biāo)識信息，所述類型信息包括主模塊類型、子模塊類型和虛擬模塊類型，所述連接信息包括對應(yīng)模塊與其他模塊和引腳之間的連接關(guān)系，所述標(biāo)識信息用于表示對應(yīng)模塊所屬的主模塊，所述第一尺寸信息用于表示對應(yīng)模塊的物理尺寸。

4、s102，根據(jù)所有模塊分別對應(yīng)的類型信息、連接信息、第一尺寸信息和標(biāo)識信息，形成拓?fù)湫畔ⅰ?/p>

5、s103，獲取后端設(shè)計(jì)的基礎(chǔ)參數(shù)信息，所述基礎(chǔ)參數(shù)信息包括芯片對應(yīng)的第二尺寸信息和引腳位置信息。

6、s104，初始化迭代次數(shù)為一。

7、s105，根據(jù)所述拓?fù)湫畔⒑退龌A(chǔ)參數(shù)信息，使用預(yù)訓(xùn)練好的生成模型生成第一布局圖像。

8、s106，將所述第一布局圖像輸入訓(xùn)練好的判別模型中，得到判別結(jié)果，若所述判別結(jié)果為不通過，則將所述迭代次數(shù)增加一，返回執(zhí)行步驟s104，直至所述判別結(jié)果為通過或者所述迭代次數(shù)大于預(yù)設(shè)的次數(shù)閾值，得到布局結(jié)果，其中，當(dāng)所述判別結(jié)果為通過時(shí)，以對應(yīng)第一布局圖像作為所述布局結(jié)果，當(dāng)所述迭代次數(shù)大于所述次數(shù)閾值時(shí)，以警告信息作為所述布局結(jié)果。

9、本發(fā)明與現(xiàn)有技術(shù)相比具有明顯的有益效果，借由上述技術(shù)方案，本發(fā)明提供的一種用于前后端設(shè)計(jì)協(xié)同的芯片布局系統(tǒng)可達(dá)到相當(dāng)?shù)募夹g(shù)進(jìn)步性及實(shí)用性，并具有產(chǎn)業(yè)上的廣泛利用價(jià)值，其至少具有以下有益效果：

10、本發(fā)明提供了一種用于前后端設(shè)計(jì)協(xié)同的芯片布局系統(tǒng)，所述系統(tǒng)包括：處理器和存儲有計(jì)算機(jī)程序的存儲器，當(dāng)所述計(jì)算機(jī)程序被處理器執(zhí)行時(shí)，實(shí)現(xiàn)以下步驟：提取初始代碼信息中各個(gè)模塊分別對應(yīng)的類型信息、連接信息、第一尺寸信息和標(biāo)識信息，根據(jù)所有模塊分別對應(yīng)的類型信息、連接信息、第一尺寸信息和標(biāo)識信息，形成拓?fù)湫畔?，獲取后端設(shè)計(jì)的基礎(chǔ)參數(shù)信息，初始化迭代次數(shù)為一，根據(jù)所述拓?fù)湫畔⒑退龌A(chǔ)參數(shù)信息，使用預(yù)訓(xùn)練好的生成模型生成第一布局圖像，將所述第一布局圖像輸入訓(xùn)練好的判別模型中，得到判別結(jié)果，若所述判別結(jié)果為不通過，則將所述迭代次數(shù)增加一，返回執(zhí)行根據(jù)所述拓?fù)湫畔⒑退龌A(chǔ)參數(shù)信息，使用預(yù)訓(xùn)練好的生成模型生成第一布局圖像的步驟，直至所述判別結(jié)果為通過或者所述迭代次數(shù)大于預(yù)設(shè)的次數(shù)閾值，得到布局結(jié)果。

11、可知，從前端設(shè)計(jì)的初始代碼信息中提取出各個(gè)模塊的屬性信息形成拓?fù)湫畔?，以后端設(shè)計(jì)的物理約束作為基礎(chǔ)參數(shù)信息，根據(jù)拓?fù)湫畔⒑突A(chǔ)參數(shù)信息，通過生成模型和判別模型進(jìn)行芯片布局圖像的生成，在判別結(jié)果未通過時(shí)，及時(shí)生成警告信息通過前端設(shè)計(jì)人員進(jìn)行代碼調(diào)整，在判別結(jié)果通過時(shí)，為后端設(shè)計(jì)人員提供第一布局圖像作為布局參考，提高芯片前后端設(shè)計(jì)協(xié)同的便利性，從而提高芯片設(shè)計(jì)的整體效率。

技術(shù)特征：

1.一種用于前后端設(shè)計(jì)協(xié)同的芯片布局系統(tǒng)，其特征在于，所述系統(tǒng)包括：處理器和存儲有計(jì)算機(jī)程序的存儲器，當(dāng)所述計(jì)算機(jī)程序被處理器執(zhí)行時(shí)，實(shí)現(xiàn)以下步驟：

2.根據(jù)權(quán)利要求1所述的用于前后端設(shè)計(jì)協(xié)同的芯片布局系統(tǒng)，其特征在于，步驟s102包括以下步驟：

3.根據(jù)權(quán)利要求1所述的用于前后端設(shè)計(jì)協(xié)同的芯片布局系統(tǒng)，其特征在于，所述生成模型的預(yù)訓(xùn)練過程包括：

4.根據(jù)權(quán)利要求1所述的用于前后端設(shè)計(jì)協(xié)同的芯片布局系統(tǒng)，其特征在于，步驟s105包括以下步驟：

5.根據(jù)權(quán)利要求4所述的用于前后端設(shè)計(jì)協(xié)同的芯片布局系統(tǒng)，其特征在于，所述臨時(shí)圖像還包括各個(gè)引腳分別對應(yīng)的第二像素區(qū)域；

6.根據(jù)權(quán)利要求5所述的用于前后端設(shè)計(jì)協(xié)同的芯片布局系統(tǒng)，其特征在于，所述基礎(chǔ)參數(shù)信息還包括虛擬模塊位置信息；

7.根據(jù)權(quán)利要求1所述的用于前后端設(shè)計(jì)協(xié)同的芯片布局系統(tǒng)，其特征在于，所述判別模型的訓(xùn)練過程包括：

8.根據(jù)權(quán)利要求7所述的用于前后端設(shè)計(jì)協(xié)同的芯片布局系統(tǒng)，其特征在于，所述第一布局圖像包括目標(biāo)連接線，所述目標(biāo)連接線為兩個(gè)模塊之間或者模塊與引腳之間的連接線。

技術(shù)總結(jié)
本申請涉及芯片設(shè)計(jì)技術(shù)領(lǐng)域，特別是涉及一種用于前后端設(shè)計(jì)協(xié)同的芯片布局系統(tǒng)，系統(tǒng)包括：處理器和存儲有計(jì)算機(jī)程序的存儲器，當(dāng)計(jì)算機(jī)程序被處理器執(zhí)行時(shí)，實(shí)現(xiàn)以下步驟：從前端設(shè)計(jì)的初始代碼信息中提取出各個(gè)模塊的屬性信息形成拓?fù)湫畔?，以后端設(shè)計(jì)的物理約束作為基礎(chǔ)參數(shù)信息，根據(jù)拓?fù)湫畔⒑突A(chǔ)參數(shù)信息，通過生成模型和判別模型進(jìn)行芯片布局圖像的生成，在判別結(jié)果未通過時(shí)，及時(shí)生成警告信息通過前端設(shè)計(jì)人員進(jìn)行代碼調(diào)整，在判別結(jié)果通過時(shí)，為后端設(shè)計(jì)人員提供第一布局圖像作為布局參考，提高芯片前后端設(shè)計(jì)協(xié)同的便利性，從而提高芯片設(shè)計(jì)的整體效率。

技術(shù)研發(fā)人員：唐潤龍
受保護(hù)的技術(shù)使用者：沐曦集成電路（上海）有限公司
技術(shù)研發(fā)日：
技術(shù)公布日：2025/1/2