本發(fā)明涉及通信領(lǐng)域，尤其涉及雷達(dá)、音頻領(lǐng)域，具體是指一種實(shí)現(xiàn)信號(hào)升采樣率并保持滿(mǎn)功率輸出的系統(tǒng)、方法、裝置、處理器及其計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)。

背景技術(shù)：

1、信號(hào)升采樣率是指將信號(hào)的采樣率提高到更高的水平，以便進(jìn)行進(jìn)一步的處理或傳輸。升采樣率的方法有多種，如插值、重采樣、數(shù)字上變頻等。fpga是一種可編程的邏輯器件，可以實(shí)現(xiàn)各種數(shù)字信號(hào)處理功能，如濾波、調(diào)制、解調(diào)、編碼、解碼等。fpga具有并行處理能力、靈活性高、成本低、功耗低等優(yōu)點(diǎn)，適用于高速、高性能的信號(hào)處理應(yīng)用。信號(hào)的功率是指信號(hào)在單位時(shí)間內(nèi)傳輸?shù)哪芰?，通常用分?db)或分貝毫瓦(dbm)來(lái)表示。信號(hào)的功率與信號(hào)的幅度、頻率、相位等因素有關(guān)，也受到信道的噪聲、失真、衰減等影響。信號(hào)的功率是衡量信號(hào)質(zhì)量的重要指標(biāo)，也是信號(hào)處理的重要目標(biāo)。因此，信號(hào)升采樣率并保持滿(mǎn)功率輸出的fpga算法是一種在不降低信號(hào)質(zhì)量的前提下，提高信號(hào)采樣率和傳輸效率的技術(shù)，具有重要的研究?jī)r(jià)值和應(yīng)用前景。

技術(shù)實(shí)現(xiàn)思路

1、本發(fā)明的目的是克服了上述現(xiàn)有技術(shù)的缺點(diǎn)，提供了一種滿(mǎn)足信號(hào)采樣率高、傳輸效率高、適用范圍較為廣泛的實(shí)現(xiàn)信號(hào)升采樣率并保持滿(mǎn)功率輸出的系統(tǒng)、方法、裝置、處理器及其計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)。

2、為了實(shí)現(xiàn)上述目的，本發(fā)明的實(shí)現(xiàn)信號(hào)升采樣率并保持滿(mǎn)功率輸出的系統(tǒng)、方法、裝置、處理器及其計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)如下：

3、該實(shí)現(xiàn)信號(hào)升采樣率并保持滿(mǎn)功率輸出的系統(tǒng)，其主要特點(diǎn)是，所述的系統(tǒng)包括：

4、數(shù)據(jù)輸入單元，輸出端與數(shù)據(jù)存儲(chǔ)單元相連接，用于接收輸入的原始數(shù)據(jù)；

5、數(shù)據(jù)插值單元，與數(shù)據(jù)存儲(chǔ)單元相連接，用于使用可編程插值倍數(shù)的cic插值濾波器將輸入的原始數(shù)據(jù)進(jìn)行插值，根據(jù)不同帶寬不同采樣率的原始數(shù)據(jù)插值不同倍數(shù)；

6、數(shù)據(jù)功率調(diào)整單元，與數(shù)據(jù)存儲(chǔ)單元相連接，輸入端還與數(shù)據(jù)插值單元相連接，用于將插值之后的數(shù)據(jù)絕對(duì)值最大值計(jì)算出來(lái)，并利用線性計(jì)算將數(shù)據(jù)調(diào)整至滿(mǎn)量程；

7、數(shù)據(jù)存儲(chǔ)單元，輸出端與數(shù)據(jù)發(fā)送單元相連接，用于將輸入的原始數(shù)據(jù)、插值后的數(shù)據(jù)、調(diào)整過(guò)幅值的數(shù)據(jù)存儲(chǔ)進(jìn)ddr芯片中，并作為源持續(xù)發(fā)送數(shù)據(jù)到輸出端；

8、數(shù)據(jù)發(fā)送單元，用于將ddr芯片中的數(shù)據(jù)進(jìn)行并串。

9、較佳地，所述的數(shù)據(jù)發(fā)送單元將ddr芯片中的數(shù)據(jù)進(jìn)行并串，使傳遞到dac的數(shù)據(jù)的采樣率是ddr芯片傳輸?shù)綌?shù)據(jù)發(fā)送單元的工作時(shí)鐘的兩倍。

10、該利用上述系統(tǒng)實(shí)現(xiàn)信號(hào)升采樣率并保持滿(mǎn)功率輸出處理的方法，其主要特點(diǎn)是，所述的方法包括以下步驟：

11、(1)利用sdram協(xié)議將數(shù)據(jù)從上位機(jī)接收進(jìn)fpga芯片內(nèi)部，將信號(hào)通過(guò)使用異步fifo并控制ddr內(nèi)部讀寫(xiě)輸入ddr存儲(chǔ)芯片中；

12、(2)控制ddr內(nèi)部讀寫(xiě)，輸出存儲(chǔ)的數(shù)據(jù)，通過(guò)同步fifo輸入到插值濾波器中；

13、(3)使用可編程插值倍數(shù)的cic插值濾波器將原始輸入數(shù)據(jù)進(jìn)行插值；

14、(4)計(jì)算插值過(guò)后的整段數(shù)據(jù)的絕對(duì)值最大值，并將插值后的數(shù)據(jù)通過(guò)同步fifo，并控制ddr內(nèi)部讀寫(xiě)輸入ddr存儲(chǔ)芯片中；

15、(5)控制ddr內(nèi)部讀寫(xiě)，輸出存儲(chǔ)的數(shù)據(jù)，通過(guò)同步fifo輸入到功率調(diào)整模塊中；

16、(6)通過(guò)計(jì)算的數(shù)據(jù)絕對(duì)值最大值將數(shù)據(jù)進(jìn)行歸一化處理，計(jì)算并將數(shù)據(jù)整體幅值最大值調(diào)整至滿(mǎn)量程，占滿(mǎn)全部有效數(shù)字；

17、(7)將調(diào)整幅值過(guò)后的數(shù)據(jù)通過(guò)同步fifo，并控制ddr內(nèi)部讀寫(xiě)輸入ddr存儲(chǔ)芯片中；

18、(8)通過(guò)控制ddr內(nèi)部讀寫(xiě)，輸出存儲(chǔ)的數(shù)據(jù)，通過(guò)異步fifo輸入到數(shù)據(jù)發(fā)送單元中；

19、(9)通過(guò)oserdese2原語(yǔ)將數(shù)據(jù)進(jìn)行并行串行轉(zhuǎn)換，把數(shù)據(jù)發(fā)送給dac進(jìn)行數(shù)模轉(zhuǎn)換。

20、較佳地，所述的步驟(6)中計(jì)算并將數(shù)據(jù)整體幅值最大值調(diào)整至滿(mǎn)量程，具體為：

21、根據(jù)以下公式計(jì)算計(jì)算并將數(shù)據(jù)整體幅值最大值調(diào)整至滿(mǎn)量程：

22、datafina＝dataever×(datafull/dataabs_max)；

23、其中，datafina為最終調(diào)整后數(shù)據(jù)，dataever為每一個(gè)數(shù)據(jù)，datafull為滿(mǎn)量程數(shù)據(jù)最大值，dataabs_max為插值后數(shù)據(jù)最大值。

24、該用于實(shí)現(xiàn)信號(hào)升采樣率并保持滿(mǎn)功率輸出處理的裝置，其主要特點(diǎn)是，所述的裝置包括：

25、處理器，被配置成執(zhí)行計(jì)算機(jī)可執(zhí)行指令；

26、存儲(chǔ)器，存儲(chǔ)一個(gè)或多個(gè)計(jì)算機(jī)可執(zhí)行指令，所述的計(jì)算機(jī)可執(zhí)行指令被所述的處理器執(zhí)行時(shí)，實(shí)現(xiàn)上述的實(shí)現(xiàn)信號(hào)升采樣率并保持滿(mǎn)功率輸出處理的方法的各個(gè)步驟。

27、該用于實(shí)現(xiàn)信號(hào)升采樣率并保持滿(mǎn)功率輸出處理的處理器，其主要特點(diǎn)是，所述的處理器被配置成執(zhí)行計(jì)算機(jī)可執(zhí)行指令，所述的計(jì)算機(jī)可執(zhí)行指令被所述的處理器執(zhí)行時(shí)，實(shí)現(xiàn)上述的實(shí)現(xiàn)信號(hào)升采樣率并保持滿(mǎn)功率輸出處理的方法的各個(gè)步驟。

28、該計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)，其主要特點(diǎn)是，其上存儲(chǔ)有計(jì)算機(jī)程序，所述的計(jì)算機(jī)程序可被處理器執(zhí)行以實(shí)現(xiàn)上述的實(shí)現(xiàn)信號(hào)升采樣率并保持滿(mǎn)功率輸出處理的方法的各個(gè)步驟。

29、采用了本發(fā)明的實(shí)現(xiàn)信號(hào)升采樣率并保持滿(mǎn)功率輸出的系統(tǒng)、方法、裝置、處理器及其計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)，在原始數(shù)據(jù)的初始采樣率較小的情況下，通過(guò)使用濾波器卷積插值，使采樣率升高避免射頻端濾波器無(wú)法完全過(guò)濾導(dǎo)致出現(xiàn)鏡像；通過(guò)將上位機(jī)軟件上的插值環(huán)節(jié)移植到fpga芯片上，大大減少了上位機(jī)軟件運(yùn)行所占資源，并且提高了整個(gè)系統(tǒng)運(yùn)行速度；通過(guò)使用歸一化算法調(diào)整信號(hào)幅值，使數(shù)據(jù)插值后幅值可以滿(mǎn)量程輸出。通過(guò)使用oserdese2資源使輸出信號(hào)的采樣率上限大幅度提高。本發(fā)明通過(guò)對(duì)不同帶寬數(shù)據(jù)進(jìn)行不同插值倍數(shù)的插值處理，不僅減少了上位機(jī)軟件運(yùn)行所占資源，消除了射頻前端濾波器造成的鏡像，提高了信號(hào)的采樣率和帶寬上限，并且使信號(hào)可以滿(mǎn)量程輸出，明顯的提升了信號(hào)信噪比，從各個(gè)角度使信號(hào)發(fā)送機(jī)的性能得到提升，在不降低信號(hào)質(zhì)量的前提下，提高信號(hào)采樣率和傳輸效率的技術(shù)。

技術(shù)特征：

1.一種實(shí)現(xiàn)信號(hào)升采樣率并保持滿(mǎn)功率輸出的系統(tǒng)，其特征在于，所述的系統(tǒng)包括：

2.根據(jù)權(quán)利要求1所述的實(shí)現(xiàn)信號(hào)升采樣率并保持滿(mǎn)功率輸出的系統(tǒng)，其特征在于，所述的數(shù)據(jù)發(fā)送單元將ddr芯片中的數(shù)據(jù)進(jìn)行并串，使傳遞到dac的數(shù)據(jù)的采樣率是ddr芯片傳輸?shù)綌?shù)據(jù)發(fā)送單元的工作時(shí)鐘的兩倍。

3.一種基于權(quán)利要求1所述的系統(tǒng)實(shí)現(xiàn)信號(hào)升采樣率并保持滿(mǎn)功率輸出處理的方法，其特征在于，所述的方法包括以下步驟：

4.根據(jù)權(quán)利要求3所述的實(shí)現(xiàn)信號(hào)升采樣率并保持滿(mǎn)功率輸出處理的方法，其特征在于，所述的步驟(6)中計(jì)算并將數(shù)據(jù)整體幅值最大值調(diào)整至滿(mǎn)量程，具體為：

5.一種用于實(shí)現(xiàn)信號(hào)升采樣率并保持滿(mǎn)功率輸出處理的裝置，其特征在于，所述的裝置包括：

6.一種用于實(shí)現(xiàn)信號(hào)升采樣率并保持滿(mǎn)功率輸出處理的處理器，其特征在于，所述的處理器被配置成執(zhí)行計(jì)算機(jī)可執(zhí)行指令，所述的計(jì)算機(jī)可執(zhí)行指令被所述的處理器執(zhí)行時(shí)，實(shí)現(xiàn)權(quán)利要求3～4中任一項(xiàng)所述的實(shí)現(xiàn)信號(hào)升采樣率并保持滿(mǎn)功率輸出處理的方法的各個(gè)步驟。

7.一種計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)，其特征在于，其上存儲(chǔ)有計(jì)算機(jī)程序，所述的計(jì)算機(jī)程序可被處理器執(zhí)行以實(shí)現(xiàn)權(quán)利要求3～4中任一項(xiàng)所述的實(shí)現(xiàn)信號(hào)升采樣率并保持滿(mǎn)功率輸出處理的方法的各個(gè)步驟。

技術(shù)總結(jié)
本發(fā)明涉及一種實(shí)現(xiàn)信號(hào)升采樣率并保持滿(mǎn)功率輸出的系統(tǒng)，包括數(shù)據(jù)輸入單元，接收輸入的原始數(shù)據(jù)；數(shù)據(jù)插值單元，根據(jù)不同帶寬不同采樣率的原始數(shù)據(jù)插值不同倍數(shù)；數(shù)據(jù)功率調(diào)整單元，利用線性計(jì)算將數(shù)據(jù)調(diào)整至滿(mǎn)量程；數(shù)據(jù)存儲(chǔ)單元；數(shù)據(jù)發(fā)送單元，將DDR芯片中的數(shù)據(jù)進(jìn)行并串。本發(fā)明還涉及一種實(shí)現(xiàn)信號(hào)升采樣率并保持滿(mǎn)功率輸出處理的方法、裝置、處理器及其可讀存儲(chǔ)介質(zhì)。采用了本發(fā)明的實(shí)現(xiàn)信號(hào)升采樣率并保持滿(mǎn)功率輸出的系統(tǒng)、方法、裝置、處理器及其計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)，不僅減少了上位機(jī)軟件運(yùn)行所占資源，消除了射頻前端濾波器造成的鏡像，提高信號(hào)的采樣率和帶寬上限，使信號(hào)可以滿(mǎn)量程輸出，提升了信號(hào)信噪比，提高信號(hào)采樣率和傳輸效率的技術(shù)。

技術(shù)研發(fā)人員：陳宇航
受保護(hù)的技術(shù)使用者：創(chuàng)遠(yuǎn)信科（上海）技術(shù)股份有限公司
技術(shù)研發(fā)日：
技術(shù)公布日：2025/1/9