本申請(qǐng)為申請(qǐng)日為2013年12月27日、申請(qǐng)?zhí)枮?01310753090.7的發(fā)明名稱為“數(shù)據(jù)儲(chǔ)存裝置及其數(shù)據(jù)寫入方法”的申請(qǐng)案的分案申請(qǐng)。

本發(fā)明涉及數(shù)據(jù)儲(chǔ)存技術(shù)，特別是涉及一種數(shù)據(jù)儲(chǔ)存裝置及其數(shù)據(jù)寫入方法。

背景技術(shù)：

隨著半導(dǎo)體技術(shù)的進(jìn)步，存儲(chǔ)器的容量已大幅提升，其單價(jià)則相對(duì)降低。其中，快閃存儲(chǔ)器(flashmemory)因具有非易失性、省電、體積小與無機(jī)械結(jié)構(gòu)等的特性，特別適合使用于便攜式電子產(chǎn)品，因此近年來也發(fā)展出一種使用與非門(nand)快閃存儲(chǔ)器做為數(shù)據(jù)儲(chǔ)存媒介的固態(tài)儲(chǔ)存裝置(solidstatedisk,ssd)。固態(tài)儲(chǔ)存裝置的特別之處在于利用快閃存儲(chǔ)器的特性來取代傳統(tǒng)儲(chǔ)存裝置的機(jī)械結(jié)構(gòu)，藉由區(qū)塊寫入和擦除的方式進(jìn)行數(shù)據(jù)存取，因此可大幅提升儲(chǔ)存裝置的讀寫效率，與傳統(tǒng)的儲(chǔ)存裝置相較，具有低耗電、耐震、穩(wěn)定性高、耐低溫等優(yōu)點(diǎn)。

nand快閃存儲(chǔ)器可分為單層存儲(chǔ)單元(singlelevelcell,slc)nand快閃存儲(chǔ)器與多層存儲(chǔ)單元(multilevelcell,mlc)nand快閃存儲(chǔ)器。其中，slcnand快閃存儲(chǔ)器使用一組高低電壓以區(qū)分出兩種電荷值(包括0、1)，而mlcnand快閃存儲(chǔ)器則采用較高的電壓驅(qū)動(dòng)，并通過不同級(jí)別的電壓記錄兩位的信息(包括00、01、11、10)，因此mlcnand快閃存儲(chǔ)器數(shù)據(jù)記錄的密度會(huì)比slcnand快閃存儲(chǔ)器多一倍。

在slcnand快閃存儲(chǔ)器中，每次寫入數(shù)據(jù)至頁面時(shí)能對(duì)此頁面進(jìn)行多次的編程，因此在slcnand快閃存儲(chǔ)器中每次編程的數(shù)據(jù)量可小于一個(gè)頁面。然而，在mlcnand快閃存儲(chǔ)器中每次寫入數(shù)據(jù)至頁時(shí)僅能對(duì)此頁編程1次，因此在mlcnand型快閃存儲(chǔ)器中會(huì)以一個(gè)頁的數(shù)據(jù)量為單位進(jìn)行編程。

此外，mlcnand快閃存儲(chǔ)器包括多個(gè)實(shí)體區(qū)塊(block)，每個(gè)實(shí)體區(qū)塊又包括多個(gè)實(shí)體頁(page)。在mlc區(qū)塊中寫入數(shù)據(jù)需依照其頁面順序依序?qū)懭搿?個(gè)mlc實(shí)體頁可以寫入2個(gè)頁數(shù)據(jù)，其中寫入同一個(gè)mlc實(shí)體頁的這二個(gè)頁數(shù)據(jù)被稱為配對(duì)頁。假設(shè)在配對(duì)頁中的第一個(gè)頁數(shù)據(jù)寫入mlc實(shí)體頁后，而且在配對(duì)頁中的第二個(gè)頁數(shù)據(jù)尚未完成寫入前，mlc快閃存儲(chǔ)器發(fā)生了斷電事件(或其他不可預(yù)期的干擾事件)而中斷了所述第二個(gè)頁數(shù)據(jù)的寫入操作。在重新上電后，配對(duì)頁中的所述第二個(gè)頁數(shù)據(jù)會(huì)再一次被寫入所述mlc實(shí)體頁。然而，重復(fù)對(duì)所述mlc實(shí)體頁寫入所述第二個(gè)頁數(shù)據(jù)除了會(huì)使所述第二個(gè)頁數(shù)據(jù)發(fā)生數(shù)據(jù)錯(cuò)誤外，還會(huì)造成所述mlc實(shí)體頁中的所述第一個(gè)頁數(shù)據(jù)佚失。因此，傳統(tǒng)mlc快閃存儲(chǔ)器會(huì)因?yàn)榘l(fā)生斷電事件而可能造成數(shù)據(jù)錯(cuò)誤/佚失。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明提供一種數(shù)據(jù)儲(chǔ)存裝置及其數(shù)據(jù)寫入方法，可在寫入數(shù)據(jù)時(shí)避免因斷電或其他事件而造成數(shù)據(jù)錯(cuò)誤/佚失。

本發(fā)明的數(shù)據(jù)儲(chǔ)存裝置，包括非易失性存儲(chǔ)器單元以及控制單元。其中非易失性存儲(chǔ)器單元包括至少第一存儲(chǔ)器芯片及第二存儲(chǔ)器芯片，第一存儲(chǔ)器芯片包括至少第一存儲(chǔ)器區(qū)塊以及第二存儲(chǔ)器區(qū)塊，第二存儲(chǔ)器芯片包括至少第三存儲(chǔ)器區(qū)塊以及第四存儲(chǔ)器區(qū)塊?？刂茊卧罱臃且资源鎯?chǔ)器單元，其中控制單元將來自數(shù)據(jù)儲(chǔ)存裝置外部的主機(jī)的第一儲(chǔ)存數(shù)據(jù)和第二儲(chǔ)存數(shù)據(jù)并行地分別儲(chǔ)存至第一存儲(chǔ)器區(qū)塊及第三存儲(chǔ)器區(qū)塊，以及將第一儲(chǔ)存數(shù)據(jù)和第二儲(chǔ)存數(shù)據(jù)并行地分別復(fù)制至第二存儲(chǔ)器區(qū)塊及第四存儲(chǔ)器區(qū)塊，其中該第一儲(chǔ)存數(shù)據(jù)及該第二儲(chǔ)存數(shù)據(jù)包括一最低有效位頁數(shù)據(jù)與一最高有效位頁數(shù)據(jù)，而該最低有效位頁數(shù)據(jù)與該最高有效位頁數(shù)據(jù)互為配對(duì)頁；該控制單元還判斷該第一儲(chǔ)存數(shù)據(jù)及該第二儲(chǔ)存數(shù)據(jù)是否為該最低有效位頁數(shù)據(jù)；若該第一儲(chǔ)存數(shù)據(jù)及該第二儲(chǔ)存數(shù)據(jù)為該最低有效位頁數(shù)據(jù)，該控制單元將該第一儲(chǔ)存數(shù)據(jù)及該第二儲(chǔ)存數(shù)據(jù)并行地分別復(fù)制至該第二存儲(chǔ)器區(qū)塊及該第四存儲(chǔ)器區(qū)塊。

本發(fā)明的數(shù)據(jù)儲(chǔ)存裝置的數(shù)據(jù)寫入方法包括下列步驟。將來自數(shù)據(jù)儲(chǔ)存裝置外部的主機(jī)的第一儲(chǔ)存數(shù)據(jù)和第二儲(chǔ)存數(shù)據(jù)并行地分別儲(chǔ)存至第一存儲(chǔ)器區(qū)塊及第三存儲(chǔ)器區(qū)塊。將第一儲(chǔ)存數(shù)據(jù)和第二儲(chǔ)存數(shù)據(jù)并行地分別復(fù)制至第二存儲(chǔ)器區(qū)塊及第四存儲(chǔ)器區(qū)塊。其中該第一及該第二儲(chǔ)存數(shù)據(jù)包括一最低有效位頁數(shù)據(jù)或一最高有效位頁數(shù)據(jù)，而該最低有效位頁數(shù)據(jù)與該最高有效位頁數(shù)據(jù)互為配對(duì)頁，以及所述將該第一及第二儲(chǔ)存數(shù)據(jù)并行地分別復(fù)制至該第二及該第四存儲(chǔ)器區(qū)塊的步驟包括：判斷該第一及該第二儲(chǔ)存數(shù)據(jù)為該最低有效位頁數(shù)據(jù)；以及若該第一及該第二儲(chǔ)存數(shù)據(jù)為該最低有效位頁數(shù)據(jù)，將該第一及該第二儲(chǔ)存數(shù)據(jù)并行地分別復(fù)制至該第二及該第四存儲(chǔ)器區(qū)塊。

基于上述，藉由將來自主機(jī)的多筆儲(chǔ)存數(shù)據(jù)并行地儲(chǔ)存至不同的存儲(chǔ)器芯片(第一/第三存儲(chǔ)器區(qū)塊)，并將這些儲(chǔ)存數(shù)據(jù)于各個(gè)存儲(chǔ)器芯片內(nèi)并行地做復(fù)制(第二/第四存儲(chǔ)器區(qū)塊)，以達(dá)到避免數(shù)據(jù)寫入多層存儲(chǔ)單元快閃存儲(chǔ)器區(qū)塊時(shí)因斷電造成數(shù)據(jù)錯(cuò)誤/佚失的情形。籍由同時(shí)地存取多通道的數(shù)據(jù)儲(chǔ)存裝置中各存儲(chǔ)器芯片中性質(zhì)相同的存儲(chǔ)器區(qū)塊(slc區(qū)塊或mlc區(qū)塊)，以加快儲(chǔ)存數(shù)據(jù)的儲(chǔ)存速度。

為使本發(fā)明的上述特征和優(yōu)點(diǎn)能更明顯易懂，下文特舉實(shí)施例，并結(jié)合附圖詳細(xì)說明如下。

附圖說明

圖1～圖5示出了本發(fā)明實(shí)施例的數(shù)據(jù)儲(chǔ)存裝置的示意圖。

圖6～圖9示出了本發(fā)明實(shí)施例的數(shù)據(jù)儲(chǔ)存裝置的數(shù)據(jù)寫入方法的步驟示意圖。

附圖符號(hào)說明

100：數(shù)據(jù)儲(chǔ)存裝置

102：非易失性存儲(chǔ)器單元

104：控制單元

d1～dn：存儲(chǔ)器芯片

b1～b2n：存儲(chǔ)器區(qū)塊

slc：?jiǎn)螌哟鎯?chǔ)單元快閃存儲(chǔ)器區(qū)塊

mlc：多層存儲(chǔ)單元快閃存儲(chǔ)器區(qū)塊

a1～a4：地址區(qū)段

a～h、a'～d'：頁數(shù)據(jù)

s602～s604、s702～s706、s802～s810、s902～s910：數(shù)據(jù)寫入

具體實(shí)施方式

〔第一實(shí)施例〕

圖1示出了本發(fā)明一實(shí)施例的數(shù)據(jù)儲(chǔ)存裝置的示意圖。請(qǐng)參照?qǐng)D1，數(shù)據(jù)儲(chǔ)存裝置100包括非易失性存儲(chǔ)器單元102與控制單元104，非易失性存儲(chǔ)器單元102耦接控制單元104。如圖1所示，非易失性存儲(chǔ)器單元102可例如包括多個(gè)存儲(chǔ)器芯片d1～dn，其中n為正整數(shù)。控制單元104可以對(duì)存儲(chǔ)器芯片d1～dn進(jìn)行多通道(multi-channel)存取。各個(gè)存儲(chǔ)器芯片d1～dn中的第一存儲(chǔ)器芯片d1包括但不限于第一存儲(chǔ)器區(qū)塊b1與第二存儲(chǔ)器區(qū)塊b2，第二存儲(chǔ)器芯片d2包括第三存儲(chǔ)器區(qū)塊b3與第四存儲(chǔ)器區(qū)塊b4……，第n存儲(chǔ)器芯片dn包括第(2n-1)存儲(chǔ)器區(qū)塊b(2n-1)與第2n存儲(chǔ)器區(qū)塊b2n。以下以非易失性存儲(chǔ)器單元102包括2個(gè)存儲(chǔ)器芯片d1和d2來說明，但本發(fā)明不限于此?？刂茊卧?04可先將來自該數(shù)據(jù)儲(chǔ)存裝置100外部的主機(jī)(未繪示)的第一儲(chǔ)存數(shù)據(jù)和第二儲(chǔ)存數(shù)據(jù)分別儲(chǔ)存至第一存儲(chǔ)器區(qū)塊b1及第三存儲(chǔ)器區(qū)塊b3，然后再將第一儲(chǔ)存數(shù)據(jù)和該第二儲(chǔ)存數(shù)據(jù)分別復(fù)制至第二存儲(chǔ)器區(qū)塊b2及該第四存儲(chǔ)器區(qū)塊b4。第一和第二儲(chǔ)存數(shù)據(jù)的存儲(chǔ)和復(fù)制操作可并行地在第一和第二存儲(chǔ)器芯片d1和d2中進(jìn)行，也可按照主機(jī)發(fā)送第一和第二儲(chǔ)存數(shù)據(jù)的順序依序地在第一和第二存儲(chǔ)器芯片d1和d2中進(jìn)行。藉由重復(fù)寫入儲(chǔ)存數(shù)據(jù)至非易失性存儲(chǔ)器單元102的各存儲(chǔ)器芯片的不同性質(zhì)的存儲(chǔ)器區(qū)塊，即可避免儲(chǔ)存數(shù)據(jù)寫入時(shí)發(fā)生斷電而造成數(shù)據(jù)錯(cuò)誤/佚失的情形。

詳細(xì)來說，在本實(shí)施例中，第一存儲(chǔ)器區(qū)塊b1、第三存儲(chǔ)器區(qū)塊b3…第(2n-1)存儲(chǔ)器區(qū)塊b(2n-1)均為單層存儲(chǔ)單元(singlelevelcell,slc)快閃存儲(chǔ)器區(qū)塊，第二存儲(chǔ)器區(qū)塊b2、第四存儲(chǔ)器區(qū)塊b4…第2n存儲(chǔ)器區(qū)塊b2n均為多層存儲(chǔ)單元(multi-levelcell,mlc)快閃存儲(chǔ)器區(qū)塊?？刂茊卧?04于接收到主機(jī)的多筆儲(chǔ)存數(shù)據(jù)(例如前述的第一及第二儲(chǔ)存數(shù)據(jù))后，可先將多筆儲(chǔ)存數(shù)據(jù)儲(chǔ)存至各存儲(chǔ)器芯片的單層存儲(chǔ)單元快閃存儲(chǔ)器區(qū)塊中(亦即第一存儲(chǔ)器區(qū)塊b1、第三存儲(chǔ)器區(qū)塊b3…第(2n-1)存儲(chǔ)器區(qū)塊b(2n-1))，然后再將這些多筆儲(chǔ)存數(shù)據(jù)復(fù)制至多層存儲(chǔ)單元快閃存儲(chǔ)器區(qū)塊中(亦即第二存儲(chǔ)器區(qū)塊b2、第四存儲(chǔ)器區(qū)塊b4…第2n存儲(chǔ)器區(qū)塊b2n)。此多筆儲(chǔ)存數(shù)據(jù)的存儲(chǔ)和復(fù)制操作可并行地在各個(gè)存儲(chǔ)器芯片中進(jìn)行，也可按照主機(jī)發(fā)送這些儲(chǔ)存數(shù)據(jù)的順序依序地在各個(gè)存儲(chǔ)器芯片中進(jìn)行。在一實(shí)施例中，如圖1所示，控制單元104可在將第一儲(chǔ)存數(shù)據(jù)和該第二儲(chǔ)存數(shù)據(jù)分別儲(chǔ)存至第一存儲(chǔ)器區(qū)塊b1的第一地址區(qū)段a1及第三存儲(chǔ)器區(qū)塊b3的第二地址區(qū)段a2后，再將來自該主機(jī)的一第三儲(chǔ)存數(shù)據(jù)和一第四儲(chǔ)存數(shù)據(jù)分別儲(chǔ)存至該第一存儲(chǔ)器區(qū)塊b1的第三地址區(qū)段a3及第三存儲(chǔ)器區(qū)塊b3的第四地址區(qū)段a4，之后控制單元104再將位于第一地址區(qū)段a1的第一儲(chǔ)存數(shù)據(jù)與位于第三地址區(qū)段a3的第三儲(chǔ)存數(shù)據(jù)復(fù)制至第二存儲(chǔ)器區(qū)塊b2中，同時(shí)控制單元104也將位于第二地址區(qū)段a2的第二儲(chǔ)存數(shù)據(jù)與位于第四地址區(qū)段a4的第四儲(chǔ)存數(shù)據(jù)復(fù)制至第四存儲(chǔ)器區(qū)塊b4中。在本實(shí)施例中，前述「復(fù)制」操作可于當(dāng)前被存取的slc存儲(chǔ)器區(qū)塊(亦即第一存儲(chǔ)器區(qū)塊b1、第三存儲(chǔ)器區(qū)塊b3…第(2n-1)存儲(chǔ)器區(qū)塊b(2n-1))被寫入固定數(shù)據(jù)量(如述的2個(gè)地址區(qū)段的數(shù)據(jù)量)后進(jìn)行，在其它實(shí)施例中，「復(fù)制」操作也可于當(dāng)前被存取的slc存儲(chǔ)器區(qū)塊寫滿或者一定數(shù)量的slc存儲(chǔ)器區(qū)塊被寫滿后進(jìn)行。前述「復(fù)制」操作可以是數(shù)據(jù)的合并(merge)操作。

在本實(shí)施例中，多筆儲(chǔ)存數(shù)據(jù)先寫入各存儲(chǔ)器芯片的單層存儲(chǔ)單元快閃存儲(chǔ)器區(qū)塊(如第一存儲(chǔ)器區(qū)塊b1和第三存儲(chǔ)器區(qū)塊b3)中，由于單層存儲(chǔ)單元快閃存儲(chǔ)器區(qū)塊的存取速度快于多層存儲(chǔ)單元快閃存儲(chǔ)器區(qū)塊，因此數(shù)據(jù)的寫入速度得以加快。同時(shí)，由于本發(fā)明籍由對(duì)多個(gè)存儲(chǔ)器芯片d1～dn進(jìn)行多通道(multi-channel)存取，進(jìn)一步加快了寫入速度。

圖2示出了本發(fā)明另一實(shí)施例的數(shù)據(jù)儲(chǔ)存裝置的示意圖，請(qǐng)參照?qǐng)D2。圖2示出圖1的數(shù)據(jù)儲(chǔ)存裝置100將儲(chǔ)存在各存儲(chǔ)器芯片d1～dn的各單層存儲(chǔ)單元快閃存儲(chǔ)器區(qū)塊中的儲(chǔ)存數(shù)據(jù)復(fù)制至多層存儲(chǔ)單元快閃存儲(chǔ)器區(qū)塊中的情形。同樣以非易失性存儲(chǔ)器單元102包括2個(gè)存儲(chǔ)器芯片d1和d2為例來說明，控制單元104于進(jìn)行「復(fù)制」操作時(shí)，將位于第一地址區(qū)段a1的第一儲(chǔ)存數(shù)據(jù)與位于第三地址區(qū)段a3的該第三儲(chǔ)存數(shù)據(jù)合并至第二存儲(chǔ)器區(qū)塊b2的第五地址區(qū)段a5中，同時(shí)控制單元104也將位于第二地址區(qū)段a2的第二儲(chǔ)存數(shù)據(jù)與位于第四地址區(qū)段a4的第四儲(chǔ)存數(shù)據(jù)合并至第四存儲(chǔ)器區(qū)塊b4的第六地址區(qū)段a6中。由于多層存儲(chǔ)單元快閃存儲(chǔ)器區(qū)塊(亦即第二存儲(chǔ)器區(qū)塊b2、第四存儲(chǔ)器區(qū)塊b4…第2n存儲(chǔ)器區(qū)塊b2n)可儲(chǔ)存的數(shù)據(jù)密度會(huì)比單層存儲(chǔ)單元快閃存儲(chǔ)器區(qū)塊(亦即第一存儲(chǔ)器區(qū)塊b1、第三存儲(chǔ)器區(qū)塊b3…第(2n-1)存儲(chǔ)器區(qū)塊b(2n-1))多一倍，因此第二存儲(chǔ)器區(qū)塊b2和第四存儲(chǔ)器區(qū)塊b4復(fù)制儲(chǔ)存數(shù)據(jù)所需使用到的頁數(shù)僅需第一存儲(chǔ)器區(qū)塊b1和第三存儲(chǔ)器區(qū)塊b3所使用的頁數(shù)的一半。

在位于第一地址區(qū)段a1與第三地址區(qū)段a3的儲(chǔ)存數(shù)據(jù)復(fù)制至第二存儲(chǔ)器區(qū)塊b2后，以及位于第二地址區(qū)段a2與第四地址區(qū)段a4的儲(chǔ)存數(shù)據(jù)復(fù)制至第四存儲(chǔ)器區(qū)塊b4后，位于第一地址區(qū)段a1與第三地址區(qū)段a3的儲(chǔ)存數(shù)據(jù)以及位于第二地址區(qū)段a2與第四地址區(qū)段a4的儲(chǔ)存數(shù)據(jù)成為無效(invalid)數(shù)據(jù)(如圖2所示的斜線部份)，控制單元104可擦除第一存儲(chǔ)器區(qū)塊b1中位于第一地址區(qū)段a1與第三地址區(qū)段a3的儲(chǔ)存數(shù)據(jù)以及第三存儲(chǔ)器區(qū)塊b3中位于第二地址區(qū)段a2與第四地址區(qū)段a4的儲(chǔ)存數(shù)據(jù)。在部分實(shí)施例中，亦可等到第一/三存儲(chǔ)器區(qū)塊b1/b3所儲(chǔ)存的數(shù)據(jù)達(dá)到預(yù)設(shè)數(shù)據(jù)量時(shí)才擦除第一/三存儲(chǔ)器區(qū)塊b1/b3中已被復(fù)制的數(shù)據(jù)。

值得注意的是，本實(shí)施例雖以多通道的方式同時(shí)對(duì)多個(gè)存儲(chǔ)器芯片進(jìn)行寫入動(dòng)作為例進(jìn)行說明，然在部分實(shí)施例中，非易失性存儲(chǔ)器單元102亦可僅包括一個(gè)存儲(chǔ)器芯片，此外，各個(gè)存儲(chǔ)器芯片亦不限于僅包括一個(gè)第一存儲(chǔ)器區(qū)塊b1與一個(gè)第二存儲(chǔ)器區(qū)塊b2。此外，上述第一地址區(qū)段a1與第二地址區(qū)段a2所儲(chǔ)存的數(shù)據(jù)量可依實(shí)際應(yīng)用情形設(shè)定，在部分實(shí)施例中第一地址區(qū)段a1與第二地址區(qū)段a2所儲(chǔ)存的數(shù)據(jù)量亦可對(duì)應(yīng)到多個(gè)slc存儲(chǔ)器區(qū)塊。

由于單層存儲(chǔ)單元快閃存儲(chǔ)器的物理特性，對(duì)單層存儲(chǔ)單元快閃存儲(chǔ)器區(qū)塊進(jìn)行寫入時(shí)并不會(huì)有因斷電而產(chǎn)生數(shù)據(jù)錯(cuò)誤/佚失的情形，因此藉由在存儲(chǔ)器芯片中劃分出少部分的存儲(chǔ)器做為單層存儲(chǔ)單元快閃存儲(chǔ)器區(qū)塊，并先將欲儲(chǔ)存至多層存儲(chǔ)單元快閃存儲(chǔ)器區(qū)塊的儲(chǔ)存數(shù)據(jù)先儲(chǔ)存至單層存儲(chǔ)單元快閃存儲(chǔ)器區(qū)塊中，然后再儲(chǔ)存至多層存儲(chǔ)單元快閃存儲(chǔ)器區(qū)塊，如此即使在對(duì)多層存儲(chǔ)單元快閃存儲(chǔ)器區(qū)塊進(jìn)行寫入時(shí)發(fā)生斷電的情形，復(fù)電后仍可自單層存儲(chǔ)單元快閃存儲(chǔ)器區(qū)塊中再取得未寫入完成的儲(chǔ)存數(shù)據(jù)，因此可避免儲(chǔ)存數(shù)據(jù)因斷電而發(fā)生數(shù)據(jù)錯(cuò)誤/佚失的情形。

〔第二實(shí)施例〕

圖3示出了本發(fā)明另一實(shí)施例的數(shù)據(jù)儲(chǔ)存裝置的示意圖，請(qǐng)參照?qǐng)D3。數(shù)據(jù)儲(chǔ)存裝置300與圖1的數(shù)據(jù)儲(chǔ)存裝置100相同標(biāo)號(hào)的元件的名稱與功能均相同，在此不再贅述。圖3與圖1實(shí)施例的不同之處在于，在本實(shí)施例中，假設(shè)第一存儲(chǔ)器區(qū)塊b1、第三存儲(chǔ)器區(qū)塊b3…第(2n-1)存儲(chǔ)器區(qū)塊b(2n-1)均為多層存儲(chǔ)單元快閃存儲(chǔ)器區(qū)塊，第二存儲(chǔ)器區(qū)塊b2、第四存儲(chǔ)器區(qū)塊b4…第2n存儲(chǔ)器區(qū)塊b2n均為單層存儲(chǔ)單元快閃存儲(chǔ)器區(qū)塊。如前所述，多層存儲(chǔ)單元快閃存儲(chǔ)器區(qū)塊中的數(shù)據(jù)是以配對(duì)頁(pairedpages)的形式儲(chǔ)存，即一最低有效位(leastsignificantbit,lsb)頁數(shù)據(jù)會(huì)與一最高有效位(mostsignificantbit,msb)頁數(shù)據(jù)對(duì)應(yīng)儲(chǔ)存。上述的多筆儲(chǔ)存數(shù)據(jù)(以下以前述的第一及第二儲(chǔ)存數(shù)據(jù)為例說明)可能是lsb頁數(shù)據(jù)也可能是msb頁數(shù)據(jù)。控制單元104接收到主機(jī)的第一及第二儲(chǔ)存數(shù)據(jù)后將判斷寫入非易失性存儲(chǔ)器單元102的第一及第二儲(chǔ)存數(shù)據(jù)是否為lsb頁數(shù)據(jù)，若第一及第二儲(chǔ)存數(shù)據(jù)為lsb頁數(shù)據(jù)，控制單元104并行地將各lsb頁數(shù)據(jù)的儲(chǔ)存數(shù)據(jù)分別寫入不同的存儲(chǔ)器芯片(如d1和d2)的多層存儲(chǔ)單元快閃存儲(chǔ)器區(qū)塊(亦即第一存儲(chǔ)器區(qū)塊b1和第三存儲(chǔ)器區(qū)塊b3)中，并且將各lsb頁數(shù)據(jù)分別復(fù)制至存儲(chǔ)器芯片d1和d2的單層存儲(chǔ)單元快閃存儲(chǔ)器區(qū)塊(亦即第二存儲(chǔ)器區(qū)塊b2和第四存儲(chǔ)器區(qū)塊b4)中。相反地，若第一及第二儲(chǔ)存數(shù)據(jù)為msb頁數(shù)據(jù)，則控制單元104并行地將各msb頁數(shù)據(jù)的儲(chǔ)存數(shù)據(jù)分別寫入不同的存儲(chǔ)器芯片(如d1和d2)中而不進(jìn)行復(fù)制的動(dòng)作。

舉例來說，圖4示出了本發(fā)明另一實(shí)施例的數(shù)據(jù)儲(chǔ)存裝置的示意圖。假設(shè)在圖3實(shí)施例中有4個(gè)存儲(chǔ)器芯片(亦即n＝4)，主機(jī)先依序發(fā)送lsb頁數(shù)據(jù)的儲(chǔ)存數(shù)據(jù)，包括頁數(shù)據(jù)a～d，后來主機(jī)又依序發(fā)送與頁數(shù)據(jù)a～d配對(duì)的msb頁數(shù)據(jù)，包括頁數(shù)據(jù)e～h。此外在本實(shí)施例中頁數(shù)據(jù)a'、b'、c'、d'為頁數(shù)據(jù)a、b、c、d的復(fù)制數(shù)據(jù)，控制單元104可先并行地將頁數(shù)據(jù)a、b、c、d儲(chǔ)存至各存儲(chǔ)器芯片d1～d4的多層存儲(chǔ)單元快閃存儲(chǔ)器區(qū)塊(亦即存儲(chǔ)器區(qū)塊b1、b3、b5和b7)中，當(dāng)控制單元104判斷出儲(chǔ)存數(shù)據(jù)為lsb頁數(shù)據(jù)(亦即頁數(shù)據(jù)a～d)時(shí)，隨即還將頁數(shù)據(jù)a'、b'、c'、d'復(fù)制至各存儲(chǔ)器芯片d1～d4的單層存儲(chǔ)單元快閃存儲(chǔ)器區(qū)塊(亦即存儲(chǔ)器區(qū)塊b2、b4、b6和b8)中，即是說，當(dāng)判斷到一儲(chǔ)存數(shù)據(jù)為lsb頁數(shù)據(jù)時(shí)，控制單元104會(huì)將該儲(chǔ)存數(shù)據(jù)在mlc區(qū)域和slc區(qū)域各寫一次以做備份。隨后當(dāng)主機(jī)依序發(fā)送與頁數(shù)據(jù)a～d配對(duì)的msb頁數(shù)據(jù)e～h時(shí)，控制單元104判斷出儲(chǔ)存數(shù)據(jù)為msb頁數(shù)據(jù)(亦即頁數(shù)據(jù)e～h)，則控制單元104分別將msb頁數(shù)據(jù)的頁數(shù)據(jù)e～h分別儲(chǔ)存至具有與頁數(shù)據(jù)e～h配對(duì)的頁數(shù)據(jù)(亦即頁數(shù)據(jù)a～d)的各存儲(chǔ)器芯片中，其中頁數(shù)據(jù)e～h為儲(chǔ)存至多層存儲(chǔ)單元快閃存儲(chǔ)器區(qū)塊(亦即存儲(chǔ)器區(qū)塊b1、b3、b5和b7)中。此外，當(dāng)與單層存儲(chǔ)單元快閃存儲(chǔ)器區(qū)塊(亦即存儲(chǔ)器區(qū)塊b2、b4、b6和b8)中的lsb頁數(shù)據(jù)配對(duì)的msb頁數(shù)據(jù)(頁數(shù)據(jù)e～h)都被儲(chǔ)存至多層存儲(chǔ)單元快閃存儲(chǔ)器區(qū)塊(亦即存儲(chǔ)器區(qū)塊b1、b3、b5和b7)中之后，單層存儲(chǔ)單元快閃存儲(chǔ)器區(qū)塊中的數(shù)據(jù)(頁數(shù)據(jù)a'～d')即成為無效(invalid)數(shù)據(jù)而可以擦除。在某些實(shí)施例中，控制單元104還每隔一預(yù)設(shè)時(shí)間擦除各存儲(chǔ)器芯片的單層存儲(chǔ)單元快閃存儲(chǔ)器區(qū)塊(亦即存儲(chǔ)器區(qū)塊b2、b4、b6和b8)中的無效數(shù)據(jù)，或當(dāng)存儲(chǔ)器芯片的單層存儲(chǔ)單元快閃存儲(chǔ)器區(qū)塊中的數(shù)據(jù)達(dá)到預(yù)設(shè)數(shù)據(jù)量時(shí)再擦除。

如此藉由將lsb頁數(shù)據(jù)的儲(chǔ)存數(shù)據(jù)復(fù)制至單層存儲(chǔ)單元快閃存儲(chǔ)器區(qū)塊中，利用單層存儲(chǔ)單元快閃存儲(chǔ)器區(qū)塊的寫入不受斷電影響而產(chǎn)生寫入數(shù)據(jù)錯(cuò)誤/佚失的特性，即可避免儲(chǔ)存數(shù)據(jù)因斷電而發(fā)生數(shù)據(jù)錯(cuò)誤/佚失的情形。且由于單層存儲(chǔ)單元快閃存儲(chǔ)器區(qū)塊的寫入速度較多層存儲(chǔ)單元快閃存儲(chǔ)器區(qū)塊的寫入速度快，本實(shí)施例藉由先同時(shí)寫入lsb頁數(shù)據(jù)的儲(chǔ)存數(shù)據(jù)至多層存儲(chǔ)單元快閃存儲(chǔ)器區(qū)塊，然后再同時(shí)備份lsb頁數(shù)據(jù)的儲(chǔ)存數(shù)據(jù)至單層存儲(chǔ)單元快閃存儲(chǔ)器區(qū)塊。如此可避免同時(shí)對(duì)多層存儲(chǔ)單元快閃存儲(chǔ)器區(qū)塊與單層存儲(chǔ)單元快閃存儲(chǔ)器區(qū)塊進(jìn)行寫入，而使單層存儲(chǔ)單元快閃存儲(chǔ)器區(qū)塊的存儲(chǔ)器芯片須等待多層存儲(chǔ)單元快閃存儲(chǔ)器區(qū)塊的存儲(chǔ)器芯片完成寫入后才能進(jìn)行下一次的寫入動(dòng)作的情形發(fā)生，因而可提高儲(chǔ)存數(shù)據(jù)的儲(chǔ)存速度。

〔第三實(shí)施例〕

請(qǐng)參照?qǐng)D5，本實(shí)施例假設(shè)第一和第三存儲(chǔ)器區(qū)塊b1和b3為單層存儲(chǔ)單元快閃存儲(chǔ)器區(qū)塊，第二和第四存儲(chǔ)器區(qū)塊b2和b4為多層存儲(chǔ)單元快閃存儲(chǔ)器區(qū)塊，且儲(chǔ)存數(shù)據(jù)亦包括lsb頁數(shù)據(jù)與msb頁數(shù)據(jù)，lsb頁數(shù)據(jù)與msb頁數(shù)據(jù)構(gòu)成配對(duì)頁儲(chǔ)存于多層存儲(chǔ)單元快閃存儲(chǔ)器區(qū)塊區(qū)域。控制單元104先將第一及第二儲(chǔ)存數(shù)據(jù)并行地分別儲(chǔ)存至各存儲(chǔ)器芯片的單層存儲(chǔ)單元快閃存儲(chǔ)器區(qū)塊(如第一及第三存儲(chǔ)器區(qū)塊b1、b3)中，本實(shí)施例與第二實(shí)施例的不同之處在于，在本實(shí)施例中，控制單元104在判斷寫入非易失性存儲(chǔ)器單元102的第一及第二儲(chǔ)存數(shù)據(jù)為lsb頁數(shù)據(jù)，且控制單元104又判斷出隨后來自主機(jī)的第三及第四儲(chǔ)存數(shù)據(jù)為與lsb頁數(shù)據(jù)(第一及第二儲(chǔ)存數(shù)據(jù))配對(duì)的msb頁數(shù)據(jù)時(shí)，控制單元104首先將原先儲(chǔ)存在各存儲(chǔ)器芯片的單層存儲(chǔ)單元快閃存儲(chǔ)器區(qū)塊(如第一及第三存儲(chǔ)器區(qū)塊b1、b3)中對(duì)應(yīng)該msb頁數(shù)據(jù)的lsb頁數(shù)據(jù)復(fù)制至多層存儲(chǔ)單元快閃存儲(chǔ)器區(qū)塊(如第二及第四存儲(chǔ)器區(qū)塊b2、b4)，再將msb頁數(shù)據(jù)(第三及第四儲(chǔ)存數(shù)據(jù))也儲(chǔ)存至多層存儲(chǔ)單元快閃存儲(chǔ)器區(qū)塊(如第二及第四存儲(chǔ)器區(qū)塊b2、b4)中。此外，當(dāng)單層存儲(chǔ)單元快閃存儲(chǔ)器區(qū)塊(如第一及第三存儲(chǔ)器區(qū)塊b1、b3)中的數(shù)據(jù)都被復(fù)制到多層存儲(chǔ)單元快閃存儲(chǔ)器區(qū)塊(如第二及第四存儲(chǔ)器區(qū)塊b2、b4)中之后，單層存儲(chǔ)單元快閃存儲(chǔ)器區(qū)塊中的數(shù)據(jù)即成為無效(invalid)數(shù)據(jù)而可以擦除。在某些實(shí)施例中，控制單元104還每隔一預(yù)設(shè)時(shí)間擦除各存儲(chǔ)器芯片的單層存儲(chǔ)單元快閃存儲(chǔ)器區(qū)塊(如第一及第三存儲(chǔ)器區(qū)塊b1、b3)中的無效數(shù)據(jù)，或當(dāng)存儲(chǔ)器芯片的單層存儲(chǔ)單元快閃存儲(chǔ)器區(qū)塊中的數(shù)據(jù)達(dá)到預(yù)設(shè)數(shù)據(jù)量時(shí)再擦除，以確保單層存儲(chǔ)單元快閃存儲(chǔ)器區(qū)塊有足夠的空間進(jìn)行儲(chǔ)存數(shù)據(jù)的備份。

舉例來說，圖5示出了本發(fā)明另一實(shí)施例的數(shù)據(jù)儲(chǔ)存裝置的示意圖。假設(shè)在圖5實(shí)施例中有4個(gè)存儲(chǔ)器芯片(亦即n＝4)，主機(jī)先依序發(fā)送lsb頁數(shù)據(jù)的儲(chǔ)存數(shù)據(jù)，包括頁數(shù)據(jù)a～d，后來主機(jī)又依序發(fā)送與頁數(shù)據(jù)a～d配對(duì)的msb頁數(shù)據(jù)為頁數(shù)據(jù)e～h。在本實(shí)施例中頁數(shù)據(jù)a'、b'、c'、d'為頁數(shù)據(jù)a、b、c、d的復(fù)制數(shù)據(jù)，控制單元104可先并行地將頁數(shù)據(jù)a、b、c、d儲(chǔ)存至各存儲(chǔ)器芯片d1～d4的單層存儲(chǔ)單元快閃存儲(chǔ)器區(qū)塊(亦即存儲(chǔ)器區(qū)塊b1、b3、b5和b7)中。圖5的實(shí)施例與圖4的不同之處在于，控制單元104先將lsb頁數(shù)據(jù)儲(chǔ)存于單層而非多層存儲(chǔ)單元快閃存儲(chǔ)器區(qū)塊，且并不會(huì)隨即復(fù)制頁數(shù)據(jù)a'、b'、c'、d'，而是隨后當(dāng)主機(jī)依序發(fā)送與頁數(shù)據(jù)a～d配對(duì)的msb頁數(shù)據(jù)e～h時(shí)才做復(fù)制，即當(dāng)控制單元104判斷出儲(chǔ)存數(shù)據(jù)為與lsb頁數(shù)據(jù)配對(duì)的msb頁數(shù)據(jù)后，控制單元104可先將lsb頁數(shù)據(jù)a'、b'、c'、d'并行地分別寫入存儲(chǔ)器芯片d1～d4的多層存儲(chǔ)單元快閃存儲(chǔ)器區(qū)塊(亦即存儲(chǔ)器區(qū)塊b2、b4、b6和b8)中，然后再將msb頁數(shù)據(jù)e、f、g、h也并行地分別存儲(chǔ)至具有與頁數(shù)據(jù)e～h配對(duì)的頁數(shù)據(jù)(亦即頁數(shù)據(jù)a～d)的存儲(chǔ)器芯片中，即各存儲(chǔ)器芯片d1～d4的多層存儲(chǔ)單元快閃存儲(chǔ)器區(qū)塊(亦即存儲(chǔ)器區(qū)塊b2、b4、b6和b8)中。

如此藉由并行地將各lsb頁數(shù)據(jù)的儲(chǔ)存數(shù)據(jù)先儲(chǔ)存至單層存儲(chǔ)單元快閃存儲(chǔ)器區(qū)塊中，利用單層存儲(chǔ)單元快閃存儲(chǔ)器區(qū)塊的寫入不受斷電影響而產(chǎn)生寫入數(shù)據(jù)錯(cuò)誤/佚失的特性，即可避免儲(chǔ)存數(shù)據(jù)因斷電而發(fā)生數(shù)據(jù)錯(cuò)誤/佚失的情形。而只有在寫入lsb頁數(shù)據(jù)對(duì)應(yīng)的msb頁數(shù)據(jù)時(shí)，才會(huì)將原本儲(chǔ)存在單層存儲(chǔ)單元快閃存儲(chǔ)器區(qū)塊中的lsb頁數(shù)據(jù)復(fù)制到多層存儲(chǔ)單元快閃存儲(chǔ)器區(qū)塊中，隨后再儲(chǔ)存對(duì)應(yīng)的msb頁數(shù)據(jù)，由于lsb頁數(shù)據(jù)因斷電而發(fā)生數(shù)據(jù)錯(cuò)誤/佚失的情形只會(huì)出現(xiàn)在寫入與之配對(duì)的msb頁數(shù)據(jù)時(shí)，因此若不寫入配對(duì)的msb頁數(shù)據(jù)，則無需將lsb頁數(shù)據(jù)復(fù)制至多層存儲(chǔ)單元快閃存儲(chǔ)器區(qū)塊，本實(shí)施例籍由將其保留在單層存儲(chǔ)單元快閃存儲(chǔ)器區(qū)塊中，可進(jìn)一步節(jié)省儲(chǔ)存空間并減少存取次數(shù)。

〔第四實(shí)施例〕

圖6示出了本發(fā)明一實(shí)施例的數(shù)據(jù)儲(chǔ)存裝置的數(shù)據(jù)寫入方法的步驟示意圖，請(qǐng)參照?qǐng)D6。歸納上述數(shù)據(jù)儲(chǔ)存裝置的數(shù)據(jù)寫入方法可包括下列步驟。首先，將來自數(shù)據(jù)儲(chǔ)存裝置外部的主機(jī)的第一儲(chǔ)存數(shù)據(jù)和第二儲(chǔ)存數(shù)據(jù)并行地分別儲(chǔ)存至非易失性存儲(chǔ)器單元中的第一存儲(chǔ)器區(qū)塊及第三存儲(chǔ)器區(qū)塊(步驟s602)。接著，將第一儲(chǔ)存數(shù)據(jù)和該第二儲(chǔ)存數(shù)據(jù)分別復(fù)制至非易失性存儲(chǔ)器單元中的第二存儲(chǔ)器區(qū)塊及該第四存儲(chǔ)器區(qū)塊(步驟s604)。其中第一存儲(chǔ)器區(qū)塊與第二存儲(chǔ)器區(qū)塊同屬于第一存儲(chǔ)器芯片，第三存儲(chǔ)器區(qū)塊與第四存儲(chǔ)器區(qū)塊同屬于第二存儲(chǔ)器芯片。如此藉由重復(fù)寫入儲(chǔ)存數(shù)據(jù)至非易失性存儲(chǔ)器單元的各存儲(chǔ)器芯片的不同性質(zhì)的存儲(chǔ)器區(qū)塊，即可避免儲(chǔ)存數(shù)據(jù)寫入時(shí)發(fā)生斷電而造成數(shù)據(jù)錯(cuò)誤/佚失的情形。

〔第五實(shí)施例〕

圖7示出了本發(fā)明另一實(shí)施例的數(shù)據(jù)儲(chǔ)存裝置的數(shù)據(jù)寫入方法的步驟示意圖，請(qǐng)參照?qǐng)D7。在本實(shí)施例中，上述的第一存儲(chǔ)器區(qū)塊及第三存儲(chǔ)器區(qū)塊可例如為單層存儲(chǔ)單元快閃存儲(chǔ)器區(qū)塊，而第二存儲(chǔ)器區(qū)塊及第四存儲(chǔ)器區(qū)塊可例如為多層存儲(chǔ)單元快閃存儲(chǔ)器區(qū)塊。詳細(xì)來說，上述第一及第二儲(chǔ)存數(shù)據(jù)分別復(fù)制至非易失性存儲(chǔ)器單元中的第二及第四存儲(chǔ)器區(qū)塊的步驟可如圖7所示，將來自主機(jī)的第三儲(chǔ)存數(shù)據(jù)和第四儲(chǔ)存數(shù)據(jù)并行地分別儲(chǔ)存至非易失性存儲(chǔ)器單元中的第一存儲(chǔ)器區(qū)塊及第三存儲(chǔ)器區(qū)塊(步驟s701)。判斷第一存儲(chǔ)器區(qū)塊中的第一地址區(qū)段與第三地址區(qū)段，以及第三存儲(chǔ)器區(qū)塊中的第二地址區(qū)段與第四地址區(qū)段是否被寫入數(shù)據(jù)(步驟s702)。若第一存儲(chǔ)器區(qū)塊中的第一地址區(qū)段與第二地址區(qū)段以及第三存儲(chǔ)器區(qū)塊中的第二地址區(qū)段與第四地址區(qū)段未皆被寫入數(shù)據(jù)，則回到步驟s701，繼續(xù)將儲(chǔ)存數(shù)據(jù)儲(chǔ)存至非易失性存儲(chǔ)器單元中的第一及第三存儲(chǔ)器區(qū)塊。而若第一存儲(chǔ)器區(qū)塊中的第一地址區(qū)段與第二地址區(qū)段及第三存儲(chǔ)器區(qū)塊中的第二地址區(qū)段與第四地址區(qū)段皆被寫入數(shù)據(jù)，將位于第一地址區(qū)段與第三地址區(qū)段的儲(chǔ)存數(shù)據(jù)復(fù)制至第二存儲(chǔ)器區(qū)塊，并將位于第二地址區(qū)段與第四地址區(qū)段的儲(chǔ)存數(shù)據(jù)復(fù)制至第四存儲(chǔ)器區(qū)塊(步驟s704)。然后，擦除第一存儲(chǔ)器區(qū)塊的第一地址區(qū)段與第二地址區(qū)段，并擦除第三存儲(chǔ)器區(qū)塊的第二地址區(qū)段與第四地址區(qū)段(步驟s706)，以確保非易失性存儲(chǔ)器單元中的第一及第三存儲(chǔ)器區(qū)塊有足夠的空間繼續(xù)寫入儲(chǔ)存數(shù)據(jù)。

〔第六實(shí)施例〕

圖8示出了本發(fā)明另一實(shí)施例的數(shù)據(jù)儲(chǔ)存裝置的數(shù)據(jù)寫入方法的步驟示意圖，請(qǐng)參照?qǐng)D8。在本實(shí)施例中上述的第一存儲(chǔ)器區(qū)塊及第三存儲(chǔ)器區(qū)塊可例如為多層存儲(chǔ)單元快閃存儲(chǔ)器區(qū)塊，而第二存儲(chǔ)器區(qū)塊及第四存儲(chǔ)器區(qū)塊可例如為單層存儲(chǔ)單元快閃存儲(chǔ)器區(qū)塊，且儲(chǔ)存數(shù)據(jù)包括lsb頁數(shù)據(jù)與msb頁數(shù)據(jù)，其中l(wèi)sb頁數(shù)據(jù)與msb頁數(shù)據(jù)為配對(duì)頁。在本實(shí)施例中，上述將第一及第二儲(chǔ)存數(shù)據(jù)并行地分別復(fù)制至非易失性存儲(chǔ)器單元中的第二及第四存儲(chǔ)器區(qū)塊的步驟可如圖8所示，其包括，判斷儲(chǔ)存至第一及第三存儲(chǔ)器區(qū)塊的第一及第二儲(chǔ)存數(shù)據(jù)是否為lsb頁數(shù)據(jù)(步驟s802)。若儲(chǔ)存數(shù)據(jù)為lsb頁數(shù)據(jù)，將lsb頁數(shù)據(jù)(即第一及第二儲(chǔ)存數(shù)據(jù))分別復(fù)制至第二及第四存儲(chǔ)器區(qū)塊(步驟s804)。相反地，若儲(chǔ)存數(shù)據(jù)為msb頁數(shù)據(jù)，則結(jié)束(步驟s806)。

在執(zhí)行步驟s804后，可繼續(xù)判斷與第一及第二儲(chǔ)存數(shù)據(jù)配對(duì)的msb頁數(shù)據(jù)是否已經(jīng)分別儲(chǔ)存至第一及第三存儲(chǔ)器區(qū)塊(步驟s808)。若否則回到步驟s402。若是，將第二及第四存儲(chǔ)器區(qū)塊中的第一及第二儲(chǔ)存數(shù)據(jù)的復(fù)制數(shù)據(jù)(如圖4的復(fù)制數(shù)據(jù)a'、b'、c'、d')標(biāo)識(shí)為無效(invalid)(步驟s810)。在某些實(shí)施例中，當(dāng)?shù)诙虻谒拇鎯?chǔ)器區(qū)塊中的數(shù)據(jù)已經(jīng)過一段預(yù)設(shè)時(shí)間未被擦除，或第二或第四存儲(chǔ)器區(qū)塊中的數(shù)據(jù)已達(dá)到預(yù)設(shè)數(shù)據(jù)量，則將第二或第四存儲(chǔ)器區(qū)塊擦除。

〔第七實(shí)施例〕

圖9示出了本發(fā)明另一實(shí)施例的數(shù)據(jù)儲(chǔ)存裝置的數(shù)據(jù)寫入方法的步驟示意圖，請(qǐng)參照?qǐng)D9。在本實(shí)施例中上述的第一存儲(chǔ)器區(qū)塊及第三存儲(chǔ)器區(qū)塊可例如為單層存儲(chǔ)單元快閃存儲(chǔ)器區(qū)塊，而第二存儲(chǔ)器區(qū)塊及第四存儲(chǔ)器區(qū)塊可例如為多層存儲(chǔ)單元快閃存儲(chǔ)器區(qū)塊，且儲(chǔ)存數(shù)據(jù)包括lsb頁數(shù)據(jù)與msb頁數(shù)據(jù)，其中l(wèi)sb頁數(shù)據(jù)與msb頁數(shù)據(jù)為配對(duì)頁。在本實(shí)施例中，上述將第一及第二儲(chǔ)存數(shù)據(jù)并行地分別復(fù)制至非易失性存儲(chǔ)器單元中的第二及第四存儲(chǔ)器區(qū)塊的步驟可如圖9所示，其包括，判斷儲(chǔ)存至第一及第三存儲(chǔ)器區(qū)塊的第一及第二儲(chǔ)存數(shù)據(jù)是否為lsb頁數(shù)據(jù)，且判斷隨后來自主機(jī)的第三及第四儲(chǔ)存數(shù)據(jù)是否是與第一及第二儲(chǔ)存數(shù)據(jù)配對(duì)的msb頁數(shù)據(jù)(步驟s902)。若是，則首先將原先儲(chǔ)存在第一及第三存儲(chǔ)器區(qū)塊中的第一及第二儲(chǔ)存數(shù)據(jù)(lsb頁數(shù)據(jù))分別并行地復(fù)制至第二及第四存儲(chǔ)器區(qū)塊(步驟s904)。再將第三及第四儲(chǔ)存數(shù)據(jù)(msb頁數(shù)據(jù))分別并行地儲(chǔ)存至第二及第四存儲(chǔ)器區(qū)塊(步驟s908)。當(dāng)將第一及第二儲(chǔ)存數(shù)據(jù)(lsb頁數(shù)據(jù))分別并行地復(fù)制至該第二及該第四存儲(chǔ)器區(qū)塊之后，可將原先儲(chǔ)存在第一及第三存儲(chǔ)器區(qū)塊中的第一及第二儲(chǔ)存數(shù)據(jù)(lsb頁數(shù)據(jù))標(biāo)識(shí)為無效(invalid)數(shù)據(jù)而可以擦除(步驟s910)。在某些實(shí)施例中，每隔一預(yù)設(shè)時(shí)間擦除第一及第三存儲(chǔ)器區(qū)塊中的無效數(shù)據(jù)，或當(dāng)?shù)谝患暗谌鎯?chǔ)器區(qū)塊中的數(shù)據(jù)達(dá)到預(yù)設(shè)數(shù)據(jù)量時(shí)再擦除。

綜上所述，本發(fā)明藉由將來自主機(jī)的多筆儲(chǔ)存數(shù)據(jù)儲(chǔ)存至各存儲(chǔ)器芯片的mlc或slc區(qū)塊中，并將儲(chǔ)存數(shù)據(jù)復(fù)制至各存儲(chǔ)器芯片的slc或mlc區(qū)塊中，以達(dá)到避免數(shù)據(jù)寫入時(shí)因斷電造成數(shù)據(jù)錯(cuò)誤/佚失的情形。籍由同時(shí)地存取多通道的數(shù)據(jù)儲(chǔ)存裝置中各存儲(chǔ)器芯片性質(zhì)相同的存儲(chǔ)器區(qū)塊(slc區(qū)塊或mlc區(qū)塊)，以加快儲(chǔ)存數(shù)據(jù)的儲(chǔ)存速度。