本發(fā)明涉及計(jì)算機(jī)，具體是一種計(jì)算機(jī)數(shù)據(jù)處理模塊。

背景技術(shù)：

以太網(wǎng)是應(yīng)用最廣的聯(lián)網(wǎng)技術(shù)，它以可靠性高、媒體信息量大、易于擴(kuò)展和更新等優(yōu)點(diǎn)，在企業(yè)、學(xué)校等領(lǐng)域得到廣泛的應(yīng)用，根據(jù)IEEE802.3 Ethernet標(biāo)準(zhǔn)規(guī)范，以太網(wǎng)每段同軸電纜長度不得超過500m，通過中繼器互聯(lián)后，網(wǎng)絡(luò)最大距離也不得超過2.8km，在這種情況下，利用激光無線通信技術(shù)，超越以太網(wǎng)的地域限制，滿足數(shù)據(jù)通信的需要，具有很強(qiáng)的應(yīng)用價(jià)值。

隨著世界進(jìn)入互聯(lián)網(wǎng)時(shí)代，計(jì)算機(jī)對(duì)于以太網(wǎng)的依賴以及成型。計(jì)算機(jī)內(nèi)網(wǎng)卡對(duì)于上行數(shù)據(jù)以及下行數(shù)據(jù)的解碼和編碼過程直接影響數(shù)據(jù)的傳輸速度。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明的目的在于提供一種計(jì)算機(jī)數(shù)據(jù)處理模塊，以解決上述背景技術(shù)中提出的問題。

為實(shí)現(xiàn)上述目的，本發(fā)明提供如下技術(shù)方案：

一種計(jì)算機(jī)數(shù)據(jù)處理模塊，包括同步碼檢測(cè)電路L1、解碼電路、接收電路、上行數(shù)據(jù)輸出模塊、時(shí)鐘電路、數(shù)據(jù)接收模塊和同步碼檢測(cè)電路L2，所述同步碼檢測(cè)電路L1分別連接上行輸入信號(hào)、基準(zhǔn)時(shí)鐘信號(hào)、時(shí)鐘電路和解碼電路，時(shí)鐘電路還分別連接解碼電路、接收電路、上行數(shù)據(jù)輸出模塊、同步碼檢測(cè)電路L2和數(shù)據(jù)接收模塊，所述解碼電路還通過接收電路分別連接上行數(shù)據(jù)輸出模塊和下行解碼輸出模塊，上行數(shù)據(jù)輸出模塊還連接上行輸出，所述同步碼檢測(cè)電路L2還分別連接數(shù)據(jù)接收模塊和下行輸入信號(hào)，數(shù)據(jù)接收模塊還通過下行解碼輸出模塊連接下行輸出。

作為本發(fā)明進(jìn)一步的方案：所述上行輸入信號(hào)為芯片PT2262產(chǎn)生的調(diào)制信號(hào)。

作為本發(fā)明進(jìn)一步的方案：所述時(shí)鐘電路采用芯片DS1302。

作為本發(fā)明進(jìn)一步的方案：所述上行輸入信號(hào)由同步碼檢測(cè)電路L1進(jìn)行同步碼檢測(cè)。

作為本發(fā)明再進(jìn)一步的方案：所述同步碼檢測(cè)電路L2對(duì)下行輸入信號(hào)進(jìn)行同步碼檢測(cè)。

與現(xiàn)有技術(shù)相比，本發(fā)明的有益效果是：本發(fā)明對(duì)接收電路送來的信號(hào)優(yōu)先接收，將收到的信號(hào)編碼，以串行方式送出，下行輸出信號(hào)經(jīng)調(diào)制器調(diào)制后發(fā)送給各終端，能夠有效提高上行數(shù)據(jù)和下行數(shù)據(jù)的編碼和解碼速度。

附圖說明

圖1為計(jì)算機(jī)數(shù)據(jù)處理模塊的電路原理框圖。

具體實(shí)施方式

下面將結(jié)合本發(fā)明實(shí)施例中的附圖，對(duì)本發(fā)明實(shí)施例中的技術(shù)方案進(jìn)行清楚、完整地描述。

請(qǐng)參閱圖1，本發(fā)明實(shí)施例中，包括同步碼檢測(cè)電路L1、解碼電路、接收電路、上行數(shù)據(jù)輸出模塊、時(shí)鐘電路、數(shù)據(jù)接收模塊和同步碼檢測(cè)電路L2，所述同步碼檢測(cè)電路L1分別連接上行輸入信號(hào)、基準(zhǔn)時(shí)鐘信號(hào)、時(shí)鐘電路和解碼電路，時(shí)鐘電路還分別連接解碼電路、接收電路、上行數(shù)據(jù)輸出模塊、同步碼檢測(cè)電路L2和數(shù)據(jù)接收模塊，所述解碼電路還通過接收電路分別連接上行數(shù)據(jù)輸出模塊和下行解碼輸出模塊，上行數(shù)據(jù)輸出模塊還連接上行輸出，所述同步碼檢測(cè)電路L2還分別連接數(shù)據(jù)接收模塊和下行輸入信號(hào)，數(shù)據(jù)接收模塊還通過下行解碼輸出模塊連接下行輸出；所述上行輸入信號(hào)為芯片PT2262產(chǎn)生的調(diào)制信號(hào)。

上行輸入信號(hào)由同步碼檢測(cè)電路L1進(jìn)行同步碼檢測(cè)，若檢測(cè)到同步碼，則后續(xù)信號(hào)輸入到解碼電路進(jìn)行解碼，解碼信號(hào)由接收電路做檢驗(yàn)接收并對(duì)解碼信號(hào)做定長存儲(chǔ)，若連續(xù)兩次收到同樣的解碼結(jié)果，則認(rèn)為確有上行信息，于是將這組解碼信號(hào)并行送出，送出的信號(hào)分兩路，一路由上行數(shù)據(jù)輸出模塊將其輸出，做相應(yīng)顯示或由串口送到控制計(jì)算機(jī)，另一路送下行編碼輸出模塊，給終端反饋確認(rèn)信息。

下行輸入信號(hào)由同步碼檢測(cè)電路L2進(jìn)行同步碼檢測(cè)，若檢測(cè)到同步碼，則后續(xù)信號(hào)輸入到數(shù)據(jù)接收模塊，在此將串行信號(hào)變?yōu)椴⑿行盘?hào)，再送給下行編碼輸出模塊，該模塊對(duì)接收電路送來的信號(hào)優(yōu)先接收，將收到的信號(hào)編碼，以串行方式送出，下行輸出信號(hào)經(jīng)調(diào)制器調(diào)制后發(fā)送給各終端，從而有效提高上行數(shù)據(jù)和下行數(shù)據(jù)的編碼和解碼速度。

綜上所述，本發(fā)明對(duì)接收電路送來的信號(hào)優(yōu)先接收，將收到的信號(hào)編碼，以串行方式送出，下行輸出信號(hào)經(jīng)調(diào)制器調(diào)制后發(fā)送給各終端，能夠有效提高上行數(shù)據(jù)和下行數(shù)據(jù)的編碼和解碼速度。