本文公開的實(shí)施例總體上涉及數(shù)據(jù)存儲系統(tǒng)，并且更特別地，涉及一種存儲器裝置，其利用片上網(wǎng)絡(luò)(network-on-chip)架構(gòu)以互連存儲器子陣列、矩陣、陣列、子庫，和/或庫。

背景技術(shù)：

計(jì)算機(jī)的大腦皮層是磁性記錄裝置，其典型地可以包含旋轉(zhuǎn)磁性介質(zhì)或固態(tài)介質(zhì)裝置。目前存在各種不同的存儲器技術(shù)，用于在計(jì)算機(jī)系統(tǒng)中存儲信息。

近些年，存在對較高密度裝置的需求，其保持每位(bit)相對低的成本，以用于高容量存儲應(yīng)用。目前總體上支配計(jì)算產(chǎn)業(yè)的存儲器技術(shù)是dram和nand閃存；然而，這些存儲器技術(shù)可能無法滿足下一代計(jì)算系統(tǒng)的當(dāng)下和未來的容量需求。

現(xiàn)有的非易失性存儲器庫架構(gòu)采用經(jīng)典的織物路由(fabricrouting)方法，其已經(jīng)被廣泛用于sram，dram，flash，mram，pcm，以及reram，以及hmc存儲器庫。此經(jīng)典方法限制了能夠包含在單個(gè)裸芯中的存儲器元的量，也限制了對同一存儲器庫的帶寬和訪問點(diǎn)的量。

傳統(tǒng)地，存儲器庫被構(gòu)造并組織為包含子庫的陣列的庫。每個(gè)子庫可以包括多個(gè)矩陣(mat)。每個(gè)mat可以由四個(gè)或更多個(gè)子陣列以及預(yù)解碼邏輯裝置構(gòu)成。從而，可以使用h樹路由垂直地和水平地跨過裸芯，以路由子陣列的i/o。然而，大概70％的面積用來互連子陣列；因此，存儲器的表面積的大部分是邏輯互連，而非存儲器。因此，現(xiàn)有存儲器庫架構(gòu)的最大局限是路由整個(gè)存儲器所需的引線的量。過多的引線是從sram到dram的現(xiàn)有存儲器庫中的延遲的主要原因。鑒于傳統(tǒng)存儲器庫的物理局限，子陣列共用字線以寫入和讀取。因此，每個(gè)庫在給定時(shí)間僅能訪問一個(gè)子陣列。在這樣的局限的情況下，由于實(shí)施附加的接口的復(fù)雜性和成本，可能只有一個(gè)物理訪問接口。

因此，本領(lǐng)域?qū)Ω纳频拇鎯ζ餮b置存在需求，其利用改善的架構(gòu)并且允許并行地訪問任意給定的子陣列。此外，本領(lǐng)域?qū)τ糜诼酚纱鎯ζ鲙斓母纳频姆椒ù嬖谛枨?，其不采用大部分的裸芯來路由?/p>

技術(shù)實(shí)現(xiàn)要素：

本文公開的實(shí)施例總體上涉及將片上網(wǎng)絡(luò)架構(gòu)用于固態(tài)存儲器結(jié)構(gòu)(易失性和非易失性兩者)，其經(jīng)由路由器提供對存儲器存儲區(qū)塊的訪問。從而，數(shù)據(jù)可以作為芯片上的數(shù)據(jù)包，被發(fā)送到存儲器存儲區(qū)塊和/或從存儲器存儲區(qū)塊發(fā)送。片上網(wǎng)絡(luò)架構(gòu)還可以被用于互連鋪展(spread)在裸芯上的無限數(shù)量的存儲器元矩陣，從而允許矩陣之間的降低的延遲、選擇性功率控制、沒有顯著的延遲懲罰的情況下的無限的存儲器密度增長、以及降低的寄生電容和電阻。其他優(yōu)點(diǎn)可以包含改善的信號完整性、實(shí)施存儲器陣列的較大的可用裸芯面積、以及較高的運(yùn)行頻率。

在一個(gè)實(shí)施例中，公開了一種存儲器裝置。存儲器裝置可以包含多個(gè)結(jié)點(diǎn)。每個(gè)結(jié)點(diǎn)可以包含路由器，多個(gè)鏈路，所述多個(gè)鏈路使用片上網(wǎng)絡(luò)架構(gòu)將每個(gè)路由器與多個(gè)結(jié)點(diǎn)中的每一個(gè)互連，以及至少一個(gè)存儲器陣列。路由器可以包含多個(gè)先進(jìn)先出裝置(fifo)、數(shù)據(jù)包切換邏輯裝置、以及至少一個(gè)聚合器。每個(gè)fifo可以允許跨過多個(gè)通道的時(shí)鐘域的單獨(dú)中斷。聚合器可以工作地與數(shù)據(jù)包切換邏輯裝置連接。至少一個(gè)存儲器陣列可以經(jīng)由鏈路與路由器工作地連接?？梢越?jīng)由路由器訪問每個(gè)存儲器陣列。

在另一實(shí)施例中，公開了一種存儲器裝置。存儲器裝置可以包含至少一個(gè)互連的存儲器元矩陣?；ミB的存儲器元矩陣可以包含多個(gè)路由器、多個(gè)知識產(chǎn)權(quán)核心(intellectualpropertycore)、以及至少一個(gè)鏈路。每個(gè)路由器可以包含多個(gè)fifo。一個(gè)知識產(chǎn)權(quán)核心可以耦接到每個(gè)路由器。至少一個(gè)鏈路可以利用片上網(wǎng)絡(luò)架構(gòu)方案耦接多個(gè)路由器中的相鄰的路由器。

在另一實(shí)施例中，公開了一種存儲器裝置。存儲器裝置可以包含至少一個(gè)互連的存儲器元矩陣?；ミB的存儲器元矩陣可以包含多個(gè)路由器和多個(gè)知識產(chǎn)權(quán)核心。每個(gè)路由器可以包含多個(gè)fifo、數(shù)據(jù)包切換邏輯裝置、以及至少一個(gè)聚合器。聚合器可以工作地連接到至少一個(gè)fifo以及數(shù)據(jù)包切換邏輯裝置。一個(gè)知識產(chǎn)權(quán)核心可以利用片上網(wǎng)絡(luò)架構(gòu)方案經(jīng)由鏈路耦接到每個(gè)路由器。

為實(shí)現(xiàn)前述和相關(guān)的目的，一個(gè)或多個(gè)方面所包括的特征在后文中充分描述，并且特別地在權(quán)利要求中指出。以下描述和附圖詳細(xì)地闡述了一個(gè)或多個(gè)方面的某些說明性特征。然而，這些特征僅表示可以采用各方面的原理的各種方式中的幾種，并且此說明書意圖包含全部這些方面及其等同。

附圖說明

為使得本公開的上述列舉的特征能夠被詳細(xì)理解，參考實(shí)施例(其中一些在附圖中圖示)，對上面簡要概括的本公開進(jìn)行更加詳細(xì)的說明。然而，應(yīng)注意到，附圖僅圖示了本公開的典型實(shí)施例，且因此不應(yīng)認(rèn)為限制其范圍，因?yàn)楸竟_可以允許任意領(lǐng)域中的其他同等有效的實(shí)施例。

圖1a圖示了常規(guī)存儲器裝置的存儲器陣列的架構(gòu)。

圖1b圖示了采用常規(guī)h樹技術(shù)的存儲器庫架構(gòu)的概述。

圖2a圖示了根據(jù)本文描述的一個(gè)實(shí)施例的采用片上網(wǎng)絡(luò)架構(gòu)的固態(tài)存儲器結(jié)構(gòu)。

圖2b圖示了根據(jù)本文描述的一個(gè)實(shí)施例的工作地連接到存儲器存儲區(qū)塊的單獨(dú)的路由器。

圖2c圖示了根據(jù)本文描述的一個(gè)實(shí)施例的路由器。

圖2d圖示了根據(jù)本文描述的一個(gè)實(shí)施例的路由器。

為便于理解，已經(jīng)在可能的情況下使用了相同的參考標(biāo)記，以指代圖中共同的相同元素。應(yīng)當(dāng)預(yù)期，在沒有明確列舉的情況下，在一個(gè)實(shí)施例中公開的元素可以有利地應(yīng)用于其他實(shí)施例。

具體實(shí)施方式

在下面的公開中，參考了實(shí)施例。然而，因當(dāng)理解，本公開不局限于具體描述的實(shí)施例。反之，下面的特征和元素的任意組合，無論是否涉及不同的實(shí)施例，被預(yù)期為實(shí)施和實(shí)踐所要求保護(hù)的主題。此外，相比于其他可能的解決方案和/或相比于現(xiàn)有技術(shù)，盡管本文描述的實(shí)施例可以實(shí)現(xiàn)一些優(yōu)點(diǎn)，但特定的優(yōu)點(diǎn)是否由給定的實(shí)施例來實(shí)現(xiàn)不限制所要求保護(hù)的主題。因此，下面的方面、特征、實(shí)施例和優(yōu)點(diǎn)僅為說明性的，而不認(rèn)為是所附權(quán)利要求的元素或限制，除非在(多個(gè))權(quán)利要求中清楚列舉。

本文公開的實(shí)施例總體上涉及將片上網(wǎng)絡(luò)架構(gòu)用于固態(tài)存儲器結(jié)構(gòu)片上網(wǎng)絡(luò)，其經(jīng)由路由器提供對存儲器存儲區(qū)塊的訪問。從而，數(shù)據(jù)可以作為芯片上的數(shù)據(jù)包被發(fā)送到存儲器存儲區(qū)塊和/或從存儲器存儲區(qū)塊發(fā)送。片上網(wǎng)絡(luò)架構(gòu)還可以被用來互連鋪展在裸芯上的無限數(shù)目的存儲器元矩陣，從而允許矩陣之間的降低的延遲、選擇性功率控制、在沒有顯著的延遲懲罰的情況下的無限的存儲器密度增長、以及降低的寄生電容和電阻。其他的優(yōu)點(diǎn)可以包含改善的信號完整性、實(shí)施存儲器陣列的較大的可用裸芯面積、以及較高的運(yùn)行頻率。

在對本公開的各方面的下述說明中，參考了附圖，其形成說明的一部分，并且其中以圖示的方式示出了本公開可以實(shí)踐的具體實(shí)施方式。應(yīng)當(dāng)注意到，本文討論的附圖并非按比例繪制，并且不代表實(shí)際或相對尺寸。圖中的任意剖面線用來區(qū)分層，而不代表所用材料的類型。

圖1a圖示了本領(lǐng)域已知的存儲器裝置100的常規(guī)存儲器庫102、104的架構(gòu)。如圖所示，存儲器裝置100可以包含由接口邏輯裝置106工作地連接的第一存儲器庫102和第二存儲器庫104。在某些實(shí)施例中，第一存儲器庫102和/或第二存儲器庫104可以是子庫。然而，應(yīng)當(dāng)預(yù)期，更多的存儲器庫可以用于存儲器裝置100內(nèi)，其中可以由接口邏輯裝置連接每個(gè)存儲器庫。第一存儲器庫102和第二存儲器庫104可以各自包括多個(gè)子陣列108。在某些實(shí)施例中，第一存儲器庫102和第二存儲器庫104可以各自包括多個(gè)子庫(未示出)。每個(gè)子陣列108可以是存儲器元的子陣列?；ミB體110可以分隔第一存儲器庫102和第二存儲器庫104中的每一個(gè)內(nèi)的每個(gè)子陣列108。互連體110可以是專用于整個(gè)存儲器裝置100的路由的引線。如圖所示，第一存儲器庫102和第二存儲器庫104中的每一個(gè)的面積的大約60％專用于互連體110。

現(xiàn)有存儲器庫架構(gòu)(比如圖1a的第一存儲器庫102和第二存儲器庫104的架構(gòu))的缺點(diǎn)在于路由整個(gè)存儲器裝置100所需引線的數(shù)量。從而，現(xiàn)有存儲器庫中的延遲的主要原因(比如第一存儲器庫102和第二存儲器庫104的那些)，在于與裝置類型(例如，sram，dram，等等)無關(guān)的引線的數(shù)量。從而，在這樣的存儲器裝置內(nèi)，存在對功率、面積，以及延遲的權(quán)衡的決定的挑戰(zhàn)。

圖1b圖示了采用h樹路由布局122的常規(guī)存儲器庫架構(gòu)方案120的另一實(shí)施例。常規(guī)存儲器庫可以包含存儲器的庫(未示出)，每個(gè)庫劃分為子庫的陣列(未示出)。每個(gè)子庫還可以被劃分為多個(gè)mat(未示出)，并且每個(gè)mat可以由四個(gè)或更多個(gè)子陣列124構(gòu)成。每個(gè)子陣列124可以包含預(yù)解碼邏輯裝置(未示出)、2-d存儲器陣列元(未示出)、行和列解碼器(未示出)、字線驅(qū)動(dòng)器(未示出)、位線多工器(muxer)(未示出)、感測放大器(未示出)，和/或輸出驅(qū)動(dòng)器(未示出)。每個(gè)子陣列124的每個(gè)單元可以與i/o接口(未示出)互連。

可以經(jīng)由引線126，將每個(gè)子陣列124連接在常規(guī)存儲器庫架構(gòu)方案120內(nèi)。采用64位的八個(gè)字的線尺寸的常規(guī)存儲器庫架構(gòu)方案120保持總共512個(gè)位，或金屬軌道。從而，整體上，每個(gè)常規(guī)存儲器庫架構(gòu)方案120可以采用超過8000條引線126，以將其內(nèi)的每個(gè)子陣列124互連。利用h樹路由布局122使得電源必須被持續(xù)地施加于整個(gè)h樹。

圖1a的常規(guī)存儲器庫102、104通?？梢圆捎胔樹路由布局122。如上面所討論的，h樹路由布局122的使用可能利用存儲器裝置100的大約70％到80％的空間，專用于路由引線126和i/o織物互連。

圖2a圖示了存儲器裝置200的實(shí)施例，存儲器裝置200采用具有稀疏網(wǎng)格形貌的片上網(wǎng)絡(luò)架構(gòu)202。在某些實(shí)施例中，存儲器裝置200可以是固態(tài)存儲器結(jié)構(gòu)。片上網(wǎng)絡(luò)架構(gòu)202的使用可以允許鋪展在裸芯上的無限數(shù)量的結(jié)點(diǎn)以線性方式互連。從而，可以提前預(yù)測存儲器庫的最終密度以及相關(guān)的延遲。片上網(wǎng)絡(luò)架構(gòu)202可以是互連的存儲器元矩陣。從而，每個(gè)結(jié)點(diǎn)204可以是單獨(dú)的存儲器元矩陣。如圖2a所示，存儲器裝置200可以包含多個(gè)結(jié)點(diǎn)204，其中每個(gè)結(jié)點(diǎn)204包含至少一個(gè)路由器206和至少一個(gè)存儲器陣列208。在某些實(shí)施例中，存儲器裝置200可以包含多個(gè)結(jié)點(diǎn)204，其中每個(gè)結(jié)點(diǎn)204包含至少一個(gè)路由器206和至少一個(gè)子陣列(未示出)。每個(gè)存儲器陣列208可以是知識產(chǎn)權(quán)核心?？梢酝ㄟ^相應(yīng)的路由器206，訪問和/或達(dá)到每個(gè)存儲器陣列208。此外，數(shù)據(jù)可以作為芯片上的數(shù)據(jù)包被發(fā)送到存儲器陣列208和/或從存儲器陣列208發(fā)送。在某些實(shí)施例中，每個(gè)結(jié)點(diǎn)204可以包含多個(gè)鏈路210。多個(gè)鏈路210中的每一個(gè)可以使用片上網(wǎng)絡(luò)架構(gòu)202來互連多個(gè)結(jié)點(diǎn)204中的每一個(gè)的每個(gè)路由器206。從而，多個(gè)結(jié)點(diǎn)204可以圖案化為柵格圖案。此外，每個(gè)路由器206可以經(jīng)由鏈路210與相應(yīng)的存儲器陣列208工作地連接?？梢酝ㄟ^在稀疏網(wǎng)格的路由器206和多個(gè)鏈路210之上路由信息，使多個(gè)結(jié)點(diǎn)204(其中包含路由器206和存儲器陣列208)彼此通信。

在某些實(shí)施例中，片上網(wǎng)絡(luò)架構(gòu)202的網(wǎng)格拓?fù)淇梢灾С滞負(fù)涞墓逃?-d結(jié)構(gòu)的硅實(shí)施方式，其與平面半導(dǎo)體工藝良好地映射。傳統(tǒng)2-d網(wǎng)格拓?fù)淇梢圆捎镁哂胁痪鶆虺叽绲慕Y(jié)點(diǎn)204的規(guī)則和/或?qū)ΨQ布局。然而，應(yīng)當(dāng)預(yù)期，結(jié)點(diǎn)204和/或結(jié)點(diǎn)204的內(nèi)容可以在形狀和/或尺度上廣泛變化。

為了適應(yīng)(accommodate)附接于片上網(wǎng)絡(luò)的存儲器陣列208，每個(gè)路由器206可以具有地址的范圍，而非單個(gè)地址。從而，在一些實(shí)施例中，每個(gè)路由器206可以具有地址的獨(dú)有的范圍，而非x和/或y坐標(biāo)。在某些實(shí)施例中，每個(gè)路由器206的地址的獨(dú)有的范圍可以是獨(dú)有的地址。每個(gè)路由器206的地址的范圍可以是地址的連續(xù)范圍。此外，每個(gè)存儲器陣列208可以具有獨(dú)有的地址和/或地址的獨(dú)有的范圍，而非x和/或y坐標(biāo)。每個(gè)存儲器陣列208的地址的范圍可以是地址的連續(xù)范圍，這是由于每個(gè)存儲器陣列208是存儲器地址的線性序列。

從而，數(shù)據(jù)包(未示出)可以被發(fā)送到地址。每個(gè)路由器206可以具有地址的范圍，其由結(jié)點(diǎn)204中可用的存儲器的量限定。從而，僅作為示例，在相同的設(shè)計(jì)中，每個(gè)結(jié)點(diǎn)204可以獨(dú)立地是1024線或2048線。因此，數(shù)據(jù)包切換邏輯裝置222(參見圖2c)可以將行和列匹配到數(shù)據(jù)包的字段(field)，并且將數(shù)據(jù)包發(fā)送到與存儲器陣列208連接的局部端口。在某些實(shí)施例中，可以進(jìn)行計(jì)算，并且將結(jié)果與結(jié)點(diǎn)204的性質(zhì)進(jìn)行比較。如果行的地址比結(jié)點(diǎn)204更大和/或更小，數(shù)據(jù)包可以被向北和/或向南路由。如果列的地址比結(jié)點(diǎn)204更大和/或更小，數(shù)據(jù)包可以被向東和/或向西路由。從而，拓?fù)淇梢詧?zhí)行網(wǎng)絡(luò)上的地址路由機(jī)制。切換邏輯裝置222可以執(zhí)行計(jì)算，以證實(shí)數(shù)據(jù)包地址在全局空間的范圍內(nèi)。如果數(shù)據(jù)包地址不在全局空間的范圍內(nèi)，則可以即時(shí)(onthefly)計(jì)算多個(gè)不同的路由算法，以重新路由數(shù)據(jù)包。如果地址的匹配被從基礎(chǔ)地址減去，則存儲器陣列范圍中的地址可以被連接到局部端口。如果地址的匹配不被從基礎(chǔ)地址減去，則數(shù)據(jù)包可以被路由到另一端口。哪個(gè)端口的決定可以基于存儲器裝置的拓?fù)浜吐酚杀怼４送?，可以在不改變或修正地址邏輯裝置的情況下，將片上網(wǎng)絡(luò)架構(gòu)構(gòu)造為任意形狀。

路由器206可以設(shè)置在柵格點(diǎn)處，在柵格點(diǎn)處，數(shù)據(jù)包或信息包可以在x-y平面上改變方向和/或退出到片上網(wǎng)絡(luò)上的主機(jī)區(qū)塊。從而，當(dāng)數(shù)據(jù)包需要從數(shù)據(jù)包的路徑上的一個(gè)結(jié)點(diǎn)204切換到另一結(jié)點(diǎn)204時(shí)，可以使用路由器206。在來自多個(gè)輸入鏈路的數(shù)據(jù)包可能相遇并且爭奪共用的輸出鏈路的點(diǎn)處，可以使用路由器206。

如圖2a中還示出的，可以經(jīng)由至少一個(gè)鏈路210，將每個(gè)路由器206工作地連接到至少一個(gè)相鄰的路由器206。多個(gè)鏈路210可以互連多個(gè)結(jié)點(diǎn)204中的每一個(gè)，以形成第一二維網(wǎng)格，如圖2a的片上網(wǎng)絡(luò)架構(gòu)202的圖案所示。在一些實(shí)施例中，片上網(wǎng)絡(luò)架構(gòu)202可以是二維的。然而，應(yīng)當(dāng)預(yù)期，在某些實(shí)施例中的其他片上網(wǎng)絡(luò)架構(gòu)202可以具有多于二的維度。多個(gè)鏈路210可以形成多個(gè)行和/或多個(gè)列。

存儲器裝置200還可以包含第一路由器網(wǎng)格結(jié)構(gòu)212。第一路由器網(wǎng)格結(jié)構(gòu)212可以包含多個(gè)路由器206，比如至少兩個(gè)路由器206，以及多個(gè)存儲器陣列208，比如至少兩個(gè)存儲器陣列208。每個(gè)存儲器陣列208可以經(jīng)由鏈路210工作地連接到至少一個(gè)路由器206。第一路由器網(wǎng)格結(jié)構(gòu)212還可以包含多個(gè)結(jié)點(diǎn)204，多個(gè)結(jié)點(diǎn)204具有設(shè)置在第一層處的布局。在某些實(shí)施例中，第一路由器網(wǎng)格的內(nèi)部部分可以包含標(biāo)準(zhǔn)圖塊(tile)，其在x和y方向上嵌合，以形成多個(gè)n×n網(wǎng)格。然而，應(yīng)當(dāng)預(yù)期，可以采用任意嵌合或拓?fù)?，以互連網(wǎng)格結(jié)構(gòu)212中的和/或片上網(wǎng)絡(luò)架構(gòu)202中的結(jié)點(diǎn)204。

如圖2a所示，大約示出了六十四個(gè)結(jié)點(diǎn)204；然而，應(yīng)當(dāng)預(yù)期，在存儲器裝置(比如采用片上網(wǎng)絡(luò)架構(gòu)的存儲器裝置200)中可以采用任意數(shù)量的結(jié)點(diǎn)204。

圖2b圖示了單獨(dú)的結(jié)點(diǎn)204，如關(guān)于圖2a所參考的。結(jié)點(diǎn)204可以是存儲器元矩陣。如圖2b所示，結(jié)點(diǎn)204可以包含至少一個(gè)路由器206。在一些實(shí)施例中，結(jié)點(diǎn)204還可以包含至少一個(gè)存儲器陣列208。存儲器陣列208可以在知識產(chǎn)權(quán)核心中。至少一個(gè)存儲器陣列208可以經(jīng)由鏈路210與每個(gè)路由器工作地連接。此外，可以經(jīng)由路由器206來訪問每個(gè)存儲器陣列208。每個(gè)存儲器陣列208可以被并行地訪問。在某些實(shí)施例中，可以在不向整個(gè)存儲器裝置供電的情況下，跨過數(shù)據(jù)包的路徑連續(xù)地訪問每個(gè)路由器206。

多個(gè)結(jié)點(diǎn)中的每個(gè)結(jié)點(diǎn)204可以在不同的頻率上運(yùn)行。此外，在一些實(shí)施例中，多個(gè)結(jié)點(diǎn)中的每個(gè)結(jié)點(diǎn)204可以用單獨(dú)的電壓運(yùn)行。單獨(dú)的電壓可以即時(shí)選擇和/或產(chǎn)生。

圖2c圖示了路由器206的實(shí)施例。每個(gè)路由器206可以包含多個(gè)先進(jìn)先出裝置(fifo)220。每個(gè)fifo220可以組織和/或操縱數(shù)據(jù)緩沖，使得先被接收的入口被先處理。在一些實(shí)施例中，多個(gè)fifo220可以是至少六個(gè)fifo220。在另一實(shí)施例中，多個(gè)fifo220可以是十個(gè)fifo220。然而，應(yīng)當(dāng)預(yù)期，可以采用任意數(shù)目的fifo220。每個(gè)通道可以是全雙工路徑，包含輸入和輸出接口。輸入和輸出接口能夠并行地發(fā)送和接收數(shù)據(jù)。每個(gè)發(fā)送器接口可以與fifo220工作地連接。每個(gè)接收器接口可以與fifo220工作地連接。從而，可以跨過fifo220產(chǎn)生通信，從而完全地分離每個(gè)路由器206的內(nèi)部。每個(gè)fifo220可以作為fifo220的對，工作地連接到毗鄰的fifo220。在一些實(shí)施例中，每個(gè)路由器206還可以包含數(shù)據(jù)包切換邏輯裝置222。每個(gè)fifo220可以允許跨過多個(gè)通道的時(shí)鐘域的單獨(dú)中斷。每個(gè)通道可以在獨(dú)立的運(yùn)行頻率上運(yùn)行。此外，每個(gè)通道可以是全雙工通道。每個(gè)通道可以在不同的帶寬上運(yùn)行。

fifo220的使用可以允許跨過各個(gè)通道的時(shí)鐘域的完全獨(dú)立的一個(gè)接一個(gè)的中斷。從而，全雙工通道可以在不同的帶寬中和/或運(yùn)行頻率中運(yùn)行。此外，每個(gè)通道可以在不同的且獨(dú)立的頻率中運(yùn)行。fifo220的使用可以允許eda工具以改善的性能和/或改善的信噪比路由時(shí)鐘樹綜合(clocktreesynthesis)。此外，可以用非易失性和/或易失性技術(shù)(例如，sram和/或mram)來實(shí)施每個(gè)fifo220。此外，路由器206的內(nèi)部邏輯裝置、切換邏輯裝置222、以及聚合器230可以在不同的時(shí)鐘域中運(yùn)行。不同的時(shí)鐘域可以在不同的和/或多個(gè)頻率上。在另一實(shí)施例中，不同的時(shí)鐘域可以異相對準(zhǔn)。從而，可以允許將設(shè)計(jì)進(jìn)一步擴(kuò)展為全局異步局部同步(gal，globallyasynchronouslocallysynchronous)。

如還在圖2c中示出的，路由器206還可以包含聚合器230。盡管示出了一個(gè)聚合器230，應(yīng)當(dāng)預(yù)期，可以采用任意數(shù)目的聚合器230。聚合器230可以經(jīng)由鏈路210或任意其他互連(比如引線)連接到數(shù)據(jù)包切換邏輯裝置222。此外，盡管示出了一個(gè)聚合器230，應(yīng)當(dāng)預(yù)期，任意數(shù)目的切換邏輯裝置222可以被采用和/或工作地連接到聚合器230。聚合器230還可以經(jīng)由鏈路210連接到至少一個(gè)fifo220，使得至少一個(gè)fifo220在數(shù)據(jù)包切換邏輯裝置222(或多個(gè)數(shù)據(jù)包切換邏輯裝置222)與聚合器230之間。在某些實(shí)施例中，fifo220可以被連接到聚合器230，使得至少一個(gè)fifo220在聚合器230與切換邏輯裝置222之間。從而，聚合器230可以工作地連接到存儲器陣列208。在一些實(shí)施例中，聚合器230與fifo220之間的連接可以允許對存儲器陣列208訪問。在某些實(shí)施例中，聚合器230可以執(zhí)行網(wǎng)絡(luò)通道與存儲器陣列208之間的平移。在其他實(shí)施例中，聚合器230可以執(zhí)行多個(gè)網(wǎng)絡(luò)通道與存儲器陣列208之間的平移。在一個(gè)實(shí)施例中，聚合器230可以被連接到fifo220，fifo220被連接到存儲器陣列208。在某些實(shí)施例中，聚合器230可以被連接到路由器206的一些或全部的fifo220。聚合器230可以從片上網(wǎng)絡(luò)架構(gòu)平移到路由器206與存儲器陣列208之間。在某些實(shí)施例中，聚合器230可以集中多個(gè)通道。

數(shù)據(jù)包(未示出)可以是碎片化的，使得數(shù)據(jù)可以作為碎片化的數(shù)據(jù)包經(jīng)由路由器206和/或多個(gè)鏈路210發(fā)送到存儲器陣列208和從存儲器陣列208發(fā)送。例如，64位可以被分解為四個(gè)16位的包或八個(gè)八位的包。將每個(gè)數(shù)據(jù)包發(fā)送到其目的地，而不需遵循相同的路徑。因此，需要四個(gè)時(shí)鐘循環(huán)加上跳躍(hop)以將數(shù)據(jù)包跨過網(wǎng)絡(luò)傳送，以讀取或?qū)懭肴我馕恢弥械拇鎯ζ?。此外，引線的量，如參考圖1a和圖1b所示，隨著片上網(wǎng)絡(luò)架構(gòu)202的使用而減少，如參考圖2a的存儲器裝置200所示。由于跨過每個(gè)結(jié)點(diǎn)的引線的低數(shù)量以及fifo220的使用，存儲器裝置200可以在與圖1a和圖1b所示的存儲器裝置相比增加的頻率下運(yùn)行。附加的實(shí)施例可以包含跨過片上網(wǎng)絡(luò)通道的serdes(例如，串行器/解串行器)的使用，以對于每個(gè)通道使用單個(gè)金屬軌道和/或引線。

此外，鑒于由片上網(wǎng)絡(luò)架構(gòu)202限定的布局和層級，可以在制造前對特定處理結(jié)點(diǎn)204做出給定系統(tǒng)中的任意通信的總延遲的線性預(yù)測。此外，可以精確地預(yù)測存儲器裝置的最終功耗。此外，由于數(shù)據(jù)包行經(jīng)網(wǎng)絡(luò)，可以在不必向整個(gè)網(wǎng)絡(luò)供電的情況下，跨過數(shù)據(jù)包的路徑連續(xù)地激活特定的路由器206。此外，盡管在存儲器裝置200中存在正在進(jìn)行的通信業(yè)務(wù)，存儲器陣列可以不需供電，除非存儲器陣列在使用中。

在某些實(shí)施例中，存儲器裝置200還可以包含多個(gè)調(diào)制器和/或多個(gè)解調(diào)器。圖2d圖示了路由器206的另一實(shí)施例。在一些實(shí)施例中，路由器206可以提供單信道(lane)通信，其可以是光學(xué)通道。從而，路由器206可以包含多個(gè)調(diào)制器/解調(diào)器280。調(diào)制器/解調(diào)器280可以調(diào)制信號以編碼數(shù)字信息，并且解調(diào)信號以解碼發(fā)送的信息。路由器206的每個(gè)fifo220可以經(jīng)由鏈路210與調(diào)制器/解調(diào)器280工作地連接。調(diào)制器/解調(diào)器280可以經(jīng)由鏈路210將一個(gè)路由器206工作地連接到另一路由器206。在某些實(shí)施例中，鏈路210可以是信道。信道可以是多個(gè)引線，單個(gè)引線或金屬軌道，和/或如果采用光電元件，可以是單個(gè)光學(xué)通道或多個(gè)光學(xué)通道。在某些實(shí)施例中，鏈路210可以是通道，比如光學(xué)通道或信道，和/或金屬鏈路。從而，調(diào)制器/解調(diào)器280可以調(diào)制和/或解調(diào)經(jīng)由單個(gè)信道通信發(fā)送的信號數(shù)據(jù)。

本公開的優(yōu)點(diǎn)包含矩陣之間降低的延遲、選擇性電源控制，這是由于未使用的簇(cluster)的電源可以完全關(guān)閉，而使用中的簇的諸電源可以接收電力。附加的優(yōu)點(diǎn)包含：可以在沒有延遲懲罰、不被制造工藝的物理參數(shù)以及裸芯尺寸限制的情況下，無限地增長存儲器密度。進(jìn)一步的優(yōu)點(diǎn)包含降低的寄生電容和電阻、改善的信號完整性，實(shí)施存儲器陣列的更多的可用裸芯面積，從而允許較高的存儲器密度、以及較高的運(yùn)行頻率。此外，可以在每個(gè)路由器中構(gòu)建多個(gè)通道，允許多個(gè)數(shù)據(jù)包跨過路由器被交換，從而向存儲器裝置中加入優(yōu)先通信的概念。此外，能夠以易失性和/或非易失性技術(shù)(比如，僅作為示例，sram，mram，pcm，reram，和/或閃存)利用每個(gè)fifo。

盡管前述內(nèi)容涉及本公開的實(shí)施例，但可以在不背離本公開的基本范圍的情況下，設(shè)計(jì)其他和進(jìn)一步的實(shí)施例，并且本公開的范圍由所附的權(quán)利要求確定。