本公開內(nèi)容的例子總體涉及電子電路，更具體地，涉及在從源同步接口進(jìn)行接收的控制設(shè)備中的校準(zhǔn)。

背景技術(shù)：

同步動態(tài)隨機(jī)存取存儲器(sdram)(諸如雙倍數(shù)據(jù)速率(ddr)sdram存儲器)由于它們的性能和密度而受到歡迎。為了減少存儲器芯片的面積，控制這些器件的大量重任就落到了存儲器控制設(shè)備上。這些存儲器控制設(shè)備可以存在于微處理器、專用集成電路(asic)、現(xiàn)場可編程門陣列(fpga)器件等等上，或者替換地，可以存在于僅僅專用于控制sdram存儲器的器件上。sdram存儲器包括與數(shù)據(jù)總線并聯(lián)的、提供源時鐘的源同步接口。

當(dāng)從源同步接口進(jìn)行接收時，在數(shù)據(jù)總線上的偏移和在源時鐘與數(shù)據(jù)總線之間的偏移對于穩(wěn)定的數(shù)據(jù)獲取提出挑戰(zhàn)。這樣的偏移會減小用于源時鐘對采樣數(shù)據(jù)總線的數(shù)據(jù)眼的有效的尺寸。補(bǔ)償偏移的一種技術(shù)涉及試圖在控制設(shè)備的實(shí)施期間內(nèi)匹配數(shù)據(jù)和時鐘路徑的延時。然而，這樣的技術(shù)受到片上變化(on-chipvariation,ocv)的影響，無論采用何種設(shè)計(jì)，這都會造成數(shù)據(jù)和時鐘路徑的延時的變化。而且，這樣的技術(shù)受限于特定的電壓和溫度(vt)點(diǎn)。由于在設(shè)備工作期間vt點(diǎn)的變化，因此無論采用何種設(shè)計(jì)，數(shù)據(jù)和時鐘路徑的延時都會發(fā)生變化。

技術(shù)實(shí)現(xiàn)要素：

本公開描述了用于從源同步接口接收的控制設(shè)備中的校準(zhǔn)的技術(shù)。在一個例子中，提供了用于從具有數(shù)據(jù)總線和源時鐘的源同步接口接收的控制設(shè)備。所述控制設(shè)備包括數(shù)據(jù)路徑、時鐘路徑、多路復(fù)用電路和校準(zhǔn)單元。數(shù)據(jù)路徑包括數(shù)據(jù)延時單元，其被耦接到采樣電路的數(shù)據(jù)輸入。時鐘路徑包括時鐘延時單元，其被耦接到采樣電路的時鐘輸入。多路復(fù)用電路用來選擇地將參考時鐘或數(shù)據(jù)總線耦接到數(shù)據(jù)延時單元的輸入，并且選擇地將參考時鐘或源時鐘耦接到時鐘延時單元的輸入。校準(zhǔn)單元被耦接到采樣電路的數(shù)據(jù)輸出。校準(zhǔn)單元可操作為根據(jù)采樣電路的數(shù)據(jù)輸出調(diào)節(jié)數(shù)據(jù)延時單元和時鐘延時單元的延時值，以確定和保持?jǐn)?shù)據(jù)路徑與時鐘路徑之間的相對延時。

可選地，校準(zhǔn)單元可操作為控制多路復(fù)用電路，以在第一模式下將參考時鐘耦接到數(shù)據(jù)延時單元和時鐘延時單元的輸入，以及在第二模式下將數(shù)據(jù)總線耦接到數(shù)據(jù)延時單元的輸入并將源時鐘耦接到時鐘延時單元的輸入。

可選地，在第一模式下，校準(zhǔn)單元調(diào)節(jié)數(shù)據(jù)延時單元和時鐘延時單元的延時值，以對準(zhǔn)數(shù)據(jù)路徑和時鐘路徑上的信號，以及將時鐘延時單元的輸出移位90度。

可選地，在第一模式下，校準(zhǔn)單元調(diào)節(jié)數(shù)據(jù)延時單元和時鐘延時單元的延時值，以對準(zhǔn)數(shù)據(jù)路徑和時鐘路徑上的信號，以及在第二模式下，校準(zhǔn)單元調(diào)節(jié)數(shù)據(jù)延時單元和時鐘延時單元的延時值，以使得源時鐘處在數(shù)據(jù)總線的數(shù)據(jù)眼的中心。

可選地，數(shù)據(jù)總線可包括多個數(shù)據(jù)信號，以及數(shù)據(jù)延時單元包括與多個數(shù)據(jù)信號分別相關(guān)聯(lián)的多個數(shù)字延時線。

可選地，在第一模式時，校準(zhǔn)單元調(diào)節(jié)多個數(shù)字延時線的抽頭值，以對準(zhǔn)多個數(shù)據(jù)信號。

可選地，控制設(shè)備還可以包括主延時單元，其具有被耦接為接收參考時鐘的輸入，和被耦接為按照主延時單元的輸出對參考時鐘進(jìn)行采樣的觸發(fā)器。校準(zhǔn)單元可以被耦接到觸發(fā)器的數(shù)據(jù)輸出，并且校準(zhǔn)單元可操作為對準(zhǔn)主延時單元的輸出與參考時鐘，確定主延時單元的輸出與參考時鐘之間的主相對延時，以及調(diào)節(jié)主延時單元的延時值以保持主相對延時。

可選地，校準(zhǔn)單元可操作為通過調(diào)節(jié)數(shù)據(jù)延時單元和時鐘延時單元的延時值來保持主延時單元的延時值相對于數(shù)據(jù)延時單元和時鐘延時單元的延時值的比值，從而保持在數(shù)據(jù)路徑與時鐘路徑之間的相對延時。

可選地，控制設(shè)備還可以包括固定延時電路，其具有被耦接為接收參考時鐘的輸入和被耦接到觸發(fā)器的數(shù)據(jù)輸入的輸出。

可選地，源同步接口包括同步動態(tài)隨機(jī)存取存儲器(sdram)接口，并且其中控制設(shè)備被布置在被耦接到具有sdram接口的sdram系統(tǒng)的集成電路(ic)中。

在另一個例子中，系統(tǒng)包括被耦接到存儲器控制設(shè)備的同步動態(tài)隨機(jī)存取存儲器(sdram)系統(tǒng)。sdram系統(tǒng)包括數(shù)據(jù)總線和源時鐘。存儲器控制設(shè)備包括采樣電路、數(shù)據(jù)延時單元、時鐘延時單元、多路復(fù)用電路和校準(zhǔn)單元。數(shù)據(jù)延時單元被耦接到采樣電路的數(shù)據(jù)輸入。時鐘延時單元被耦接到采樣電路的時鐘輸入。多路復(fù)用電路可操作為選擇地將參考時鐘或數(shù)據(jù)總線耦接到數(shù)據(jù)延時單元的輸入，和選擇地將參考時鐘或源時鐘耦接到時鐘延時單元的輸入。校準(zhǔn)單元被耦接到采樣電路的數(shù)據(jù)輸出。校準(zhǔn)單元可操作為根據(jù)采樣電路的數(shù)據(jù)輸出調(diào)節(jié)數(shù)據(jù)延時單元和時鐘延時單元的延時值，以便確定和保持在數(shù)據(jù)延時單元和時鐘延時單元的輸出之間的相對延時。

可選地，校準(zhǔn)單元可操作為控制多路復(fù)用電路，在第一模式下將參考時鐘耦接到數(shù)據(jù)延時單元和時鐘延時單元的輸入，以及在第一模式下，調(diào)節(jié)數(shù)據(jù)延時單元和時鐘延時單元的延時值以對準(zhǔn)數(shù)據(jù)延時單元和時鐘延時單元的輸出并且將時鐘延時單元的輸出移位90度。

可選地，校準(zhǔn)單元可操作為控制多路復(fù)用電路，在第一模式下將參考時鐘耦接到數(shù)據(jù)延時單元和時鐘延時單元的輸入，以及在第一模式下調(diào)節(jié)數(shù)據(jù)延時單元和時鐘延時單元的延時值以用于信號對準(zhǔn)。校準(zhǔn)單元還可操作為控制多路復(fù)用電路，在第二模式下將數(shù)據(jù)總線耦接到數(shù)據(jù)延時單元的輸入和將源時鐘耦接到時鐘延時單元的輸入，以及在第二模式下，調(diào)節(jié)數(shù)據(jù)延時單元和時鐘延時單元的延時值以使得源時鐘處在數(shù)據(jù)總線的數(shù)據(jù)眼的中心。

可選地，數(shù)據(jù)總線還可以包括多個數(shù)據(jù)信號，其中數(shù)據(jù)延時單元包括與多個數(shù)據(jù)信號分別相關(guān)聯(lián)的多個數(shù)字延時線。而在第一模式時，校準(zhǔn)單元可以用來調(diào)節(jié)多個數(shù)字延時線的抽頭值，以便對準(zhǔn)多個數(shù)據(jù)信號。

可選地，存儲器控制設(shè)備還可以包括主延時單元，其具有被耦接為接收參考時鐘的輸入和被耦接為根據(jù)主延時單元的輸出對參考時鐘進(jìn)行采樣的觸發(fā)器。校準(zhǔn)單元可被耦接到觸發(fā)器的數(shù)據(jù)輸出，以及校準(zhǔn)單元可操作為：對準(zhǔn)主延時單元的輸出與參考時鐘；確定主延時單元的輸出與參考時鐘之間的主相對延時和調(diào)節(jié)主延時單元的延時值，以保持主相對延時；以及通過調(diào)節(jié)數(shù)據(jù)延時單元和時鐘延時單元的延時值來保持主延時單元的延時值相對于數(shù)據(jù)延時單元和時鐘延時單元的延時值的比值，從而保持在數(shù)據(jù)路徑與時鐘路徑之間的相對延時。

在另一個例子中，用于從具有數(shù)據(jù)總線和源時鐘的源同步接口接收的方法包括：將參考時鐘耦接到數(shù)據(jù)路徑和時鐘路徑，數(shù)據(jù)路徑包括被耦接到采樣電路的數(shù)據(jù)輸入的數(shù)據(jù)延時單元，時鐘路徑包括被耦接到采樣電路的時鐘輸入的時鐘延時單元；控制數(shù)據(jù)延時單元和時鐘延時單元，以確定在數(shù)據(jù)路徑與時鐘路徑之間的相對延時；將數(shù)據(jù)總線耦接到數(shù)據(jù)路徑并將源時鐘耦接到時鐘路徑；以及控制數(shù)據(jù)延時單元和時鐘延時單元，以保持在數(shù)據(jù)路徑與時鐘路徑之間的相對延時。

可選地，所述控制數(shù)據(jù)延時單元和時鐘延時單元以確定在數(shù)據(jù)路徑與時鐘路徑之間的相對延時，可以包括調(diào)節(jié)數(shù)據(jù)延時單元和時鐘延時單元的延時值，以便對準(zhǔn)數(shù)據(jù)路徑和時鐘路徑上的信號以及使得時鐘延時單元的輸出移位90度。

可選地，所述控制數(shù)據(jù)延時單元和時鐘延時單元以確定在數(shù)據(jù)路徑與時鐘路徑之間的相對延時，可以包括調(diào)節(jié)數(shù)據(jù)延時單元和時鐘延時單元的延時值以便對準(zhǔn)數(shù)據(jù)路徑和時鐘路徑上的信號，將數(shù)據(jù)總線耦接到數(shù)據(jù)路徑并將源時鐘耦接到時鐘路徑，以及調(diào)節(jié)數(shù)據(jù)延時單元和時鐘延時單元的延時值，以使得源時鐘處在數(shù)據(jù)總線的數(shù)據(jù)眼的中心。

可選地，該方法還可以包括將參考時鐘耦接到主延時單元，對準(zhǔn)主延時單元的輸出和參考時鐘，控制主延時單元，以確定在主延時單元的輸出和參考時鐘之間的主相對延時，以及調(diào)節(jié)主延時單元的延時值，從而保持主相對延時。所述控制數(shù)據(jù)延時單元和時鐘延時單元以保持在數(shù)據(jù)路徑與時鐘路徑之間的相對延時，可包括調(diào)節(jié)數(shù)據(jù)延時單元和時鐘延時單元的延時值，以保持主延時單元的延時值相對于數(shù)據(jù)延時單元和時鐘延時單元的延時值的比值。

可選地，源同步接口可包括同步動態(tài)隨機(jī)存取存儲器(sdram)接口，以及其中數(shù)據(jù)路徑和時鐘路徑被布置在被耦接到具有sdram接口的sdram系統(tǒng)的集成電路(ic)中。

通過參考下面的具體實(shí)施方式，將可以明白這些和其它方面。

附圖說明

因此，通過參考示例性實(shí)施方案，可以明白理解以上闡述的特性的方式和在以上被簡要概述的、更具體的說明，其中某些說明在附圖上顯示。然而，應(yīng)當(dāng)指出，附圖僅僅顯示典型的示例性實(shí)施方案，因此，不應(yīng)當(dāng)看作為對范圍的限制。

圖1是示出具有被耦接到動態(tài)隨機(jī)存取存儲器(sdram)系統(tǒng)的集成電路(ic)的系統(tǒng)的一個例子的框圖；

圖2是示出存儲器控制設(shè)備的一個例子的框圖；

圖3是示出被用來從源同步設(shè)備的源同步接口接收的時序邏輯的例子的框圖；

圖4a和4b是被示為耦接到控制設(shè)備中的數(shù)據(jù)和時鐘路徑的信號的示例的信號圖，其中所述控制設(shè)備被耦接為從源同步接口接收；

圖5是示出在對準(zhǔn)和中心地設(shè)置時鐘(clockcentering)后，在被耦接為從源同步接口接收的控制設(shè)備中的數(shù)據(jù)和時鐘路徑上的信號的一個例子的信號圖；

圖6是示出從具有數(shù)據(jù)總線和源時鐘的源同步接口接收的方法的一個例子的流程圖；

圖7是示出管理在被耦接為從源同步接口接收的控制設(shè)備中的主延時單元的方法的一個例子的流程圖。

為了便于理解，在可能的情況下，用相同的附圖編號表示圖上共同的、相同的單元?？梢灶A(yù)期一個例子的元素可以在其它的例子中被有利地引用。

具體實(shí)施方式

本公開描述了用于從源同步接口接收的控制設(shè)備中進(jìn)行校準(zhǔn)的技術(shù)。在一個例子中，用于源同步接口的控制設(shè)備消除在并聯(lián)數(shù)據(jù)總線的比特與它的源同步時鐘之間的延時偏移以成功地獲取數(shù)據(jù)?？刂圃O(shè)備保持在系統(tǒng)的電壓、溫度、或二者(vt)變化時的去偏移效果?？刂圃O(shè)備消除沿?cái)?shù)據(jù)和時鐘路徑的片上工藝變化和失配的負(fù)面影響，以使得至采樣電路的數(shù)據(jù)與時鐘路徑被延時匹配?？刂圃O(shè)備在vt隨時間變化時保持時鐘與數(shù)據(jù)之間的相對延時。本公開內(nèi)容的這些和其它方面將在下面討論。

圖1是示出具有被耦接到動態(tài)隨機(jī)存取存儲器(sdram)系統(tǒng)106的集成電路(ic)102的系統(tǒng)100的一個例子的框圖。ic102和sdram系統(tǒng)106可被安裝在印刷電路板(pcb)101或其它類型的基底上。ic102包括存儲器控制設(shè)備104，其被通過總線109耦接到sdram系統(tǒng)106。總線109通過使用在pcb101上的互連而被實(shí)施?？偩€109提供在存儲器控制設(shè)備104與sdram系統(tǒng)106之間的控制接口112和源同步接口114?？刂平涌?12傳送控制信號(諸如地址、命令和時鐘信號)到sdram系統(tǒng)106。源同步接口114包括數(shù)據(jù)總線116和源時鐘118。對于sdram系統(tǒng)106，數(shù)據(jù)總線116輸送數(shù)據(jù)(dq)信號，以及源時鐘118包括一個或多個數(shù)據(jù)選通(datastrobe,dqs)信號?？偩€109可以輸送其它信號，諸如供電電源信號。ic102可以是專用于存儲器控制設(shè)備104的設(shè)備，或具有其它功能的設(shè)備，諸如微處理器、專用集成電路(asic)、現(xiàn)場可編程門陣列(fpga)、片上系統(tǒng)(soc)等等。

sdram系統(tǒng)106包括一個或多個sdram裝置110。sdram裝置110可以在被附著到pcb101的一個或多個模塊上提供一組或多組(rank)存儲器，諸如一個或多個雙列內(nèi)聯(lián)存儲器模塊(dimm)。替換地，sdram裝置110可被安裝在pcb101上而不用任何特定的模塊結(jié)構(gòu)。示例性sdram裝置110包括ddrsdram裝置(例如，ddr2、ddr3或ddr4裝置)。sdram系統(tǒng)106可包括支持sdram裝置110的運(yùn)行的其它電路，諸如寄存器、控制器等等(未示出)。

例如，每個sdram裝置110可包括源同步接口，其具有八個dq信號和至少一個dqs信號(例如，dqs信號和反dqs信號)。在sdram系統(tǒng)106中的一組可包括九個sdram裝置110，從而提供具有總共72個dq信號和至少9個dqs信號的源同步接口。sdram裝置110可以具有帶有其它數(shù)目的dq和dqs信號的源同步接口，所述組可以具有不同數(shù)目的sdram裝置，源同步接口114可以具有其它寬度。例如，某些sdram系統(tǒng)提供具有144個dq信號的寬度的數(shù)據(jù)總線。

圖2是示出存儲器控制設(shè)備104的一個例子的框圖。存儲器控制設(shè)備104包括應(yīng)用接口202、存儲器控制器204、物理(phy)單元210和輸入/輸出(io)電路216。應(yīng)用接口202接收將被從另一個電路(未示出)寫入到sdram系統(tǒng)106的數(shù)據(jù)(“寫數(shù)據(jù)”)，以及將從sdram系統(tǒng)106讀出的數(shù)據(jù)(“讀數(shù)據(jù)”)提供到另一個電路(未示出)。應(yīng)用接口202將寫數(shù)據(jù)提供給存儲器控制器204。存儲器控制器204生成寫作業(yè)(transaction)到sdram系統(tǒng)106并從sdram系統(tǒng)106生成寫作業(yè)。存儲器控制器204生成寫作業(yè)，用來將寫數(shù)據(jù)存儲在sdram系統(tǒng)106中，以及生成讀作業(yè)，用來從sdram系統(tǒng)106得到讀數(shù)據(jù)。

io電路216包括用于驅(qū)動在總線109上的信號、接收來自總線109的信號、整形(shaping)信號等等的電路。phy單元210提供在存儲器控制器204與io電路216之間的接口。phy單元210輸出地址、命令和時鐘信號，用于由io電路216通過控制接口112進(jìn)行傳輸。phy單元210輸出dq和dqs信號，用于由io電路216通過源同步接口114進(jìn)行傳輸，以寫入數(shù)據(jù)到sdram系統(tǒng)106。phy單元210接收由io電路216通過源同步接口114接收的dq和dqs信號作為輸入，用于讀出來自sdram系統(tǒng)106的數(shù)據(jù)。

phy單元210包括寫路徑邏輯212和讀路徑邏輯214。寫路徑邏輯212格式化來自存儲器控制器204的寫作業(yè)，以用于將命令和寫數(shù)據(jù)傳輸?shù)絪dram系統(tǒng)106。讀路徑邏輯214格式化來自存儲器控制器204的讀作業(yè)，以用于將命令傳輸?shù)絪dram系統(tǒng)106和從sdram系統(tǒng)106接收數(shù)據(jù)。讀路徑邏輯214包括時序邏輯208，用來控制從源同步接口114獲取讀數(shù)據(jù)。當(dāng)從sdram系統(tǒng)106的源同步接口114接收讀數(shù)據(jù)時，時序邏輯208補(bǔ)償數(shù)據(jù)總線116上的偏移和在數(shù)據(jù)總線116與源時鐘118之間的偏移。

圖3是示出時序邏輯208的一個例子的框圖。雖然時序邏輯208是對于sdram系統(tǒng)106的源同步接口進(jìn)行討論的，但從以下的討論將會看到，時序邏輯208可被使用來從任何類型的源同步裝置或系統(tǒng)的源同步接口進(jìn)行接收。在一個例子中，時序邏輯208包括數(shù)據(jù)路徑322、時鐘路徑324、多路復(fù)用電路315和校準(zhǔn)單元302。數(shù)據(jù)路徑322包括數(shù)據(jù)延時單元310，其被耦接到采樣電路319的數(shù)據(jù)輸入。時鐘路徑324包括時鐘延時單元312，其被耦接到采樣電路319的時鐘輸入。數(shù)據(jù)路徑322為n比特寬，其中n是大于零的整數(shù)并對應(yīng)于數(shù)據(jù)總線116的寬度。數(shù)據(jù)延時單元310可包括n條數(shù)字延時線(數(shù)字延時線311)，分別用于數(shù)據(jù)路徑322上的每個信號。時鐘延時單元312可包括數(shù)字延時線313，用于時鐘路徑324上的信號。數(shù)據(jù)路徑322還包括導(dǎo)體(用箭頭示意地示出)，用于在多路復(fù)用電路315與數(shù)據(jù)延時單元310之間和在數(shù)據(jù)延時單元310與采樣電路319之間路由信號。時鐘路徑324還包括導(dǎo)體(用箭頭示意地示出)，用于在多路復(fù)用電路315與時鐘延時單元312之間和在時鐘延時單元312與采樣電路319之間路由信號。

采樣電路319的數(shù)據(jù)輸出被耦接到校準(zhǔn)單元。采樣電路319的數(shù)據(jù)輸出是n比特寬，對應(yīng)于數(shù)據(jù)路徑322的寬度。采樣電路319可包括n個觸發(fā)器(觸發(fā)器320)分別對應(yīng)數(shù)據(jù)路徑322上的每個信號。時鐘延時單元312的輸出被耦接到每個觸發(fā)器320的時鐘輸入。

多路復(fù)用電路315包括多路復(fù)用器314和多路復(fù)用器316。多路復(fù)用器314包括多個輸入，其被耦接到源同步接口114的數(shù)據(jù)總線116和由時鐘源304生成的參考時鐘。多路復(fù)用器314的輸入為n比特寬，其中一個輸入接收數(shù)據(jù)總線116的n個信號，而另一個輸入被連接到參考時鐘。校準(zhǔn)單元302被耦接到多路復(fù)用器314的控制輸入，選擇數(shù)據(jù)總線116或參考時鐘耦接到數(shù)據(jù)路徑322。多路復(fù)用器316包括被耦接到源同步接口114的源時鐘118和參考時鐘的輸入。校準(zhǔn)單元302被耦接到多路復(fù)用器316的控制輸入，用來選擇源時鐘118或參考時鐘以耦接到時鐘路徑322。多路復(fù)用電路315可以通過io電路216接收來自數(shù)據(jù)總線116和源時鐘118的信號。

在一個例子中，時序邏輯208還包括主延時單元308，其被耦接到觸發(fā)器318的時鐘端口。主延時單元308可包括數(shù)字延時線309。主延時單元308包括被耦接為接收參考時鐘的輸入。觸發(fā)器318的數(shù)據(jù)輸入可被耦接為接收參考時鐘。在一個例子中，觸發(fā)器318的數(shù)據(jù)輸入可被耦接到固定延時電路306的輸出，固定延時電路306將固定延時加到參考時鐘。觸發(fā)器318的數(shù)據(jù)輸出被耦接到校準(zhǔn)單元302。

校準(zhǔn)單元302被耦接到主延時單元308、數(shù)據(jù)延時單元310和時鐘延時單元312的控制輸入。校準(zhǔn)單元302根據(jù)采樣電路319和觸發(fā)器318的數(shù)據(jù)輸出設(shè)置主延時單元308、數(shù)據(jù)延時單元310和時鐘延時單元312的延時值。例如，校準(zhǔn)單元302可以設(shè)置數(shù)字延時線309、數(shù)字延時線311和數(shù)字延時線313的抽頭值。校準(zhǔn)單元302可包括一個或多個狀態(tài)機(jī)(狀態(tài)機(jī)326)，所述狀態(tài)機(jī)響應(yīng)于觸發(fā)器318和采樣電路319的數(shù)據(jù)輸出來輸出延時值328。

在運(yùn)行時，校準(zhǔn)單元302控制時序邏輯208，通過在數(shù)據(jù)作業(yè)(例如，用于sdram系統(tǒng)106的讀作業(yè))開始之前動態(tài)地對數(shù)據(jù)路徑322和時鐘路徑324執(zhí)行去偏移來校準(zhǔn)以消除電壓、溫度的變化或這兩者的變化(被稱為vt的變化)以及片上的變化(ocv)的影響。被施加到數(shù)據(jù)路徑322上的信號的延時是由數(shù)據(jù)延時單元310施加的延時和數(shù)據(jù)路徑322的固有延時的總和。同樣地，被施加到時鐘路徑324上的信號的延時是由時鐘延時單元312施加的延時和時鐘路徑324的固有延時的總和。數(shù)據(jù)路徑322和時鐘路徑324的固有延時引起內(nèi)部(例如，片上)偏移。被施加到數(shù)據(jù)總線116和pcb102上的源時鐘118的延時被稱為外部偏移(例如，由ic102的外部的單元引起的偏移)。

數(shù)據(jù)路徑322和時鐘路徑324的固有延時隨存儲器控制設(shè)備104內(nèi)vt的變化而變化，因此內(nèi)部偏移隨vt的這種變化而變化。相反，存儲器控制設(shè)備104內(nèi)vt的變化對于外部環(huán)境沒有很大影響，因此，外部偏移相對于存儲器控制設(shè)備104內(nèi)vt的改變是恒定的或基本上恒定的。如果數(shù)據(jù)路徑322和時鐘路徑324的延時是不一致的，則數(shù)據(jù)總線與源時鐘之間的相對延時會隨時間而變化(例如，隨vt改變)。時序邏輯208不能通過試圖將數(shù)據(jù)延時單元310和時鐘延時單元312鎖定到特定的絕對延時值來補(bǔ)償偏移。將數(shù)據(jù)延時單元310和時鐘延時單元312鎖定到特定的絕對延時值，僅僅對于vt點(diǎn)被確定時的特定vt點(diǎn)是有效的，因此它不能補(bǔ)償在vt點(diǎn)改變時的內(nèi)部偏移。時序邏輯208通過確定在數(shù)據(jù)路徑322與時鐘路徑324之間的相對延時以及在數(shù)據(jù)作業(yè)期間進(jìn)行操作以保持相對延時的方式來補(bǔ)償偏移，而沒有采用鎖定絕對延時值。

校準(zhǔn)單元302通常執(zhí)行三個校準(zhǔn)步驟：(1)對準(zhǔn)數(shù)據(jù)路徑322和時鐘路徑324上的信號，以使得數(shù)據(jù)眼最大化并補(bǔ)償內(nèi)部偏移；(2)使得源時鐘處在數(shù)據(jù)眼的中心；以及(3)在數(shù)據(jù)作業(yè)期間更新數(shù)據(jù)延時單元310和時鐘延時單元312的延時值，以執(zhí)行自動vt跟蹤。校準(zhǔn)單元302可以控制多路復(fù)用電路315工作在兩種模式下：(1)自校準(zhǔn)模式，其中多路復(fù)用電路315將參考時鐘耦接到數(shù)據(jù)路徑322和時鐘路徑324；以及(2)作業(yè)模式，其中多路復(fù)用電路315將數(shù)據(jù)總線116耦接到數(shù)據(jù)路徑322，并且將源時鐘118耦接到時鐘路徑324。校準(zhǔn)過程首先是在假設(shè)外部偏移被最小化(例如，通過總線109的pcb軌跡匹配)下進(jìn)行描述的。

在第一校準(zhǔn)步驟(對準(zhǔn))中，校準(zhǔn)單元302調(diào)用自校準(zhǔn)模式。校準(zhǔn)單元302調(diào)節(jié)數(shù)據(jù)延時單元310和時鐘延時單元312的延時值，以對準(zhǔn)數(shù)據(jù)總線116和源時鐘118上的信號。如果數(shù)據(jù)總線116包括多個數(shù)據(jù)信號(例如，n>1)，則校準(zhǔn)單元302調(diào)節(jié)數(shù)據(jù)延時單元310的延時值，以對準(zhǔn)數(shù)據(jù)總線116上單獨(dú)的數(shù)據(jù)信號。將特定的信號與另一個信號對準(zhǔn)所需要的延時值被稱為“對準(zhǔn)延時值”。另外，校準(zhǔn)單元302調(diào)節(jié)主延時單元308的延時值，以對準(zhǔn)主延時單元308的輸出與參考時鐘信號(例如，由固定延時電路306輸出的)。校準(zhǔn)單元302然后調(diào)節(jié)主延時單元308的延時值，以確定在參考時鐘信號與主延時單元308的輸出之間的相對延時(被稱為“主相對延時”)。例如，校準(zhǔn)單元302可以將主延時單元308的輸出移位t/2，其中t是參考時鐘的周期。

圖4a是示出在自校準(zhǔn)模式下被耦接到數(shù)據(jù)路徑322和時鐘路徑324的信號的例子的信號圖。在本例中，數(shù)據(jù)總線116包括四個數(shù)據(jù)信號，因此在數(shù)據(jù)路徑322中有四條信號路徑，被稱為數(shù)據(jù)0到數(shù)據(jù)3。時鐘路徑324包括單個信號路徑，被稱為時鐘。在對準(zhǔn)之前，在數(shù)據(jù)路徑322上的信號被互相相對延時。校準(zhǔn)單元302可以選擇其中的一個信號作為參考，以及調(diào)節(jié)數(shù)據(jù)延時單元310的延時值，以確定用于其它信號的對準(zhǔn)延時值。通常，帶有最新邊沿的信號可被選擇作為參考，它可以是在數(shù)據(jù)路徑322上的數(shù)據(jù)信號，或是時鐘路徑324上的時鐘信號。在本例中，在數(shù)據(jù)3上的信號被選擇為參考，以及相關(guān)的對準(zhǔn)延時值a3是零。數(shù)據(jù)0到數(shù)據(jù)2上的信號相對于在數(shù)據(jù)3上的參考信號被延時，以及具有相關(guān)聯(lián)的對準(zhǔn)延時值a0，a1和a2。在時鐘上的信號相對于在數(shù)據(jù)3上的參考信號被延時，并且具有相關(guān)聯(lián)的對準(zhǔn)延時值adqs。校準(zhǔn)單元302調(diào)節(jié)數(shù)據(jù)延時單元310和時鐘延時單元312的延時值，以確定a0、a1、a2、a3和adqs。

圖4b是示出在自校準(zhǔn)模式中主數(shù)據(jù)和主時鐘信號的一個例子的信號圖。被稱為主數(shù)據(jù)的信號被耦接到觸發(fā)器318的數(shù)據(jù)輸入。被稱為主時鐘的信號被主延時單元308輸出，并被耦接到觸發(fā)器318的時鐘輸入。校準(zhǔn)單元302確定在主數(shù)據(jù)與主時鐘之間的對準(zhǔn)延時值am。固定延時電路306可被配置成在主數(shù)據(jù)與主時鐘之間有某個初始非零延時。如上所述，校準(zhǔn)單元302然后將主延時單元308的輸出移位一個固定量，以確定主相對延時(例如，移位t/2)。

參照圖3，校準(zhǔn)單元302可以使用狀態(tài)機(jī)326來根據(jù)調(diào)節(jié)延時值和測量觸發(fā)器318和采樣電路319的數(shù)據(jù)輸出值的迭代來確定對準(zhǔn)延時值a0、a1、a2、a3、adqs和am。在第二校準(zhǔn)步驟(放置時鐘到中心)中，校準(zhǔn)單元302再次地調(diào)用(或保持)自校準(zhǔn)模式。校準(zhǔn)單元302調(diào)節(jié)時鐘延時單元312的延時值，使得時鐘路徑324上的信號處在數(shù)據(jù)眼的中心。由于時鐘路徑324在第一校準(zhǔn)步驟中已對準(zhǔn)數(shù)據(jù)路徑322，因此放置時鐘到中心是通過調(diào)節(jié)時鐘延時單元312的延時值以將時鐘路徑324上的信號移位90度(例如，時鐘周期t的1/4)來執(zhí)行的。

圖5是示出在對準(zhǔn)和將時鐘放置到中心后，在數(shù)據(jù)路徑322和時鐘路徑324上的信號的一個例子的信號圖。數(shù)據(jù)0、數(shù)據(jù)1、數(shù)據(jù)2和數(shù)據(jù)3上的信號被對準(zhǔn)，如上所述。時鐘路徑324上的信號被移位一段移位延時adqs_qt，使得信號處在數(shù)據(jù)眼中(例如，adqs_qt＝t/4，其中t是時鐘周期)。因此，時鐘延時單元312的延時值是對準(zhǔn)延時值adqs與移位延時值adqs_qt的和。

回到圖3，在第二校準(zhǔn)步驟(將時鐘放置到中心)后，校準(zhǔn)單元302確定在數(shù)據(jù)路徑322與時鐘路徑324之間的相對延時。相對延時補(bǔ)償在特定vt點(diǎn)時的內(nèi)部偏移。在自校準(zhǔn)后，校準(zhǔn)單元302可以調(diào)用作業(yè)模式，并且源時鐘在讀作業(yè)期間被放置在數(shù)據(jù)眼的中心。在第三校準(zhǔn)步驟(vt跟蹤)中，校準(zhǔn)單元302運(yùn)行，以通過調(diào)節(jié)數(shù)據(jù)延時單元310與時鐘延時單元312的延時值來保持在數(shù)據(jù)路徑322與時鐘路徑324之間的相對延時。在vt跟蹤期間，校準(zhǔn)單元302調(diào)節(jié)主延時單元308的延時值，以便當(dāng)vt改變時保持在延時對準(zhǔn)期間所確定的主相對延時。校準(zhǔn)單元302保持在主延時單元308的延時值與數(shù)據(jù)延時單元310和時鐘延時單元312的延時值之間的比值(被稱為“傳動比值(gearratio)”)。校準(zhǔn)單元302改變數(shù)據(jù)延時單元310和時鐘延時單元312的絕對延時值以保持傳動比值，這將導(dǎo)致在vt改變時保持在數(shù)據(jù)路徑322與時鐘路徑324之間的相對延時，以及保持源時鐘處在數(shù)據(jù)眼的中心。

當(dāng)外部偏移被最小化時，校準(zhǔn)過程的對準(zhǔn)和將時鐘放置到中心的步驟可以通過使用自校準(zhǔn)模式而被執(zhí)行，而不需要外部校準(zhǔn)過程(例如，不需要涉及使用sdram系統(tǒng)106的校準(zhǔn)作業(yè)的外部訓(xùn)練過程)。如果外部偏移沒有被最小化，則因?yàn)橥獠科疲?zhǔn)過程的對準(zhǔn)步驟中執(zhí)行的對準(zhǔn)不會導(dǎo)致數(shù)據(jù)總線116與源時鐘118的對準(zhǔn)。這樣，在自校準(zhǔn)模式中將時鐘放置到中心不會導(dǎo)致源時鐘118處在數(shù)據(jù)眼的中心。因此，在某些例子中，校準(zhǔn)單元302可以在自校準(zhǔn)對準(zhǔn)后執(zhí)行外部校準(zhǔn)。校準(zhǔn)單元302可以響應(yīng)于來自phy單元210的外部校準(zhǔn)控制信號而引用外部校準(zhǔn)。對于外部校準(zhǔn)，校準(zhǔn)單元302調(diào)用作業(yè)模式，將數(shù)據(jù)總線耦接到數(shù)據(jù)路徑322并且將源時鐘118耦接到時鐘路徑324。phy單元210發(fā)起使用sdram系統(tǒng)106的一個或多個校準(zhǔn)作業(yè)，以及校準(zhǔn)單元302調(diào)節(jié)數(shù)據(jù)延時單元310和時鐘延時單元312的延時值，使得源時鐘處在數(shù)據(jù)眼的中心。新的延時值需要考慮特定vt點(diǎn)的外部偏移和內(nèi)部偏移。校準(zhǔn)單元302然后可以在讀作業(yè)期間執(zhí)行vt跟蹤，以調(diào)節(jié)延時值和保持傳動比值，如以上討論的，以便補(bǔ)償在內(nèi)部偏移中的對應(yīng)的改變。如以上討論的，外部偏移在存儲器控制設(shè)備104內(nèi)的vt改變時是恒定的或基本上恒定的。

圖6是示出從具有數(shù)據(jù)總線和源時鐘的源同步接口接收的方法600的一個例子的流程圖。方法600從步驟602開始，其中校準(zhǔn)單元302用來將參考時鐘耦接到數(shù)據(jù)和時鐘路徑，以用于自校準(zhǔn)模式。在步驟604，校準(zhǔn)單元302控制數(shù)據(jù)和時鐘延時單元310、312，以確定數(shù)據(jù)和時鐘路徑322、324之間的相對延時。在一個例子中，步驟604從步驟610開始，其中校準(zhǔn)單元302調(diào)節(jié)數(shù)據(jù)和時鐘延時單元310、312的延時值，以用于信號對準(zhǔn)。在步驟612，校準(zhǔn)單元302確定是否需要執(zhí)行外部校準(zhǔn)。例如，校準(zhǔn)單元302可以接收來自phy單元210的執(zhí)行外部校準(zhǔn)的指令。如果外部校準(zhǔn)沒有被執(zhí)行，則步驟604轉(zhuǎn)到步驟614，其中校準(zhǔn)單元302將時鐘延時單元312的輸出移位90度。如果外部校準(zhǔn)被執(zhí)行，則步驟604轉(zhuǎn)到步驟616，其中校準(zhǔn)單元302用來將數(shù)據(jù)總線耦接到數(shù)據(jù)路徑322，并且將源時鐘耦接到時鐘路徑324。在步驟618，校準(zhǔn)單元302調(diào)節(jié)數(shù)據(jù)和時鐘延時單元310、312的延時值，使得源時鐘處在數(shù)據(jù)眼的中心。

在步驟606，校準(zhǔn)單元302用來將數(shù)據(jù)總線耦接到數(shù)據(jù)路徑322，并且將源時鐘耦接到時鐘路徑324，以用于作業(yè)模式。在某些例子中，如果數(shù)據(jù)總線和源時鐘已經(jīng)分別被耦接到數(shù)據(jù)路徑322和時鐘路徑324，則步驟606可以被忽略。在步驟608，校準(zhǔn)單元302控制數(shù)據(jù)和時鐘延時單元310、312，以保持相對延時。在一個例子中，步驟608包括步驟620，其中校準(zhǔn)單元302調(diào)節(jié)數(shù)據(jù)和時鐘單元310、312的延時值，以保持相對于主延時單元308的相對延時的傳動比值。

圖7是示出管理主延時單元308的方法700的一個例子的流程圖。方法700在步驟702開始，其中參考時鐘被耦接到主延時單元308。例如，如圖3所示，主延時單元308的輸入被耦接到時鐘源304的輸出。在步驟703，校準(zhǔn)單元302調(diào)節(jié)主延時單元的延時值，用于信號對準(zhǔn)。在步驟704，校準(zhǔn)單元302確定在參考時鐘與主延時單元的輸出之間的主相對延時。校準(zhǔn)單元302可以在自校準(zhǔn)期間執(zhí)行步驟704。在步驟706，校準(zhǔn)單元302保持主相對延時。校準(zhǔn)單元302可在作業(yè)期間通過調(diào)節(jié)主延時單元308的延時值來保持主相對延時而執(zhí)行步驟706。

雖然上述的內(nèi)容針對具體的例子，但是在不背離本發(fā)明的基本范圍的前提下，可以設(shè)想其它和另外的例子，并且本發(fā)明的基本范圍由所附的權(quán)利要求確定。