無(wú)線通信裝置及方法
【專利摘要】公開了一種無(wú)線通信裝置及方法。一種在無(wú)線通信網(wǎng)絡(luò)中使用的傳輸節(jié)點(diǎn)，包括：用于將輔助數(shù)據(jù)發(fā)射到所述傳輸節(jié)點(diǎn)中的第二CPRI單元的第一CPRI單元。存儲(chǔ)器單元存儲(chǔ)所述輔助數(shù)據(jù)中的控制字?jǐn)?shù)據(jù)。存儲(chǔ)器寫入塊被連接在所述第一CPRI單元和所述存儲(chǔ)器單元之間，用于基于從所述第一CPRI單元接收的第一集合的幀定時(shí)信號(hào)來(lái)將所述控制字?jǐn)?shù)據(jù)寫入到所述存儲(chǔ)器單元。存儲(chǔ)器讀取和合并塊被連接到所述存儲(chǔ)器單元，用于基于第二集合的幀定時(shí)信號(hào)來(lái)讀取存儲(chǔ)在所述存儲(chǔ)器單元中的所述控制字，并且將所述控制字?jǐn)?shù)據(jù)和IQ數(shù)據(jù)合并，以及將合并輔助數(shù)據(jù)發(fā)射到所述第二CPRI單元。
【專利說(shuō)明】無(wú)線通信裝置及方法

【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及無(wú)線通信方法及裝置，更具體地說(shuō)，涉及在具有經(jīng)由通用公共無(wú)線接口(CPRI)的菊花鏈的系統(tǒng)的上行鏈路路徑中的兩個(gè)相鄰節(jié)點(diǎn)之間同步并轉(zhuǎn)發(fā)控制信息的方法。

【背景技術(shù)】
[0002]CPRI是行業(yè)標(biāo)準(zhǔn)，旨在定義無(wú)線電設(shè)備控制器(REC)和無(wú)線電設(shè)備(RE)之間的基站接口的規(guī)范說(shuō)明。圖1顯示了鏈100的拓?fù)浣Y(jié)構(gòu)，其中鏈100包括經(jīng)由CPRI接口連接的若干節(jié)點(diǎn)(102a-102d)。節(jié)點(diǎn)102a是REC節(jié)點(diǎn)，節(jié)點(diǎn)102d是RE節(jié)點(diǎn)，節(jié)點(diǎn)102b和102c可以是REC節(jié)點(diǎn)或RE節(jié)點(diǎn)。如節(jié)點(diǎn)102b中所示的，為了支持CPRI菊花鏈配置，每個(gè)節(jié)點(diǎn)都具有通過其輔助接口 106a和106b連接的一對(duì)CPRI單元104a和104b。鏈100可以位于一個(gè)傳輸節(jié)點(diǎn)(例如，eNodeB或中繼節(jié)點(diǎn))或跨越一個(gè)以上的傳輸節(jié)點(diǎn)。
[0003]在下行鏈路傳輸中，包括同步字、基本幀編號(hào)和超高幀編號(hào)的定時(shí)流108跨越鏈100傳播，并且包括IQ數(shù)據(jù)和控制字的下行鏈路數(shù)據(jù)流110跟隨定時(shí)流108，而在上行鏈路傳輸中，定時(shí)流108以點(diǎn)對(duì)點(diǎn)的方式從一個(gè)節(jié)點(diǎn)發(fā)射到另一個(gè)節(jié)點(diǎn)，而當(dāng)從一個(gè)CPRI單元發(fā)射到一個(gè)REC或RE節(jié)點(diǎn)內(nèi)的另一個(gè)CPRI單元的時(shí)候，包括IQ數(shù)據(jù)和控制字的上行鏈路數(shù)據(jù)流112不跟隨定時(shí)流108。因此，例如，在REC或RE節(jié)點(diǎn)102b中，在上行鏈路傳輸中的兩個(gè)CPRI單元104a和104b之間存在定時(shí)差，這對(duì)于將來(lái)自下行鏈路節(jié)點(diǎn)102c的控制字無(wú)縫轉(zhuǎn)發(fā)到上行鏈路節(jié)點(diǎn)102a產(chǎn)生了問題。
[0004]因此，期望在將控制字轉(zhuǎn)發(fā)到鏈中的下一個(gè)節(jié)點(diǎn)之前，將控制字和上行鏈路傳輸中的定時(shí)流同步。

【專利附圖】

【附圖說(shuō)明】
[0005]通過參照優(yōu)選實(shí)施例的以下說(shuō)明書和附圖，本發(fā)明連同其中的目標(biāo)和優(yōu)點(diǎn)，或可被更好地理解，在附圖中:
[0006]圖1是顯示了鏈的拓?fù)浣Y(jié)構(gòu)的示意方框圖，其中該鏈包括經(jīng)由CPRI接口連接的若干節(jié)點(diǎn)；
[0007]圖2顯示了 CPRI協(xié)議的幀層級(jí)和符號(hào)索引；
[0008]圖3根據(jù)本發(fā)明的一個(gè)實(shí)施例，是RE/REC節(jié)點(diǎn)的示意方框圖；
[0009]圖4根據(jù)本發(fā)明的一個(gè)實(shí)施例，是說(shuō)明了在經(jīng)由CPRI單元的鏈中連接的兩個(gè)相鄰節(jié)點(diǎn)之間同步和轉(zhuǎn)發(fā)控制信息的方法的流程圖。

【具體實(shí)施方式】
[0010]結(jié)合附圖在下面陳述的詳細(xì)說(shuō)明書旨在作為本發(fā)明當(dāng)前優(yōu)選實(shí)施例的說(shuō)明書，并且不旨在表示本發(fā)明被實(shí)踐的唯一形式。應(yīng)了解，相同或等同功能或可通過旨在被包括在本發(fā)明精神和范圍內(nèi)的不同實(shí)施例來(lái)完成。在附圖中，相似符號(hào)被用于表示相似元件。而且，術(shù)語(yǔ)“包括”或其任何其它變化形式旨在涵蓋非排他性內(nèi)容，例如包括一列元件或步驟的模塊、電路、器件組件、結(jié)構(gòu)以及方法步驟不僅僅包括這些元件但可能包括其它沒有明確列出的或是這些模塊、電路、器件組件、或方法固有的元件。由“包括”進(jìn)行的元件或步驟，沒有更多的限制，不排除包括元件或步驟的附加相同元件或步驟的存在。
[0011]在一個(gè)實(shí)施例中，本發(fā)明提供了一種用于在無(wú)線通信網(wǎng)絡(luò)中的鏈中使用的傳輸節(jié)點(diǎn)。所述傳輸節(jié)點(diǎn)包括具有用于將輔助數(shù)據(jù)發(fā)射到所述傳輸節(jié)點(diǎn)中的第二 CPRI單元的第一輔助接口的第一 CPRI單元，其中所述輔助數(shù)據(jù)包括控制字?jǐn)?shù)據(jù)和IQ數(shù)據(jù)。所述傳輸節(jié)點(diǎn)還包括:用于存儲(chǔ)所述控制字?jǐn)?shù)據(jù)的存儲(chǔ)器單元；被連接在所述第一輔助接口和所述存儲(chǔ)器單元之間的存儲(chǔ)器寫入塊，用于基于從所述第一輔助接口接收的第一集合的幀定時(shí)信號(hào)將所述控制字?jǐn)?shù)據(jù)寫入到所述存儲(chǔ)器單元；以及，被連接到所述存儲(chǔ)器單元的存儲(chǔ)器讀取和合并塊，用于基于第二集合的幀定時(shí)信號(hào)讀取存儲(chǔ)在所述存儲(chǔ)器單元中的所述控制字并且將所述控制字?jǐn)?shù)據(jù)和來(lái)自所述第一輔助接口的所述IQ數(shù)據(jù)合并，其中所述第二 CPRI單元包括被連接到所述讀取和合并塊的第二輔助接口，用于接收合并輔助數(shù)據(jù)。
[0012]在另一個(gè)實(shí)施例中，本發(fā)明提供了一種操作在無(wú)線通信網(wǎng)絡(luò)中的鏈中使用的傳輸節(jié)點(diǎn)的方法。所述方法包括:基于從所述第一輔助接口接收的第一集合的幀定時(shí)信號(hào)，將從第一 CPRI單元的第一輔助接口發(fā)射的輔助數(shù)據(jù)中的控制字?jǐn)?shù)據(jù)寫入到存儲(chǔ)器單元，其中所述輔助數(shù)據(jù)包括所述控制字?jǐn)?shù)據(jù)和IQ數(shù)據(jù)。所述方法還包括:基于從所述傳輸節(jié)點(diǎn)中的第二 CPRI單元的第二輔助接口接收的第二集合的幀定時(shí)信號(hào)，讀取存儲(chǔ)在所述存儲(chǔ)器單元中的所述控制字?jǐn)?shù)據(jù)；將從所述存儲(chǔ)器單元中讀取的所述控制字?jǐn)?shù)據(jù)和從所述第一輔助接口接收的所述IQ數(shù)據(jù)合并；以及將合并輔助數(shù)據(jù)發(fā)射到所述第二輔助接口。
[0013]現(xiàn)在參照?qǐng)D2，圖2是說(shuō)明了 CPRI協(xié)議中的幀層級(jí)和符號(hào)索引的示意圖?；編哂?6個(gè)字，索引為W = 0...15 ;256個(gè)時(shí)分復(fù)用基本幀，索引為X = 0...255，形成了超高幀；以及，對(duì)于無(wú)線電幀的150個(gè)超高幀，索引為Z = 0...149。無(wú)線電幀是要在由RE節(jié)點(diǎn)或REC節(jié)點(diǎn)提供的無(wú)線電區(qū)域(小區(qū)或扇區(qū))上發(fā)射和接收的幀?；編某掷m(xù)時(shí)間大約是260.4ns。因此，無(wú)線電幀的持續(xù)時(shí)間為10ms。
[0014]正如上面所提到的，基本幀具有16個(gè)字，W = 0...15。在索引W = O的字是用于控制字的，其余字(W= 1...15)專用于U平面同相和正交相位(IQ)數(shù)據(jù)傳送(IQ數(shù)據(jù)塊)?？刂谱?jǐn)?shù)據(jù)的長(zhǎng)度依賴于CPRI鏈路速率。在基本幀中，字內(nèi)的每個(gè)字節(jié)(8比特)通過索引Y來(lái)尋址。因此，在614.4Mb/s的最小CPRI鏈路速率時(shí)，Y = 0，這意味著基本幀具有128比特，其中8比特用于控制字?jǐn)?shù)據(jù)，其余120比特是IQ數(shù)據(jù)比特，而在9830.4Mb/秒的最大CPRI鏈路速率時(shí)，Y = 0...15，這意味著基本幀總共具有2048比特，其中128比特用于控制字?jǐn)?shù)據(jù)，其余1920比特是IQ數(shù)據(jù)比特。在9830.4Mb/s的最大CPRI鏈路速率時(shí)，在超高幀中總共具有32768比特用于控制字?jǐn)?shù)據(jù)。
[0015]參照?qǐng)D3，根據(jù)本發(fā)明的一個(gè)實(shí)施例，RE/REC節(jié)點(diǎn)300包括第一 CPRI單元104a和第二 CPRI單元104b。第一 CPRI單元104a具有第一輔助接口 106a，用于將輔助數(shù)據(jù)發(fā)射到第二 CPRI單元104b的第二輔助接口 106b。輔助數(shù)據(jù)包括控制字?jǐn)?shù)據(jù)和IQ數(shù)據(jù)。RE/REC節(jié)點(diǎn)300還包括用于存儲(chǔ)控制字?jǐn)?shù)據(jù)的存儲(chǔ)器單元302。例如，存儲(chǔ)器單元302是大小為256X128或1024x32的緩沖先入先出(FIFO)，以保持來(lái)自第一 CPRI單元104a的控制字?jǐn)?shù)據(jù)，因此FIFO足夠深使得以9830.4Mb/s的最大CPRI鏈路速率將所有控制字?jǐn)?shù)據(jù)存儲(chǔ)在一個(gè)超高幀中。存儲(chǔ)器單元302可以是RE/REC節(jié)點(diǎn)300的存儲(chǔ)器(例如，ROM、RAM或閃存存儲(chǔ)器)的一部分。
[0016]存儲(chǔ)器寫入塊304被連接在第一輔助接口 106a和存儲(chǔ)器單元302之間，用于基于從第一輔助接口 106a接收的第一集合的幀定時(shí)信號(hào)310，將從第一輔助接口 106a接收的原始輔助數(shù)據(jù)308中的控制字?jǐn)?shù)據(jù)306寫入到存儲(chǔ)器單元302。
[0017]在一個(gè)優(yōu)選實(shí)施例中，存儲(chǔ)器寫入塊304包括被連接到第一輔助接口 106a的第一定時(shí)和管理邏輯單元312以及被連接到第一定時(shí)和管理邏輯單元312、第一輔助接口 106a和存儲(chǔ)器單元302的存儲(chǔ)器寫入接口 314。
[0018]第一定時(shí)和管理邏輯單元312從第一輔助接口 106a接收第一集合的幀定時(shí)信號(hào)310,并基于第一集合的巾貞定時(shí)信號(hào)310生成存儲(chǔ)器寫入信號(hào)316。
[0019]在一個(gè)優(yōu)選實(shí)施例中，第一集合的幀定時(shí)信號(hào)310包括用于指示第一 CPRI單元104a已同步到鏈100中的下行鏈路節(jié)點(diǎn)的第一同步狀態(tài)信號(hào)310a，以及指示用于檢測(cè)輔助數(shù)據(jù)中的控制字?jǐn)?shù)據(jù)的第一 CPRI單元104a中的當(dāng)前分段編號(hào)的第一分段編號(hào)310b。
[0020]分段是在具有一定長(zhǎng)度的基本幀的比特組塊。例如，分段被定義為具有32比特的長(zhǎng)度，因此在9830.4Mb/s的最大CPRI鏈路速率的基本幀中具有64個(gè)分段，其中最初的4個(gè)分段是控制字?jǐn)?shù)據(jù)，其余60個(gè)分段是IQ數(shù)據(jù)。第一分段編號(hào)從I開始，CPRI單元104a對(duì)分段編號(hào)進(jìn)行計(jì)數(shù)，并給第一定時(shí)和管理邏輯單元312提供第一分段編號(hào)310b。
[0021]當(dāng)?shù)谝?CPRI單元104a已經(jīng)與鏈100中的下行鏈路節(jié)點(diǎn)同步并且已經(jīng)檢測(cè)到第一CPRI單元104a中的原始輔助數(shù)據(jù)308中的控制數(shù)據(jù)306的時(shí)候，第一定時(shí)和管理邏輯單元312利用存儲(chǔ)器寫入信號(hào)316指令存儲(chǔ)器寫入接口 314將控制數(shù)據(jù)306寫入到存儲(chǔ)器單元302。在一個(gè)優(yōu)選實(shí)施例中，控制字?jǐn)?shù)據(jù)306是通過將第一分段編號(hào)310b和預(yù)定分段編號(hào)進(jìn)行比較而被檢測(cè)的。預(yù)定分段編號(hào)被設(shè)置為基本幀中的控制字?jǐn)?shù)據(jù)中的分段編號(hào)，因此，如果第一分段編號(hào)310b小于或等于預(yù)定分段編號(hào)，當(dāng)前數(shù)據(jù)是控制字?jǐn)?shù)據(jù)。第一定時(shí)和管理邏輯單元312可以是RE/REC節(jié)點(diǎn)300的處理器的一部分，或是硬件塊，所述硬件塊包括用于將第一分段編號(hào)310b和預(yù)定分段編號(hào)進(jìn)行比較的第一比較器和用于選通第一比較器的輸出信號(hào)和第一同步狀態(tài)信號(hào)的門。
[0022]基于從第一定時(shí)和管理邏輯單元312接收的存儲(chǔ)器寫入信號(hào)316，存儲(chǔ)器寫入接口 314將控制字?jǐn)?shù)據(jù)306寫入到存儲(chǔ)器單元302。存儲(chǔ)器寫入接口 314可以是RE/REC節(jié)點(diǎn)300的處理器的一部分。
[0023]RE/REC節(jié)點(diǎn)300還包括被連接在第二 CPRI單元104b的第二輔助接口 106b和存儲(chǔ)器單元302之間的存儲(chǔ)器讀取和合并塊320，用于基于第二集合的幀定時(shí)信號(hào)322讀取存儲(chǔ)在存儲(chǔ)器單元302中的控制字?jǐn)?shù)據(jù)306，將控制字?jǐn)?shù)據(jù)和來(lái)自第一輔助接口 106a的原始輔助數(shù)據(jù)306中的IQ數(shù)據(jù)合并，以及將合并最終輔助數(shù)據(jù)324提供給第二輔助接口 106b。
[0024]在一個(gè)優(yōu)選實(shí)施例中，存儲(chǔ)器讀取和合并塊314包括:被連接到第二輔助接口106b的第二定時(shí)管理邏輯單元326 ;被連接在第二定時(shí)和管理邏輯單元326和存儲(chǔ)器單元302之間的存儲(chǔ)器寫入接口 328 ;以及被連接到存儲(chǔ)器寫入接口 328、第一輔助接口 106a和第二輔助接口 106b的合并邏輯單元330。
[0025]第二定時(shí)和管理邏輯單元326從第二輔助接口 106b接收第二集合的幀定時(shí)信號(hào)322，并基于第二集合的幀定時(shí)信號(hào)322生成存儲(chǔ)器讀取信號(hào)332。
[0026]在一個(gè)優(yōu)選實(shí)施例中，第二集合的幀定時(shí)信號(hào)322包括用于指示第二 CPRI單元104b已與鏈100中的上行鏈路節(jié)點(diǎn)同步的第二同步狀態(tài)信號(hào)以及指示用于檢測(cè)合并最終輔助數(shù)據(jù)324中的控制字?jǐn)?shù)據(jù)的第二 CPRI單元104b中的當(dāng)前分段編號(hào)的第二分段編號(hào)322b。
[0027]當(dāng)?shù)诙?CPRI單元104b已經(jīng)與鏈100中的上行鏈路節(jié)點(diǎn)同步并且已經(jīng)檢測(cè)到第二CPRI單元104b中的輔助數(shù)據(jù)中的控制字?jǐn)?shù)據(jù)的時(shí)候，第二定時(shí)和管理邏輯單元326利用存儲(chǔ)器讀取信號(hào)332指令存儲(chǔ)器讀取接口 328從存儲(chǔ)器單元302讀取控制數(shù)據(jù)306。在一個(gè)優(yōu)選實(shí)施例中，控制字?jǐn)?shù)據(jù)306是通過將第二分段編號(hào)322b和預(yù)定分段編號(hào)進(jìn)行比較而被檢測(cè)的。如果第二分段編號(hào)322b小于或等于預(yù)定分段編號(hào)，當(dāng)前數(shù)據(jù)是控制字?jǐn)?shù)據(jù)。
[0028]第二定時(shí)和管理邏輯單元326可以是RE/REC節(jié)點(diǎn)300的處理器的一部分，或是硬件塊，所述硬件塊包括用于將第二分段編號(hào)322b和預(yù)定分段編號(hào)進(jìn)行比較的第二比較器和用于選通第二比較器的輸出信號(hào)和第二同步狀態(tài)信號(hào)的門。
[0029]基于從第二定時(shí)和管理邏輯單元332接收的存儲(chǔ)器讀取信號(hào)332，存儲(chǔ)器讀取接口 328讀取存儲(chǔ)在存儲(chǔ)器單元302中的控制字?jǐn)?shù)據(jù)306。存儲(chǔ)器讀取接口 328可以是RE/REC節(jié)點(diǎn)300的處理器的一部分。
[0030]合并邏輯單元330將來(lái)自存儲(chǔ)器讀取接口 328的控制字?jǐn)?shù)據(jù)306和來(lái)自第一輔助接口 106a的原始輔助數(shù)據(jù)306中的IQ數(shù)據(jù)合并，并且將合并最終輔助數(shù)據(jù)324提供給第二輔助接口 106b。
[0031]圖4是說(shuō)明了在具有經(jīng)由CPRI的菊花鏈的系統(tǒng)的上行鏈路路徑中的兩個(gè)相鄰節(jié)點(diǎn)之間同步和轉(zhuǎn)發(fā)控制字?jǐn)?shù)據(jù)的方法的流程圖。
[0032]方法400開始于步驟402，基于從第一輔助接口接收的第一集合的幀定時(shí)信號(hào)，將從第一 CPRI單元的第一輔助接口發(fā)射的輔助數(shù)據(jù)中的控制字?jǐn)?shù)據(jù)寫入到存儲(chǔ)器單元，其中正如圖2所討論的，所述輔助數(shù)據(jù)包括控制字?jǐn)?shù)據(jù)和IQ數(shù)據(jù)。
[0033]在一個(gè)優(yōu)選實(shí)施例中，存儲(chǔ)器單元302是大小為256X128或1024x32的緩沖先入先出(FIFO)，以保持來(lái)自第一 CPRI單元的傳入控制字?jǐn)?shù)據(jù)，因此FIFO足夠深使得以9830.4Mb/s的最大CPRI鏈路速率將所有控制字?jǐn)?shù)據(jù)存儲(chǔ)在一個(gè)超高幀中。存儲(chǔ)器單元可以是RE/REC節(jié)點(diǎn)的存儲(chǔ)器(例如，ROM、RAM或閃存存儲(chǔ)器)的一部分。
[0034]在一個(gè)優(yōu)選實(shí)施例中，存儲(chǔ)器寫入信號(hào)基于第一集合的幀定時(shí)信號(hào)被生成，用于指令將控制字?jǐn)?shù)據(jù)寫入到存儲(chǔ)器單元。
[0035]在一個(gè)優(yōu)選實(shí)施例中，第一集合的幀定時(shí)信號(hào)包括用于指示第一 CPRI單元已同步到鏈中的下行鏈路節(jié)點(diǎn)的第一同步狀態(tài)信號(hào)，以及指示用于檢測(cè)輔助數(shù)據(jù)中的控制字?jǐn)?shù)據(jù)的第一 CPRI單元中的當(dāng)前分段編號(hào)的第一分段編號(hào)。
[0036]分段是在具有一定長(zhǎng)度的基本幀的比特組塊。例如，分段被定義為具有32比特的長(zhǎng)度，因此在9830.4Mb/s的最大CPRI鏈路速率的基本幀中具有64個(gè)分段，其中最初的4個(gè)分段是控制字?jǐn)?shù)據(jù)，其余60個(gè)分段是IQ數(shù)據(jù)。第一分段編號(hào)從I開始，CPRI單元104a對(duì)分段編號(hào)進(jìn)行計(jì)數(shù)并給第一定時(shí)和管理邏輯單元312提供第一分段編號(hào)。
[0037]當(dāng)?shù)谝?CPRI單元已經(jīng)與鏈中的下行鏈路節(jié)點(diǎn)同步并且已經(jīng)檢測(cè)草第一 CPRI單元中的輔助數(shù)據(jù)中的控制字?jǐn)?shù)據(jù)的時(shí)候，存儲(chǔ)器寫入信號(hào)被生成。在一個(gè)優(yōu)選實(shí)施例中，輔助數(shù)據(jù)中的控制字?jǐn)?shù)據(jù)是通過將輔助數(shù)據(jù)中的當(dāng)前分段編號(hào)和預(yù)定分段編號(hào)進(jìn)行比較而被檢測(cè)的，其中預(yù)定分段編號(hào)被設(shè)置為基本幀中的控制字?jǐn)?shù)據(jù)的分段編號(hào)，因此，如果第一分段編號(hào)小于或等于預(yù)定分段編號(hào)，當(dāng)前數(shù)據(jù)是控制字?jǐn)?shù)據(jù)。
[0038]在步驟404，基于從第二 CPRI單元的第二輔助接口接收的第二集合的幀定時(shí)信號(hào)，來(lái)讀取存儲(chǔ)在存儲(chǔ)器單元中的控制字?jǐn)?shù)據(jù)。
[0039]在一個(gè)優(yōu)選實(shí)施例中，存儲(chǔ)器讀取信號(hào)基于第二集合的幀定時(shí)信號(hào)被生成，用于指令從存儲(chǔ)器單元讀取控制字?jǐn)?shù)據(jù)。
[0040]在一個(gè)優(yōu)選實(shí)施例中，第二集合的幀定時(shí)信號(hào)包括用于指示第二 CPRI單元已同步到鏈中的上行鏈路節(jié)點(diǎn)的第二同步狀態(tài)信號(hào)，以及指示用于檢測(cè)輔助數(shù)據(jù)中的控制字?jǐn)?shù)據(jù)的第二 CPRI單元中的當(dāng)前分段編號(hào)的第二分段編號(hào)。
[0041]當(dāng)?shù)诙?CPRI單元已經(jīng)與鏈中的上行鏈路節(jié)點(diǎn)同步并且已經(jīng)檢測(cè)到第二 CPRI單元中的輔助數(shù)據(jù)中的控制字?jǐn)?shù)據(jù)的時(shí)候，存儲(chǔ)器讀取信號(hào)被生成。在一個(gè)優(yōu)選實(shí)施例中，輔助數(shù)據(jù)中的控制字?jǐn)?shù)據(jù)是通過將輔助數(shù)據(jù)中的當(dāng)前分段編號(hào)和預(yù)定分段編號(hào)進(jìn)行比較而被檢測(cè)的，其中預(yù)定分段編號(hào)被設(shè)置為基本幀中的控制字?jǐn)?shù)據(jù)的分段編號(hào)，因此，如果第二分段編號(hào)小于或等于預(yù)定分段編號(hào)，當(dāng)前數(shù)據(jù)是控制字?jǐn)?shù)據(jù)。
[0042]在步驟406，從存儲(chǔ)器單元讀取的控制字?jǐn)?shù)據(jù)與從第一輔助接口接收的輔助數(shù)據(jù)中的IQ數(shù)據(jù)合并。
[0043]在步驟408，合并輔助數(shù)據(jù)被發(fā)射到第二輔助接口。
[0044]提出本發(fā)明優(yōu)選實(shí)施例的說(shuō)明書是為了說(shuō)明和描述，而不旨在是詳盡的或?qū)⒈景l(fā)明限于所公開的形成。本領(lǐng)域所屬技術(shù)人員應(yīng)了解，在不脫離其中的寬發(fā)明概念的情況下，可以做出修改。因此，應(yīng)了解，本發(fā)明并不限于所公開的實(shí)施例，而是涵蓋了由附屬權(quán)利要求所定義的本發(fā)明精神和范圍內(nèi)的修改。
【權(quán)利要求】
1.一種用于在無(wú)線通信網(wǎng)絡(luò)的鏈中使用的傳輸節(jié)點(diǎn)，包括: 第一 CPRI單元，所述第一 CPRI單元包括第一輔助接口，所述第一輔助接口用于將輔助數(shù)據(jù)發(fā)射到所述傳輸節(jié)點(diǎn)中的第二 CPRI單元，其中，所述輔助數(shù)據(jù)包括控制字?jǐn)?shù)據(jù)和IQ數(shù)據(jù)； 存儲(chǔ)器單元，所述存儲(chǔ)器單元用于存儲(chǔ)所述控制字?jǐn)?shù)據(jù)； 存儲(chǔ)器寫入塊，所述存儲(chǔ)器寫入塊被連接在所述第一輔助接口和所述存儲(chǔ)器單元之間，用于基于從所述第一輔助接口接收的第一集合的幀定時(shí)信號(hào)，來(lái)將所述控制字?jǐn)?shù)據(jù)寫入到所述存儲(chǔ)器單元；以及 存儲(chǔ)器讀取和合并塊，所述存儲(chǔ)器讀取和合并塊被連接到所述存儲(chǔ)器單元，用于基于第二集合的幀定時(shí)信號(hào)來(lái)讀取存儲(chǔ)在所述存儲(chǔ)器單元中的所述控制字，以及將所述控制字?jǐn)?shù)據(jù)和來(lái)自所述第一輔助接口的所述IQ數(shù)據(jù)合并， 其中，所述第二 CPRI單元包括第二輔助接口，所述第二輔助接口被連接到所述存儲(chǔ)器讀取和合并塊，用于接收合并輔助數(shù)據(jù)。
2.權(quán)利要求1所述的傳輸節(jié)點(diǎn)，其中，所述存儲(chǔ)器寫入塊包括: 存儲(chǔ)器寫入接口，所述存儲(chǔ)器寫入接口被連接在所述第一輔助接口和所述存儲(chǔ)器單元之間，用于基于存儲(chǔ)器寫入信號(hào)來(lái)將所述控制字?jǐn)?shù)據(jù)寫入到所述存儲(chǔ)器單元；以及 第一定時(shí)和管理邏輯單元，所述第一定時(shí)和管理邏輯單元被連接在所述第一輔助接口和所述存儲(chǔ)器寫入接口之間，用于接收所述第一集合的幀定時(shí)信號(hào)，以及基于所述第一集合的幀定時(shí)信號(hào)來(lái)生成所述存儲(chǔ)器寫入信號(hào)。
3.根據(jù)權(quán)利要求2所述的傳輸節(jié)點(diǎn)，其中，所述第一集合的幀定時(shí)信號(hào)包括: 第一同步狀態(tài)信號(hào)，所述第一同步狀態(tài)信號(hào)用于指示所述第一 CPRI單元已同步到所述鏈中的下行鏈路節(jié)點(diǎn)；以及 第一分段編號(hào)，所述第一分段編號(hào)用于檢測(cè)所述第一 CPRI單元中的所述輔助數(shù)據(jù)中的所述控制字?jǐn)?shù)據(jù)。
4.根據(jù)權(quán)利要求3所述的傳輸節(jié)點(diǎn)，其中，當(dāng)所述第一CPRI單元已經(jīng)與所述鏈中的所述下行鏈路節(jié)點(diǎn)同步并且已經(jīng)檢測(cè)到所述輔助數(shù)據(jù)中的所述控制字?jǐn)?shù)據(jù)的時(shí)候，所述第一定時(shí)和管理邏輯單元利用所述存儲(chǔ)器寫入信號(hào)來(lái)指令所述存儲(chǔ)器寫入接口將所述控制數(shù)據(jù)寫入到所述存儲(chǔ)器單元。
5.根據(jù)權(quán)利要求1所述的傳輸節(jié)點(diǎn)，其中，所述存儲(chǔ)器讀取和合并塊包括: 存儲(chǔ)器讀取接口，所述存儲(chǔ)器讀取接口被連接到所述存儲(chǔ)器單元，用于基于存儲(chǔ)器讀取信號(hào)來(lái)讀取存儲(chǔ)在所述存儲(chǔ)器單元中的所述控制字?jǐn)?shù)據(jù)； 合并邏輯單元，所述合并邏輯單元被連接到所述存儲(chǔ)器讀取接口和所述第一輔助接口，用于將從所述存儲(chǔ)器讀取接口接收的所述控制字?jǐn)?shù)據(jù)和從所述第一輔助接口發(fā)射的所述IQ數(shù)據(jù)合并；以及 第二定時(shí)和管理邏輯單元，所述第二定時(shí)和管理邏輯單元被連接在所述第二輔助接口和所述存儲(chǔ)器讀取接口之間，用于基于從所述第二輔助接口接收的所述第二集合的幀定時(shí)信號(hào)來(lái)生成所述存儲(chǔ)器讀取信號(hào)。
6.根據(jù)權(quán)利要求5所述的傳輸節(jié)點(diǎn)，其中，所述第二集合的幀定時(shí)信號(hào)包括: 第二同步狀態(tài)信號(hào)，所述第二同步狀態(tài)信號(hào)用于指示所述第二 CPRI單元已經(jīng)與所述鏈中的上行鏈路節(jié)點(diǎn)同步；以及 第二分段編號(hào)，所述第二分段編號(hào)用于檢測(cè)所述輔助數(shù)據(jù)中的所述控制字?jǐn)?shù)據(jù)。
7.根據(jù)權(quán)利要求6所述的傳輸節(jié)點(diǎn)，其中，當(dāng)所述第二CPRI單元已經(jīng)與所述鏈中的所述上行鏈路節(jié)點(diǎn)同步并且已經(jīng)檢測(cè)到所述輔助數(shù)據(jù)中的所述控制數(shù)據(jù)的時(shí)候，所述第二定時(shí)和管理邏輯單元利用所述存儲(chǔ)器讀取信號(hào)來(lái)指令所述存儲(chǔ)器讀取接口從所述存儲(chǔ)器單元讀取所述控制數(shù)據(jù)。
8.根據(jù)權(quán)利要求1所述的傳輸節(jié)點(diǎn)，其中，所述存儲(chǔ)器單元包括多個(gè)寄存器，所述多個(gè)寄存器被配置成雙端口 FIFO堆棧。
9.一種操作傳輸節(jié)點(diǎn)的方法，所述傳輸節(jié)點(diǎn)用于在無(wú)線通信網(wǎng)絡(luò)中的鏈中使用，所述方法包括: 基于從第一 CPRI單元的第一輔助接口接收的第一集合的幀定時(shí)信號(hào)，將從所述第一輔助接口發(fā)射的輔助數(shù)據(jù)中的控制字?jǐn)?shù)據(jù)寫入到存儲(chǔ)器單元，其中，所述輔助數(shù)據(jù)包括所述控制字?jǐn)?shù)據(jù)和IQ數(shù)據(jù)； 基于從所述傳輸節(jié)點(diǎn)中的第二 CPRI單元的第二輔助接口接收的第二集合的幀定時(shí)信號(hào)，讀取存儲(chǔ)在所述存儲(chǔ)器單元中的所述控制字?jǐn)?shù)據(jù)； 將從所述存儲(chǔ)器單元讀取的所述控制字?jǐn)?shù)據(jù)和從所述第一輔助接口接收的所述IQ數(shù)據(jù)合并；以及 將合并輔助數(shù)據(jù)發(fā)射到所述第二輔助接口。
10.根據(jù)權(quán)利要求9所述的方法，其中，存儲(chǔ)器寫入信號(hào)是基于所述第一集合的幀定時(shí)信號(hào)被生成，用于指令將所述控制字?jǐn)?shù)據(jù)寫入到所述存儲(chǔ)器單元。
11.根據(jù)權(quán)利要求10所述的方法，其中，所述第一集合的幀定時(shí)信號(hào)包括: 第一同步狀態(tài)信號(hào)，所述第一同步狀態(tài)信號(hào)用于指示所述第一 CPRI單元已同步到所述鏈中的下行鏈路節(jié)點(diǎn)；以及 第一分段編號(hào)，所述第一分段編號(hào)用于檢測(cè)所述輔助數(shù)據(jù)中的所述控制字?jǐn)?shù)據(jù)，其中，當(dāng)所述第一 CPRI單元已同步到所述鏈中的所述下行鏈路節(jié)點(diǎn)并且已經(jīng)檢測(cè)到所述輔助數(shù)據(jù)的所述控制字?jǐn)?shù)據(jù)的時(shí)候，生成所述存儲(chǔ)器寫入信號(hào)。
12.根據(jù)權(quán)利要求9所述的方法，其中，存儲(chǔ)器讀取信號(hào)是基于所述第二集合的幀定時(shí)信號(hào)被生成，用于指令從所述存儲(chǔ)器單元讀取所述控制字?jǐn)?shù)據(jù)。
13.根據(jù)權(quán)利要求12所述的方法，其中，所述第二集合的幀定時(shí)信號(hào)包括: 第二同步狀態(tài)信號(hào)，所述第二同步狀態(tài)信號(hào)用于指示所述第二 CPRI單元已同步到所述鏈中的上行鏈路節(jié)點(diǎn)；以及 第二分段編號(hào)，所述第二分段編號(hào)用于檢測(cè)所述輔助數(shù)據(jù)中的所述控制字?jǐn)?shù)據(jù)，其中，當(dāng)所述第二 CPRI單元已同步到所述鏈中的所述上行鏈路節(jié)點(diǎn)并且已經(jīng)檢測(cè)到所述輔助數(shù)據(jù)中的所述控制數(shù)據(jù)的時(shí)候，生成所述存儲(chǔ)器讀取信號(hào)。
14.根據(jù)權(quán)利要求9所述的方法，其中，所述存儲(chǔ)器單元包括多個(gè)寄存器，所述多個(gè)寄存器被配置成雙端口 FIFO堆棧。
【文檔編號(hào)】G06F13/16GK104281546SQ201410315754
【公開日】2015年1月14日 申請(qǐng)日期:2014年7月3日 優(yōu)先權(quán)日:2013年7月10日
【發(fā)明者】阿爾溫德·加爾, 索姆維爾·達(dá)西亞, 薩欽·賈殷, 阿爾溫德·考?？? 阿林達(dá)姆·辛哈 申請(qǐng)人:飛思卡爾半導(dǎo)體公司