具有新型管腳排列結(jié)構(gòu)的單片機(jī)芯片的制作方法
【專利摘要】本發(fā)明公開了一種具有新型管腳排列結(jié)構(gòu)的單片機(jī)芯片，其包括：芯片本體；第一管腳組，其設(shè)置于上述芯片本體的一側(cè)，該第一管腳組至少包括ISP編程腳和外部中斷腳；第二管腳組，其相對上述第一管腳組而設(shè)置于芯片本體的另一側(cè)，該第二管腳組至少包括接地腳、電源腳和復(fù)位腳。本發(fā)明的芯片可以兼容不用腳數(shù)的電路板，并且電源腳和接地腳皆位于同側(cè)的第二管腳組內(nèi)，取代了以前的斜交對稱的排列結(jié)構(gòu)，可以有效由于防止芯片插反而對芯片所造成的損傷。
【專利說明】具有新型管腳排列結(jié)構(gòu)的單片機(jī)芯片

【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及一種單片機(jī)芯片，具體涉及一種具有新型管腳排列結(jié)構(gòu)的單片機(jī)芯 片。

【背景技術(shù)】
[0002] 對于不同管腳數(shù)的芯片，若使用傳統(tǒng)的8051管腳排列，則每種管腳數(shù)的芯片之間 的腳位都是不兼容的，這給產(chǎn)品的升級帶來了很大的不便。假如以前使用的是20腳的單片 機(jī)，為了產(chǎn)品功能升級，現(xiàn)在需要使用28腳的單片機(jī)，但是由于管腳的不兼容，則用戶的線 路板必須全部重新制作。另外，這種不兼容也會給工具的制作（例如制作編程器）增加了 復(fù)雜度。其中很特別一點(diǎn)的是，由于傳統(tǒng)的8051管腳的排列規(guī)律，所有管腳數(shù)的單片機(jī)的 電源腳和地線都是斜角對稱的，而這種設(shè)計的芯片，一旦芯片插反，勢必導(dǎo)致電源和地線反 接而燒毀芯片。


【發(fā)明內(nèi)容】

[0003] 為了解決上述技術(shù)問題，本發(fā)明提供了一種可以兼容各種具有不同腳數(shù)量的單片 機(jī)且可以有效保護(hù)芯片不受損傷的具有新型管腳排列結(jié)構(gòu)的單片機(jī)芯片。
[0004] 為了達(dá)到上述目的，本發(fā)明的技術(shù)方案如下：具有新型管腳排列結(jié)構(gòu)的單片機(jī)芯 片，其包括：
[0005] 芯片本體；
[0006] 第一管腳組，其設(shè)置于上述芯片本體的一側(cè)，該第一管腳組至少包括ISP編程腳 和外部中斷腳；
[0007] 第二管腳組，其相對上述第一管腳組而設(shè)置于芯片本體的另一側(cè)，該第二管腳組 至少包括接地腳、電源腳和復(fù)位腳。
[0008] 進(jìn)一步地，上述的ISP編程腳和外部中斷腳各設(shè)置為兩個，該外部中斷腳依次設(shè) 置于該ISP編程腳之后。
[0009] 進(jìn)一步地，上述的第一管腳組還包括設(shè)置于上述外部中斷腳組之后的用于擴(kuò)充芯 片功能的第一自由腳。
[0010] 進(jìn)一步地，上述的第一自由腳的數(shù)量為偶數(shù)個。
[0011] 進(jìn)一步地，上述的復(fù)位腳包括第一復(fù)位腳和第二復(fù)位腳，接地腳、第一復(fù)位腳、電 源腳和第二復(fù)位腳依次設(shè)置。
[0012] 進(jìn)一步地，上述的第二管腳組還包括設(shè)置于上述第二復(fù)位腳之后的多個用于擴(kuò)充 芯片功能的第二自由腳。
[0013] 進(jìn)一步地，上述的第二自由腳的數(shù)量為偶數(shù)個。
[0014] 采用上述技術(shù)方案的有益效果在于：本發(fā)明的管腳排列結(jié)構(gòu)主要由第一管腳組和 第二管腳組組成，其分設(shè)于芯片本體的相對兩側(cè)，該第一管腳組和第二管腳組包括用于編 程、外部中斷、接地、供電和復(fù)位的多個基礎(chǔ)管腳，可以兼容不用腳數(shù)的電路板，并且電源腳 和接地腳皆位于同側(cè)的第二管腳組內(nèi)，取代了以前的斜交對稱的排列結(jié)構(gòu)，可以有效由于 防止芯片插反而對芯片所造成的損傷。

【專利附圖】

【附圖說明】
[0015] 圖1為本發(fā)明的具有新型管腳排列結(jié)構(gòu)的單片機(jī)芯片在一種實施方式下的結(jié)構(gòu) 示意圖。
[0016] 圖2為本發(fā)明的具有新型管腳排列結(jié)構(gòu)的單片機(jī)芯片在另一種實施方式下的結(jié) 構(gòu)示意圖。
[0017] 圖3為本發(fā)明的具有新型管腳排列結(jié)構(gòu)的單片機(jī)芯片在另一種實施方式下的結(jié) 構(gòu)示意圖。
[0018] 圖4為本發(fā)明的具有新型管腳排列結(jié)構(gòu)的單片機(jī)芯片在另一種實施方式下的結(jié) 構(gòu)示意圖。
[0019] 圖5為本發(fā)明的具有新型管腳排列結(jié)構(gòu)的單片機(jī)芯片在另一種實施方式下的結(jié) 構(gòu)示意圖。
[0020] 圖6為本發(fā)明的具有新型管腳排列結(jié)構(gòu)的單片機(jī)芯片在另一種實施方式下的結(jié) 構(gòu)示意圖。
[0021] 其中，1.芯片本體2.第一管腳組21. ISP編程腳22.外部中斷腳3.第二管腳組 31.接地腳32.電源腳33.復(fù)位腳331.第一復(fù)位腳332.第二復(fù)位腳41.第一自由腳42.第 二自由腳。

【具體實施方式】
[0022] 下面結(jié)合附圖詳細(xì)說明本發(fā)明的優(yōu)選實施方式。
[0023] 為了達(dá)到本發(fā)明的目的，如圖1所示，在本發(fā)明的具有新型管腳排列結(jié)構(gòu)的單片 機(jī)芯片的一種實施方式中，其包括：芯片本體1 ;第一管腳組2,其設(shè)置于芯片本體1的一 偵牝該第一管腳組2包括依次設(shè)置的兩個ISP編程腳21和兩個外部中斷腳22 ;第二管腳組 3,其相對上述第一管腳組2而設(shè)置于芯片本體1的另一側(cè)，該第二管腳組3包括接地腳31、 電源腳32和復(fù)位腳33。該管腳排列結(jié)構(gòu)主要由第一管腳組3和第二管腳組3組成，其分設(shè) 于芯片本體1的相對兩側(cè)，該第一管腳組2和第二管腳組3包括用于編程、外部中斷、接地、 供電和復(fù)位的多個基礎(chǔ)管腳，可以兼容不用腳數(shù)的電路板，并且電源腳32和接地腳31皆位 于同側(cè)的第二管腳組3內(nèi)，取代了以前的斜交對稱的排列結(jié)構(gòu)，可以有效由于防止芯片插 反而對芯片所造成的損傷。
[0024]為了進(jìn)一步地優(yōu)化本發(fā)明的實施效果，如圖1所示，在本發(fā)明的具有新型管腳排 列結(jié)構(gòu)的單片機(jī)芯片的另一種實施方式中，在前一個實施方式的基礎(chǔ)上，上述的復(fù)位腳33 包括第一復(fù)位腳331和第二復(fù)位腳332,接地腳31、第一復(fù)位腳331、電源腳32和第二復(fù)位 腳332依次設(shè)置，形成更為優(yōu)化的基礎(chǔ)管腳組。
[0025] 為了達(dá)到本發(fā)明的目的，如圖2所示，在本發(fā)明的具有新型管腳排列結(jié)構(gòu)的單片 機(jī)芯片的另一種實施方式中，該芯片是在第一種實施方式的基礎(chǔ)上擴(kuò)充出來的，其包括：芯 片本體1 ;第一管腳組2,其設(shè)置于芯片本體1的一側(cè)，該第一管腳組2包括依次設(shè)置的兩個 ISP編程腳21、兩個外部中斷腳22和四個第一自由腳41 ;第二管腳組3,其相對上述第一管 腳組2而設(shè)置于芯片本體1的另一側(cè)，該第二管腳組3包括依次設(shè)置的接地腳31、電源腳 32、復(fù)位腳33和四個第二自由腳42。該管腳排列結(jié)構(gòu)主要由第一管腳組3和第二管腳組3 組成，其分設(shè)于芯片本體1的相對兩側(cè)，該第一管腳組2和第二管腳組3包括用于編程、夕卜 部中斷、接地、供電和復(fù)位的多個基礎(chǔ)管腳，可以兼容不用腳數(shù)的電路板，并且電源腳32和 接地腳31皆位于同側(cè)的第二管腳組3內(nèi)，取代了以前的斜交對稱的排列結(jié)構(gòu)，可以有效由 于防止芯片插反而對芯片所造成的損傷。
[0026] 為了進(jìn)一步地優(yōu)化本發(fā)明的實施效果，如圖2所示，在本發(fā)明的具有新型管腳排 列結(jié)構(gòu)的單片機(jī)芯片的另一種實施方式中，在前一個實施方式的基礎(chǔ)上，上述的復(fù)位腳33 包括第一復(fù)位腳331和第二復(fù)位腳332,接地腳31、第一復(fù)位腳331、電源腳32、第二復(fù)位腳 332和四個第二自由腳42依次設(shè)置，形成更為優(yōu)化的基礎(chǔ)管腳組。
[0027] 為了達(dá)到本發(fā)明的目的，如圖3所示，在本發(fā)明的具有新型管腳排列結(jié)構(gòu)的單片 機(jī)芯片的另一種實施方式中，該芯片是在第一種實施方式的基礎(chǔ)上擴(kuò)充出來的，其包括：芯 片本體1 ;第一管腳組2,其設(shè)置于芯片本體1的一側(cè)，該第一管腳組2包括依次設(shè)置的兩個 ISP編程腳21、兩個外部中斷腳22和六個第一自由腳41 ;第二管腳組3,其相對上述第一管 腳組2而設(shè)置于芯片本體1的另一側(cè)，該第二管腳組3包括依次設(shè)置的接地腳31、電源腳 32、復(fù)位腳33和六個第二自由腳42。該管腳排列結(jié)構(gòu)主要由第一管腳組3和第二管腳組3 組成，其分設(shè)于芯片本體1的相對兩側(cè)，該第一管腳組2和第二管腳組3包括用于編程、夕卜 部中斷、接地、供電和復(fù)位的多個基礎(chǔ)管腳，可以兼容不用腳數(shù)的電路板，并且電源腳32和 接地腳31皆位于同側(cè)的第二管腳組3內(nèi)，取代了以前的斜交對稱的排列結(jié)構(gòu)，可以有效由 于防止芯片插反而對芯片所造成的損傷。
[0028] 為了進(jìn)一步地優(yōu)化本發(fā)明的實施效果，如圖3所示，在本發(fā)明的具有新型管腳排 列結(jié)構(gòu)的單片機(jī)芯片的另一種實施方式中，在前一個實施方式的基礎(chǔ)上，上述的復(fù)位腳33 包括第一復(fù)位腳331和第二復(fù)位腳332,接地腳31、第一復(fù)位腳331、電源腳32、第二復(fù)位腳 332和六個第二自由腳42依次設(shè)置，形成更為優(yōu)化的基礎(chǔ)管腳組。
[0029] 為了達(dá)到本發(fā)明的目的，如圖4所示，在本發(fā)明的具有新型管腳排列結(jié)構(gòu)的單片 機(jī)芯片的另一種實施方式中，該芯片是在第一種實施方式的基礎(chǔ)上擴(kuò)充出來的，其包括：芯 片本體1 ;第一管腳組2,其設(shè)置于芯片本體1的一側(cè)，該第一管腳組2包括依次設(shè)置的兩個 ISP編程腳21、兩個外部中斷腳22和十個第一自由腳41 ;第二管腳組3,其相對上述第一管 腳組2而設(shè)置于芯片本體1的另一側(cè)，該第二管腳組3包括依次設(shè)置的接地腳31、電源腳 32、復(fù)位腳33和十個第二自由腳42。該管腳排列結(jié)構(gòu)主要由第一管腳組3和第二管腳組3 組成，其分設(shè)于芯片本體1的相對兩側(cè)，該第一管腳組2和第二管腳組3包括用于編程、夕卜 部中斷、接地、供電和復(fù)位的多個基礎(chǔ)管腳，可以兼容不用腳數(shù)的電路板，并且電源腳32和 接地腳31皆位于同側(cè)的第二管腳組3內(nèi)，取代了以前的斜交對稱的排列結(jié)構(gòu)，可以有效由 于防止芯片插反而對芯片所造成的損傷。
[0030] 為了進(jìn)一步地優(yōu)化本發(fā)明的實施效果，如圖4所示，在本發(fā)明的具有新型管腳排 列結(jié)構(gòu)的單片機(jī)芯片的另一種實施方式中，在前一個實施方式的基礎(chǔ)上，上述的復(fù)位腳33 包括第一復(fù)位腳331和第二復(fù)位腳332,接地腳31、第一復(fù)位腳331、電源腳32、第二復(fù)位腳 332和十個第二自由腳42依次設(shè)置，形成更為優(yōu)化的基礎(chǔ)管腳組。
[0031] 為了達(dá)到本發(fā)明的目的，如圖5所示，在本發(fā)明的具有新型管腳排列結(jié)構(gòu)的單片 機(jī)芯片的另一種實施方式中，該芯片是在第一種實施方式的基礎(chǔ)上擴(kuò)充出來的，其包括：芯 片本體1 ;第一管腳組2,其設(shè)置于芯片本體1的一側(cè)，該第一管腳組2包括依次設(shè)置的兩個 ISP編程腳21、兩個外部中斷腳22和十二個第一自由腳41 ;第二管腳組3,其相對上述第一 管腳組2而設(shè)置于芯片本體1的另一側(cè)，該第二管腳組3包括依次設(shè)置的接地腳31、電源 腳32、復(fù)位腳33和十二個第二自由腳42。該管腳排列結(jié)構(gòu)主要由第一管腳組3和第二管 腳組3組成，其分設(shè)于芯片本體1的相對兩側(cè)，該第一管腳組2和第二管腳組3包括用于編 程、外部中斷、接地、供電和復(fù)位的多個基礎(chǔ)管腳，可以兼容不用腳數(shù)的電路板，并且電源腳 32和接地腳31皆位于同側(cè)的第二管腳組3內(nèi)，取代了以前的斜交對稱的排列結(jié)構(gòu)，可以有 效由于防止芯片插反而對芯片所造成的損傷。
[0032] 為了進(jìn)一步地優(yōu)化本發(fā)明的實施效果，如圖5所示，在本發(fā)明的具有新型管腳排 列結(jié)構(gòu)的單片機(jī)芯片的另一種實施方式中，在前一個實施方式的基礎(chǔ)上，上述的復(fù)位腳33 包括第一復(fù)位腳331和第二復(fù)位腳332,接地腳31、第一復(fù)位腳331、電源腳32、第二復(fù)位腳 332和十二個第二自由腳42依次設(shè)置，形成更為優(yōu)化的基礎(chǔ)管腳組。
[0033] 為了達(dá)到本發(fā)明的目的，如圖6所示，在本發(fā)明的具有新型管腳排列結(jié)構(gòu)的單片 機(jī)芯片的另一種實施方式中，該芯片是在第一種實施方式的基礎(chǔ)上擴(kuò)充出來的，其包括：芯 片本體1 ;第一管腳組2,其設(shè)置于芯片本體1的一側(cè)，該第一管腳組2包括依次設(shè)置的兩個 ISP編程腳21、兩個外部中斷腳22和十六個第一自由腳41 ;第二管腳組3,其相對上述第一 管腳組2而設(shè)置于芯片本體1的另一側(cè)，該第二管腳組3包括依次設(shè)置的接地腳31、電源 腳32、復(fù)位腳33和十六個第二自由腳42。該管腳排列結(jié)構(gòu)主要由第一管腳組3和第二管 腳組3組成，其分設(shè)于芯片本體1的相對兩側(cè)，該第一管腳組2和第二管腳組3包括用于編 程、外部中斷、接地、供電和復(fù)位的多個基礎(chǔ)管腳，可以兼容不用腳數(shù)的電路板，并且電源腳 32和接地腳31皆位于同側(cè)的第二管腳組3內(nèi)，取代了以前的斜交對稱的排列結(jié)構(gòu)，可以有 效由于防止芯片插反而對芯片所造成的損傷。
[0034] 為了進(jìn)一步地優(yōu)化本發(fā)明的實施效果，如圖6所示，在本發(fā)明的具有新型管腳排 列結(jié)構(gòu)的單片機(jī)芯片的另一種實施方式中，在前一個實施方式的基礎(chǔ)上，上述的復(fù)位腳33 包括第一復(fù)位腳331和第二復(fù)位腳332,接地腳31、第一復(fù)位腳331、電源腳32、第二復(fù)位腳 332和十六個第二自由腳42依次設(shè)置，形成更為優(yōu)化的基礎(chǔ)管腳組。
[0035] 以上所述的僅是本發(fā)明的優(yōu)選實施方式，應(yīng)當(dāng)指出，對于本領(lǐng)域的普通技術(shù)人員 來說，在不脫離本發(fā)明創(chuàng)造構(gòu)思的前提下，還可以做出若干變形和改進(jìn)，這些都屬于本發(fā)明 的保護(hù)范圍。
【權(quán)利要求】
1. 具有新型管腳排列結(jié)構(gòu)的單片機(jī)芯片，其特征在于，包括： 芯片本體； 第一管腳組，其設(shè)置于所述芯片本體的一側(cè)，所述第一管腳組至少包括ISP編程腳和 外部中斷腳； 第二管腳組，其相對所述第一管腳組而設(shè)置于所述芯片本體的另一側(cè)，所述第二管腳 組至少包括接地腳、電源腳和復(fù)位腳。
2. 根據(jù)權(quán)利要求1所述的具有新型管腳排列結(jié)構(gòu)的單片機(jī)芯片，其特征在于，所述ISP 編程腳和所述外部中斷腳各設(shè)置為兩個，所述外部中斷腳依次設(shè)置于所述ISP編程腳之 后。
3. 根據(jù)權(quán)利要求1或2所述的具有新型管腳排列結(jié)構(gòu)的單片機(jī)芯片，其特征在于，所述 第一管腳組還包括設(shè)置于所述外部中斷腳之后的用于擴(kuò)充芯片功能的第一自由腳。
4. 根據(jù)權(quán)利要求3所述的具有新型管腳排列結(jié)構(gòu)的單片機(jī)芯片，其特征在于，所述第 一自由腳的數(shù)量為偶數(shù)個。
5. 根據(jù)權(quán)利要求1所述的具有新型管腳排列結(jié)構(gòu)的單片機(jī)芯片，其特征在于，所述復(fù) 位腳包括第一復(fù)位腳和第二復(fù)位腳，所述接地腳、第一復(fù)位腳、電源腳和第二復(fù)位腳依次設(shè) 置。
6. 根據(jù)權(quán)利要求1或5所述的具有新型管腳排列結(jié)構(gòu)的單片機(jī)芯片，其特征在于，所述 第二管腳組還包括設(shè)置于所述第二復(fù)位腳之后的多個用于擴(kuò)充芯片功能的第二自由腳。
7. 根據(jù)權(quán)利要求6所述的具有新型管腳排列結(jié)構(gòu)的單片機(jī)芯片，其特征在于，所述第 二自由腳的數(shù)量為偶數(shù)個。
【文檔編號】G06F11/36GK104090840SQ201410313343
【公開日】2014年10月8日 申請日期:2014年7月2日 優(yōu)先權(quán)日:2014年7月2日
【發(fā)明者】姚永平 申請人:南通國芯微電子有限公司