一種接口模塊帶電插拔的方法和設(shè)備的制作方法
【專利摘要】本發(fā)明的實(shí)施例公開一種接口模塊帶電插拔的方法和設(shè)備，涉及多媒體應(yīng)用技術(shù)，解決了在電子系統(tǒng)設(shè)計(jì)中，由于主板無法支持對(duì)應(yīng)的應(yīng)用模塊設(shè)備熱插拔，導(dǎo)致應(yīng)用模塊設(shè)備無法根據(jù)實(shí)際需求進(jìn)行升級(jí)或更新的問題。該方法包括：當(dāng)所述系統(tǒng)總線檢測到所述接口模塊拔離所述邏輯模塊時(shí)，所述邏輯模塊通過所述系統(tǒng)總線對(duì)應(yīng)的總線端接收所述系統(tǒng)總線發(fā)送的第一使能信號(hào)；根據(jù)所述第一使能信號(hào)關(guān)閉所述系統(tǒng)總線對(duì)應(yīng)的總線端至所述接口模塊對(duì)應(yīng)的設(shè)備端的信號(hào)傳輸，以使得所述接口模塊拔離后的所述系統(tǒng)總線保持系統(tǒng)內(nèi)信號(hào)正常傳輸。本發(fā)明的實(shí)施例應(yīng)用于I2S總線及I2S設(shè)備。
【專利說明】一種接口模塊帶電插拔的方法和設(shè)備

【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及多媒體應(yīng)用技術(shù)，尤其涉及一種接口模塊帶電插拔的方法和設(shè)備。

【背景技術(shù)】
[0002]在現(xiàn)有電子系統(tǒng)設(shè)計(jì)中內(nèi)部集成總線I2C (Inter-1ntegrated Circuit)與I2S(Inter—IC Sound)集成音頻接口總線用于音響數(shù)據(jù)的采集、處理和傳輸，其中I2c總線與I2S總線是多媒體技術(shù)的重要組成部分。具體的I2c用于連接微控制器及其外圍設(shè)備，I2S總線應(yīng)用于例如數(shù)字音頻錄音帶、數(shù)字聲音處理器。
[0003]在現(xiàn)有電子系統(tǒng)設(shè)計(jì)中I2c總線與I2S總線對(duì)應(yīng)的很多應(yīng)用模塊設(shè)備由于是直接設(shè)計(jì)在主板上的，故不支持熱插拔，這樣導(dǎo)致應(yīng)用模塊設(shè)備無法根據(jù)實(shí)際情況進(jìn)行更新，且無法根據(jù)實(shí)際需求進(jìn)行升級(jí)。


【發(fā)明內(nèi)容】

[0004]本發(fā)明的實(shí)施例提供一種接口模塊帶電插拔的方法和設(shè)備，解決了在電子系統(tǒng)設(shè)計(jì)中，由于主板無法支持對(duì)應(yīng)的應(yīng)用模塊設(shè)備熱插拔，導(dǎo)致應(yīng)用模塊設(shè)備無法根據(jù)實(shí)際需求進(jìn)行升級(jí)或更新的問題。
[0005]為達(dá)到上述目的，本發(fā)明的實(shí)施例采用如下技術(shù)方案:
[0006]第一方面，提供一種接口模塊帶電插拔的方法，應(yīng)用于集成音頻接口 I2S或內(nèi)部集成總線I2c所屬的電子設(shè)備中，其中，所述電子設(shè)備具有一邏輯模塊，所述邏輯模塊能夠通過總線端與系統(tǒng)總線連接，所述邏輯模塊能夠通過設(shè)備端與一接口模塊連接，所述方法包括:
[0007]當(dāng)所述系統(tǒng)總線檢測到所述接口模塊拔離所述邏輯模塊時(shí)，所述邏輯模塊通過所述系統(tǒng)總線對(duì)應(yīng)的總線端接收所述系統(tǒng)總線發(fā)送的第一使能信號(hào)；
[0008]根據(jù)所述第一使能信號(hào)關(guān)閉所述系統(tǒng)總線對(duì)應(yīng)的總線端至所述接口模塊對(duì)應(yīng)的設(shè)備端的信號(hào)傳輸，以使得所述接口模塊拔離后的所述系統(tǒng)總線保持系統(tǒng)內(nèi)信號(hào)正常傳輸。
[0009]結(jié)合第一方面，在第一種可能的實(shí)現(xiàn)方式中具體包括，所述系統(tǒng)總線檢測到所述接口模塊拔離所述邏輯模塊之前，還包括:
[0010]所述邏輯模塊轉(zhuǎn)發(fā)所述接口模塊發(fā)送的檢測信號(hào)至所述系統(tǒng)總線，所述檢測信號(hào)用于告知所述接口模塊已經(jīng)接入；
[0011]接收所述系統(tǒng)總線根據(jù)所述檢測信號(hào)發(fā)送的第二使能信號(hào)，所述第二使能信號(hào)用于指示所述接口模塊接入成功；
[0012]根據(jù)所述第二使能信號(hào)連通所述接口模塊與所述系統(tǒng)總線。
[0013]結(jié)合第一方面中的第一種可能的實(shí)現(xiàn)方式，在第二種可能的實(shí)現(xiàn)方式中具體包括，所述邏輯模塊轉(zhuǎn)發(fā)所述接口模塊發(fā)送的檢測信號(hào)至所述系統(tǒng)總線，包括:
[0014]接收所述接口模塊通過連接于所述邏輯模塊對(duì)應(yīng)的設(shè)備端的連接端子發(fā)送的檢測信號(hào)；
[0015]轉(zhuǎn)發(fā)所述檢測信號(hào)至所述系統(tǒng)總線。
[0016]第二方面，提供一種邏輯模塊，應(yīng)用于集成音頻接口 I2S或內(nèi)部集成總線I2c所屬的電子設(shè)備中，其中，所述電子設(shè)備具有一邏輯模塊，所述邏輯模塊能夠通過總線端與系統(tǒng)總線連接，所述邏輯模塊能夠通過設(shè)備端與一接口模塊連接，所述邏輯模塊包括:
[0017]接收單元，用于當(dāng)所述系統(tǒng)總線檢測到所述接口模塊拔離所述邏輯模塊時(shí)，所述邏輯模塊通過所述系統(tǒng)總線對(duì)應(yīng)的總線端接收所述系統(tǒng)總線發(fā)送的第一使能信號(hào)；
[0018]處理單元，用于根根據(jù)所述接收單元接收的所述第一使能信號(hào)關(guān)閉所述系統(tǒng)總線對(duì)應(yīng)的總線端至所述接口模塊對(duì)應(yīng)的設(shè)備端的信號(hào)傳輸，以使得所述接口模塊拔離后的所述系統(tǒng)總線保持系統(tǒng)內(nèi)信號(hào)正常傳輸。
[0019]結(jié)合第二方面，在第一種可能的實(shí)現(xiàn)方式中具體包括，所述邏輯模塊還包括:
[0020]轉(zhuǎn)發(fā)單元，用于在所述系統(tǒng)總線檢測到所述接口模塊拔離所述邏輯模塊之前，轉(zhuǎn)發(fā)所述接口模塊發(fā)送的檢測信號(hào)至所述系統(tǒng)總線，所述檢測信號(hào)用于告知所述接口模塊已經(jīng)接入；
[0021]所述接收單元，還用于接收所述系統(tǒng)總線根據(jù)所述檢測信號(hào)發(fā)送的第二使能信號(hào)，所述第二使能信號(hào)用于指示所述接口模塊接入成功；
[0022]連通單元，用于根據(jù)所述第二使能信號(hào)連通所述接口模塊與所述系統(tǒng)總線。
[0023]結(jié)合第二方面中的第一種可能的實(shí)現(xiàn)方式，在第二種可能的實(shí)現(xiàn)方式中具體包括，所述轉(zhuǎn)發(fā)單元，具體用于:
[0024]接收所述接口模塊通過連接于所述邏輯模塊對(duì)應(yīng)的設(shè)備端的連接端子發(fā)送的檢測信號(hào)；
[0025]轉(zhuǎn)發(fā)所述檢測信號(hào)至所述系統(tǒng)總線。
[0026]本發(fā)明實(shí)施例提供的接口模塊帶電插拔的方法和設(shè)備，當(dāng)所述系統(tǒng)總線檢測到所述接口模塊拔離所述邏輯模塊時(shí)，邏輯模塊通過接收系統(tǒng)總線端發(fā)送的第一使能信號(hào)，并根據(jù)該第一使能信號(hào)關(guān)閉所述邏輯模塊中系統(tǒng)總線對(duì)應(yīng)的總線端至接口模塊對(duì)應(yīng)的設(shè)備端的信號(hào)傳輸，解決了在電子系統(tǒng)設(shè)計(jì)中，由于主板無法支持對(duì)應(yīng)的應(yīng)用模塊設(shè)備熱插拔，導(dǎo)致應(yīng)用模塊設(shè)備無法根據(jù)實(shí)際需求進(jìn)行升級(jí)或更新的問題。

【專利附圖】

【附圖說明】
[0027]為了更清楚地說明本發(fā)明實(shí)施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對(duì)實(shí)施例或現(xiàn)有技術(shù)描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發(fā)明的一些實(shí)施例，對(duì)于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動(dòng)的前提下，還可以根據(jù)這些附圖獲得其他的附圖。
[0028]圖1為本發(fā)明的實(shí)施例提供一種接口模塊帶電插拔的方法的流程示意圖；
[0029]圖2為本發(fā)明的實(shí)施例提供的邏輯模塊的管腳結(jié)構(gòu)圖；
[0030]圖3為本發(fā)明的實(shí)施例提供另一種接口模塊帶電插拔的方法的流程示意圖；
[0031]圖4為本發(fā)明的實(shí)施例提供又一種接口模塊帶電插拔的方法的流程示意圖；
[0032]圖5為本發(fā)明的實(shí)施例提供的連接端子的管腳結(jié)構(gòu)圖；
[0033]圖6為本發(fā)明的實(shí)施例提供一種邏輯模塊的結(jié)構(gòu)示意圖；
[0034]圖7為本發(fā)明的實(shí)施例提供另一種邏輯模塊的結(jié)構(gòu)示意圖。

【具體實(shí)施方式】
[0035]下面將結(jié)合本發(fā)明實(shí)施例中的附圖，對(duì)本發(fā)明實(shí)施例中的技術(shù)方案進(jìn)行清楚、完整地描述，顯然，所描述的實(shí)施例僅僅是本發(fā)明一部分實(shí)施例，而不是全部的實(shí)施例?；诒景l(fā)明中的實(shí)施例，本領(lǐng)域普通技術(shù)人員在沒有做出創(chuàng)造性勞動(dòng)前提下所獲得的所有其他實(shí)施例，都屬于本發(fā)明保護(hù)的范圍。
[0036]本發(fā)明實(shí)施例所涉及的接口模塊帶電插拔的方法中，適用于內(nèi)部集成總線I2C(Inter-1ntegrated Circuit)與集成音頻接口總線 I2S(Inter—IC Sound)所屬的電子設(shè)備，其中I2c總線與I2S總線是多媒體技術(shù)的重要組成部分，具體的I2c用于連接微控制器及其外圍設(shè)備，I2S總線應(yīng)用于例如數(shù)字音頻錄音帶、數(shù)字聲音處理器。本發(fā)明提供的實(shí)施例中系統(tǒng)總線以及接口模塊以I2S總線和I2S模塊為例進(jìn)行說明，具體以實(shí)現(xiàn)一種接口模塊帶電插拔的方法為主，不作具體限定，本發(fā)明實(shí)施例提供一種接口模塊帶電插拔的方法，參照圖1所述，具體包括以下步驟:
[0037]101、當(dāng)系統(tǒng)總線檢測到接口模塊拔離邏輯模塊時(shí)，邏輯模塊通過系統(tǒng)總線對(duì)應(yīng)的總線端接收該系統(tǒng)總線發(fā)送的第一使能信號(hào)。
[0038]這里本發(fā)明的實(shí)施例提供的邏輯模塊中，該邏輯模塊結(jié)構(gòu)包括:對(duì)應(yīng)系統(tǒng)總線的總線端與對(duì)應(yīng)接口模塊的設(shè)備端。
[0039]具體的，本發(fā)明提供的實(shí)施例中邏輯模塊以TI SN74AVC4T245PW芯片為例，系統(tǒng)總線以I2S總線為例，接口模塊以I2S設(shè)備為例進(jìn)行說明，其中TI SN74AVC4T245PW芯片是雙路4通道的邏輯芯片，通過控制該TI SN74AVC4T245PW芯片的數(shù)據(jù)流向和使能管腳，可以控制通道中數(shù)據(jù)的傳輸時(shí)間，其中包括傳輸?shù)钠鹗紩r(shí)間，這里TISN74AVC4T245PW芯片的管腳結(jié)構(gòu)如圖2所示。
[0040]102、邏輯模塊根據(jù)該第一使能信號(hào)關(guān)閉系統(tǒng)總線對(duì)應(yīng)的總線端至接口模塊對(duì)應(yīng)的設(shè)備端的信號(hào)傳輸，以使得該接口模塊拔離后的系統(tǒng)總線保持系統(tǒng)內(nèi)信號(hào)正常傳輸。
[0041]其中第一使能信號(hào)可以為I2S總線控制TI SN74AVC4T245PW芯片使能端的一個(gè)高電平信號(hào)或低電平信號(hào)，使得后續(xù)由I2S總線發(fā)送的功能信號(hào)均能由TI SN74AVC4T245PW芯片的A端發(fā)送至B端，本發(fā)明實(shí)施例中第一使能信號(hào)以高電平信號(hào)為例進(jìn)行說明。
[0042]這里TI SN74AVC4T245PW芯片的A端連接I2S總線，B端連接I2S設(shè)備，當(dāng)I2S設(shè)備拔離B端后，TI SN74AVC4T245PW芯片由OE端接收I2S總線系統(tǒng)端發(fā)出的第一使能信號(hào)，然后關(guān)閉由A端到B端的信號(hào)傳輸，進(jìn)而使得即使I2S設(shè)備拔離TISN74AVC4T245PW芯片，I2S總線端也不會(huì)受到功能結(jié)構(gòu)上的影響。
[0043]本發(fā)明實(shí)施例中提出的邏輯模塊僅以TI SN74AVC4T245PW芯片為例進(jìn)行說明，具體不做限定。
[0044]本發(fā)明實(shí)施例提供的接口模塊帶電插拔的方法，當(dāng)所述系統(tǒng)總線檢測到所述接口模塊拔離所述邏輯模塊時(shí)，邏輯模塊通過接收系統(tǒng)總線端發(fā)送的第一使能信號(hào)，并根據(jù)該第一使能信號(hào)關(guān)閉所述邏輯模塊中系統(tǒng)總線對(duì)應(yīng)的總線端至接口模塊對(duì)應(yīng)的設(shè)備端的信號(hào)傳輸，解決了在電子系統(tǒng)設(shè)計(jì)中，由于主板無法支持對(duì)應(yīng)的應(yīng)用模塊設(shè)備熱插拔，導(dǎo)致應(yīng)用模塊設(shè)備無法根據(jù)實(shí)際需求進(jìn)行升級(jí)或更新的問題。
[0045]具體的，以下結(jié)合具體的實(shí)施例進(jìn)行說明。
[0046]可以在圖1對(duì)應(yīng)的實(shí)施例的基礎(chǔ)上，參照圖3所示，本發(fā)明的實(shí)施例提供了一種接口模塊帶電插拔的方法，參照圖3所示，為接口模塊從邏輯模塊的設(shè)備端拔離的過程，具體步驟如下:
[0047]201、邏輯模塊轉(zhuǎn)發(fā)接口模塊發(fā)送的檢測信號(hào)至系統(tǒng)總線。
[0048]其中，檢測信號(hào)用于告知系統(tǒng)總線接口模塊已經(jīng)接入。
[0049]這里本發(fā)明的實(shí)施例提供的邏輯模塊中，該邏輯模塊結(jié)構(gòu)包括:對(duì)應(yīng)系統(tǒng)總線的總線端與對(duì)應(yīng)接口模塊的設(shè)備端，其中，設(shè)備端將該系統(tǒng)總線發(fā)送的使能信號(hào)轉(zhuǎn)發(fā)至接口模塊，以便系統(tǒng)總線通過使能信號(hào)與接口模塊連接。
[0050]具體的，本發(fā)明提供的實(shí)施例中邏輯模塊以TI SN74AVC4T245PW芯片為例，系統(tǒng)總線以I2S總線為例，接口模塊以I2S設(shè)備為例進(jìn)行說明，其中TI SN74AVC4T245PW芯片是雙路4通道的邏輯芯片，通過控制該TI SN74AVC4T245PW芯片的數(shù)據(jù)流向和使能管腳，可以控制通道中數(shù)據(jù)的傳輸時(shí)間，其中包括傳輸?shù)钠鹗紩r(shí)間。
[0051]這里TI SN74AVC4T245PW芯片的A端連接I2S總線，B端連接I2S設(shè)備，其中，當(dāng)I2S設(shè)備接入TI SN74AVC4T245PW芯片B端時(shí)，I2S設(shè)備可以通過Detect管腳發(fā)送檢測信號(hào)控制TI SN74AVC4T245PW芯片的使能管腳(如管腳15與管腳14對(duì)應(yīng)的OE管腳)，進(jìn)而將檢測信號(hào)發(fā)送至I2S總線側(cè)，使得I2S總線被告知I2S設(shè)備已經(jīng)接入，其中檢測信號(hào)以高電平信號(hào)為例進(jìn)行說明。
[0052]202、邏輯模塊接收系統(tǒng)總線根據(jù)檢測信號(hào)發(fā)送的第二使能信號(hào)。
[0053]其中，第二使能信號(hào)用于指示接口模塊接入成功。
[0054]203、邏輯模塊根據(jù)第二使能信號(hào)連通接口模塊與系統(tǒng)總線。
[0055]這里當(dāng)I2S總線接收到I2S設(shè)備通過TI SN74AVC4T245PW芯片發(fā)送的檢測信號(hào)時(shí)，I2S總線發(fā)送第二使能信號(hào)控制TISN74AVC4T245PW芯片的使能管腳，從而連接到I2S設(shè)備。以便后續(xù)的I2S總線信號(hào)通過TI SN74AVC4T245PW芯片的A端傳送至B端，進(jìn)而發(fā)送至I2S設(shè)備。
[0056]204、當(dāng)系統(tǒng)總線檢測到接口模塊拔離邏輯模塊時(shí)，邏輯模塊通過系統(tǒng)總線對(duì)應(yīng)的總線端接收該系統(tǒng)總線發(fā)送的第一使能信號(hào)。
[0057]這里本發(fā)明的實(shí)施例提供的邏輯模塊中，該邏輯模塊結(jié)構(gòu)包括:對(duì)應(yīng)系統(tǒng)總線的總線端與對(duì)應(yīng)接口模塊的設(shè)備端。
[0058]具體的，本發(fā)明提供的實(shí)施例中邏輯模塊以TI SN74AVC4T245PW芯片為例，系統(tǒng)總線以I2S總線為例，接口模塊以I2S設(shè)備為例進(jìn)行說明，其中TI SN74AVC4T245PW芯片是雙路4通道的邏輯芯片，通過控制該TI SN74AVC4T245PW芯片的數(shù)據(jù)流向和使能管腳，可以控制通道中數(shù)據(jù)的傳輸時(shí)間，其中包括傳輸?shù)钠鹗紩r(shí)間，這里TISN74AVC4T245PW芯片的管腳結(jié)構(gòu)如圖2所示。
[0059]這里TI SN74AVC4T245PW芯片的A端連接I2S總線，B端連接I2S設(shè)備，當(dāng)I2S設(shè)備拔離B端后，TI SN74AVC4T245PW芯片由OE使能端接收I2S總線端系統(tǒng)發(fā)出的第一使能信號(hào)，然后關(guān)閉由A端到B端的信號(hào)傳輸，進(jìn)而使得即使I2S設(shè)備拔離TISN74AVC4T245PW芯片，I2S總線端也不會(huì)受到功能結(jié)構(gòu)上的影響。
[0060]205、邏輯模塊根據(jù)該第一使能信號(hào)關(guān)閉系統(tǒng)總線對(duì)應(yīng)的總線端至接口模塊對(duì)應(yīng)的設(shè)備端的信號(hào)傳輸，以使得該接口模塊拔離后的系統(tǒng)總線保持系統(tǒng)內(nèi)信號(hào)正常傳輸。
[0061]其中第一使能信號(hào)可以為I2S總線控制TI SN74AVC4T245PW芯片使能端的一個(gè)高電平信號(hào)或低電平信號(hào)，使得后續(xù)由I2S總線發(fā)送的功能信號(hào)均能由TI SN74AVC4T245PW芯片的A端發(fā)送至B端，本發(fā)明實(shí)施例中第一使能信號(hào)以高電平信號(hào)為例進(jìn)行說明。
[0062]當(dāng)I2S系統(tǒng)總線檢測到Detect管腳處的信號(hào)為低電平信號(hào)，則發(fā)送第一使能信號(hào)關(guān)閉邏輯芯片(TI SN74AVC4T245PW芯片)，使得A端至B端的信號(hào)傳輸終斷。這樣即使I2S設(shè)備拔離邏輯芯片也不會(huì)改變I2S總線的內(nèi)部功能結(jié)構(gòu)，從而提高了系統(tǒng)的穩(wěn)定性。
[0063]本發(fā)明實(shí)施例中提個(gè)的邏輯模塊僅以TI SN74AVC4T245PW芯片為例進(jìn)行說明，具體不做限定。
[0064]本發(fā)明實(shí)施例提供的接口模塊帶電插拔的方法，當(dāng)所述系統(tǒng)總線檢測到所述接口模塊拔離所述邏輯模塊時(shí)，邏輯模塊通過接收系統(tǒng)總線端發(fā)送的第一使能信號(hào)，并根據(jù)該第一使能信號(hào)關(guān)閉所述邏輯模塊中系統(tǒng)總線對(duì)應(yīng)的總線端至接口模塊對(duì)應(yīng)的設(shè)備端的信號(hào)傳輸，解決了在電子系統(tǒng)設(shè)計(jì)中，由于主板無法支持對(duì)應(yīng)的應(yīng)用模塊設(shè)備熱插拔，導(dǎo)致應(yīng)用模塊設(shè)備無法根據(jù)實(shí)際需求進(jìn)行升級(jí)或更新的問題。
[0065]可以在圖1以及圖2的基礎(chǔ)上，參照圖4所示，本發(fā)明的實(shí)施例提供了一種接口模塊帶電插拔的方法，參照圖4所示，為接口模塊提供連接于邏輯模塊的設(shè)備端的連接端子拔離的過程，具體步驟如下:
[0066]301、邏輯模塊接收接口模塊通過連接于該邏輯模塊對(duì)應(yīng)的設(shè)備端的連接端子發(fā)送的檢測信號(hào)。
[0067]其中，該連接端子通過使能邏輯模塊中的一個(gè)管腳實(shí)現(xiàn)接口模塊與系統(tǒng)總線的連接。這里本發(fā)明的實(shí)施例提供的連接端子以USB3.0段子為例，邏輯模塊以TISN74AVC4T245PW芯片為例，系統(tǒng)總線以I2S總線為例，接口模塊以I2S設(shè)備為例進(jìn)行說明，其中TISN74AVC4T245PW芯片是雙路4通道的邏輯芯片，通過控制該TISN74AVC4T245PW芯片的數(shù)據(jù)流向和使能管腳，可以控制通道中數(shù)據(jù)的傳輸時(shí)間，其中包括傳輸?shù)钠鹗紩r(shí)間，這里TI SN74AVC4T245PW芯片的管腳結(jié)構(gòu)如圖2所示。
[0068]這里TI SN74AVC4T245PW芯片的A端連接I2S總線，B端連接I2S設(shè)備，其中，當(dāng)I2S設(shè)備接入TI SN74AVC4T245PW芯片B端時(shí)，I2S設(shè)備可以通過發(fā)送檢測信號(hào)控制TISN74AVC4T245PW芯片的使能管腳，進(jìn)而將檢測信號(hào)發(fā)送至I2S總線側(cè)，使得I2S總線被告知I2S設(shè)備已經(jīng)接入，這里檢測管腳的連通需要USB3.0端子的一個(gè)管腳實(shí)現(xiàn)連接，其中，TISN74AVC4T245PW芯片通過I2S設(shè)備的USB3.0端子連接的一個(gè)使能管腳接收I2S設(shè)備發(fā)送的檢測信號(hào)，該檢測信號(hào)可以為一個(gè)高電平信號(hào)，在本發(fā)明實(shí)施例中檢測信號(hào)以高電平為例進(jìn)行說明，具體不做限定，這里I2S設(shè)備的USB3.0端子的管腳結(jié)構(gòu)參照圖5所示。
[0069]302、邏輯模塊轉(zhuǎn)發(fā)檢測信號(hào)至系統(tǒng)總線。
[0070]這里I2S設(shè)備通過USB3.0端子的第9管腳控制TISN74AVC4T245PW芯片的使能管腳，使得TI SN74AVC4T245PW芯片將檢測信號(hào)由該使能管腳發(fā)送至I2S總線端。
[0071]303、邏輯模塊接收系統(tǒng)總線根據(jù)檢測信號(hào)發(fā)送的第二使能信號(hào)。
[0072]其中，第二使能信號(hào)用于指示接口模塊接入成功。
[0073]具體的，參照圖2TI SN74AVC4T245PW芯片B端的第12管腳負(fù)責(zé)控制時(shí)鐘BCLK部分、第11管腳負(fù)責(zé)控制左聲音識(shí)別LRCLK部分以及第10管腳負(fù)責(zé)控制數(shù)據(jù)SDATAO部分。
[0074]參照圖5所示，I2S設(shè)備的USB3.0端子的第5管腳負(fù)責(zé)控制數(shù)據(jù)SDATAO部分、第6管腳負(fù)責(zé)控制位時(shí)鐘BCLK部分以及第8管腳負(fù)責(zé)控制左右聲道同步時(shí)鐘LRCLK部分。
[0075]將TI SN74AVC4T245PW芯片B端的第12管腳、第11管腳以及第10管腳與I2S設(shè)備的USB3.0端子的第6管腳、第8管腳以及第5管腳對(duì)應(yīng)相連，當(dāng)I2S總線系統(tǒng)端接收到I2S設(shè)備通過USB3.0端子中的邏輯通道發(fā)送的檢測信號(hào)時(shí)，I2S總線發(fā)送第二使能信號(hào)控制TISN74AVC4T245PW芯片的使能管腳，使得I2S總線與I2S設(shè)備連通，進(jìn)而在后續(xù)的功能信號(hào)傳輸中，I2S總線發(fā)送的功能信號(hào)均由TISN74AVC4T245PW芯片的A端發(fā)送至B端，再通過B端的第12管腳、第11管腳以及第10管腳對(duì)應(yīng)連接I2S設(shè)備的USB3.0端子的第6管腳、第8管腳以及第5管腳，將功能信號(hào)發(fā)送至I2S設(shè)備側(cè)，其中功能信號(hào)的信號(hào)流向?yàn)橛蒚I SN74AVC4T245PW 芯片的 A 端到 B 端。
[0076]304、當(dāng)系統(tǒng)總線檢測到接口模塊拔離邏輯模塊時(shí)，邏輯模塊通過系統(tǒng)總線對(duì)應(yīng)的總線端接收該系統(tǒng)總線發(fā)送的第一使能信號(hào)。
[0077]305、邏輯模塊根據(jù)該第一使能信號(hào)關(guān)閉系統(tǒng)總線對(duì)應(yīng)的總線端至接口模塊對(duì)應(yīng)的設(shè)備端的信號(hào)傳輸，以使得該接口模塊拔離后的系統(tǒng)總線保持系統(tǒng)內(nèi)信號(hào)正常傳輸。
[0078]其中第一使能信號(hào)可以為I2S總線控制TI SN74AVC4T245PW芯片使能端的一個(gè)高電平信號(hào)或低電平信號(hào)，使得后續(xù)由I2S總線發(fā)送的功能信號(hào)均能由TI SN74AVC4T245PW芯片的A端發(fā)送至B端，本發(fā)明實(shí)施例中第一使能信號(hào)以高電平信號(hào)為例進(jìn)行說明。
[0079]這里TI SN74AVC4T245PW芯片的A端連接I2S總線，B端連接I2S設(shè)備，當(dāng)I2S設(shè)備拔離B端后，I2S系統(tǒng)總線通過使能管腳Detect檢測到Detect管腳處的信號(hào)為低電平信號(hào)，則發(fā)送第一使能信號(hào)關(guān)閉邏輯芯片(TI SN74AVC4T245PW芯片)，使得A端至B端的信號(hào)傳輸終斷。這樣即使I2S設(shè)備拔離邏輯芯片也不會(huì)改變I2S總線的內(nèi)部功能結(jié)構(gòu)，從而提聞了系統(tǒng)的穩(wěn)定性。
[0080]本發(fā)明實(shí)施例提供的接口模塊帶電插拔的方法，當(dāng)所述系統(tǒng)總線檢測到所述接口模塊拔離所述邏輯模塊時(shí)，邏輯模塊通過接收系統(tǒng)總線端發(fā)送的第一使能信號(hào)，并根據(jù)該第一使能信號(hào)關(guān)閉所述邏輯模塊中系統(tǒng)總線對(duì)應(yīng)的總線端至接口模塊對(duì)應(yīng)的設(shè)備端的信號(hào)傳輸，解決了在電子系統(tǒng)設(shè)計(jì)中，由于主板無法支持對(duì)應(yīng)的應(yīng)用模塊設(shè)備熱插拔，導(dǎo)致應(yīng)用模塊設(shè)備無法根據(jù)實(shí)際需求進(jìn)行升級(jí)或更新的問題，并且接口模塊通過使用連接端子與邏輯模塊連接提升了系統(tǒng)總線的驅(qū)動(dòng)能力。
[0081]本發(fā)明實(shí)施例提供的邏輯模塊和/或連接端子僅以TISN74AVC4T245PW芯片和/或USB3.0端子為例進(jìn)行說明，具體不做限定，實(shí)際情況以實(shí)現(xiàn)上述任一種接口模塊帶電插拔的方法為準(zhǔn)。
[0082]本發(fā)明實(shí)施例提供一種邏輯模塊4，該邏輯模塊以可以實(shí)現(xiàn)本發(fā)明的實(shí)施例所提供的上述任一接口模塊帶電插拔的方法為準(zhǔn)，參照圖6所示，包括:
[0083]接收單元41，用于當(dāng)系統(tǒng)總線檢測到接口模塊拔離邏輯模塊時(shí)，該邏輯模塊通過系統(tǒng)總線對(duì)應(yīng)的總線端接收系統(tǒng)總線發(fā)送的第一使能信號(hào)；
[0084]其中，系統(tǒng)總線通過識(shí)別接口模塊拔出時(shí)的Detect信號(hào)狀態(tài)發(fā)送第一使能信號(hào)；
[0085]處理單元42，用于根據(jù)接收單元41接收的第一使能信號(hào)關(guān)閉系統(tǒng)總線對(duì)應(yīng)的總線端至接口模塊對(duì)應(yīng)的設(shè)備端的信號(hào)傳輸，以使得該接口模塊拔離后的系統(tǒng)總線保持系統(tǒng)內(nèi)信號(hào)正常傳輸。
[0086]其中，邏輯模塊4中的處理單元根據(jù)接收的第一使能信號(hào)控制邏輯模塊中的使能端(如TI SN74AVC4T245PW芯片中的OE端口)，進(jìn)而控制關(guān)閉系統(tǒng)總線對(duì)應(yīng)的總線端至接口模塊對(duì)應(yīng)的設(shè)備端的信號(hào)傳輸。
[0087]本發(fā)明實(shí)施例提供的邏輯模塊，當(dāng)所述系統(tǒng)總線檢測到所述接口模塊拔離所述邏輯模塊時(shí)，邏輯模塊通過接收系統(tǒng)總線端發(fā)送的第一使能信號(hào)，并根據(jù)該第一使能信號(hào)關(guān)閉所述邏輯模塊中系統(tǒng)總線對(duì)應(yīng)的總線端至接口模塊對(duì)應(yīng)的設(shè)備端的信號(hào)傳輸，解決了在電子系統(tǒng)設(shè)計(jì)中，由于主板無法支持對(duì)應(yīng)的應(yīng)用模塊設(shè)備熱插拔，導(dǎo)致應(yīng)用模塊設(shè)備無法根據(jù)實(shí)際需求進(jìn)行升級(jí)或更新的問題。
[0088]可選的，參照圖7所示，邏輯模塊4，還包括:
[0089]轉(zhuǎn)發(fā)單元43，用于在系統(tǒng)總線檢測到接口模塊拔離邏輯模塊之前，轉(zhuǎn)發(fā)接口模塊發(fā)送的檢測信號(hào)至系統(tǒng)總線，該檢測信號(hào)用于告知該接口模塊已經(jīng)接入；
[0090]接收單元41，還用于接收系統(tǒng)總線根據(jù)檢測信號(hào)發(fā)送的第二使能信號(hào)，該第二使能信號(hào)用于指示接口模塊接入成功；
[0091]連通單元44，用于根據(jù)第二使能信號(hào)連通接口模塊與系統(tǒng)總線。
[0092]可選的，轉(zhuǎn)發(fā)單元43，具體用于:接收接口模塊通過連接于邏輯模塊對(duì)應(yīng)的設(shè)備端的連接端子發(fā)送的檢測信號(hào)；
[0093]轉(zhuǎn)發(fā)檢測信號(hào)至系統(tǒng)總線。
[0094]本發(fā)明實(shí)施例提供的邏輯模塊，當(dāng)所述系統(tǒng)總線檢測到所述接口模塊拔離所述邏輯模塊時(shí)，邏輯模塊通過接收系統(tǒng)總線端發(fā)送的第一使能信號(hào)，并根據(jù)該第一使能信號(hào)關(guān)閉所述邏輯模塊中系統(tǒng)總線對(duì)應(yīng)的總線端至接口模塊對(duì)應(yīng)的設(shè)備端的信號(hào)傳輸，解決了在電子系統(tǒng)設(shè)計(jì)中，由于主板無法支持對(duì)應(yīng)的應(yīng)用模塊設(shè)備熱插拔，導(dǎo)致應(yīng)用模塊設(shè)備無法根據(jù)實(shí)際需求進(jìn)行升級(jí)或更新的問題，并且接口模塊通過使用連接端子與邏輯模塊連接提升了系統(tǒng)總線的驅(qū)動(dòng)能力。
[0095]以上所述，僅為本發(fā)明的【具體實(shí)施方式】，但本發(fā)明的保護(hù)范圍并不局限于此，任何熟悉本【技術(shù)領(lǐng)域】的技術(shù)人員在本發(fā)明揭露的技術(shù)范圍內(nèi)，可輕易想到變化或替換，都應(yīng)涵蓋在本發(fā)明的保護(hù)范圍之內(nèi)。因此，本發(fā)明的保護(hù)范圍應(yīng)所述以權(quán)利要求的保護(hù)范圍為準(zhǔn)。
【權(quán)利要求】
1.一種接口模塊帶電插拔的方法，其特征在于，應(yīng)用于集成音頻接口 I2S或內(nèi)部集成總線I2c所屬的電子設(shè)備中，其中，所述電子設(shè)備具有一邏輯模塊，所述邏輯模塊能夠通過總線端與系統(tǒng)總線連接，所述邏輯模塊能夠通過設(shè)備端與一接口模塊連接，所述方法包括: 當(dāng)所述系統(tǒng)總線檢測到所述接口模塊拔離所述邏輯模塊時(shí)，所述邏輯模塊通過所述系統(tǒng)總線對(duì)應(yīng)的總線端接收所述系統(tǒng)總線發(fā)送的第一使能信號(hào)； 根據(jù)所述第一使能信號(hào)關(guān)閉所述系統(tǒng)總線對(duì)應(yīng)的總線端至所述接口模塊對(duì)應(yīng)的設(shè)備端的信號(hào)傳輸，以使得所述接口模塊拔離后的所述系統(tǒng)總線保持系統(tǒng)內(nèi)信號(hào)正常傳輸。
2.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述系統(tǒng)總線檢測到所述接口模塊拔離所述邏輯模塊之前，還包括: 所述邏輯模塊轉(zhuǎn)發(fā)所述接口模塊發(fā)送的檢測信號(hào)至所述系統(tǒng)總線，所述檢測信號(hào)用于告知所述接口模塊已經(jīng)接入； 接收所述系統(tǒng)總線根據(jù)所述檢測信號(hào)發(fā)送的第二使能信號(hào)，所述第二使能信號(hào)用于指示所述接口模塊接入成功； 根據(jù)所述第二使能信號(hào)連通所述接口模塊與所述系統(tǒng)總線。
3.根據(jù)權(quán)利要求2所述的方法，其特征在于，所述邏輯模塊轉(zhuǎn)發(fā)所述接口模塊發(fā)送的檢測信號(hào)至所述系統(tǒng)總線，包括: 接收所述接口模塊通過連接于所述邏輯模塊對(duì)應(yīng)的設(shè)備端的連接端子發(fā)送的檢測信號(hào); 轉(zhuǎn)發(fā)所述檢測信號(hào)至所述系統(tǒng)總線。
4.一種邏輯模塊，其特征在于，應(yīng)用于集成音頻接口 I2S或內(nèi)部集成總線I2c所屬的電子設(shè)備中，其中，所述電子設(shè)備具有一邏輯模塊，所述邏輯模塊能夠通過總線端與系統(tǒng)總線連接，所述邏輯模塊能夠通過設(shè)備端與一接口模塊連接，所述邏輯模塊包括: 接收單元，用于當(dāng)所述系統(tǒng)總線檢測到所述接口模塊拔離所述邏輯模塊時(shí)，所述邏輯模塊通過所述系統(tǒng)總線對(duì)應(yīng)的總線端接收所述系統(tǒng)總線發(fā)送的第一使能信號(hào)； 處理單元，用于根根據(jù)所述接收單元接收的所述第一使能信號(hào)關(guān)閉所述系統(tǒng)總線對(duì)應(yīng)的總線端至所述接口模塊對(duì)應(yīng)的設(shè)備端的信號(hào)傳輸，以使得所述接口模塊拔離后的所述系統(tǒng)總線保持系統(tǒng)內(nèi)信號(hào)正常傳輸。
5.根據(jù)權(quán)利要求4所述的邏輯模塊，其特征在于，所述邏輯模塊還包括: 轉(zhuǎn)發(fā)單元，用于在所述系統(tǒng)總線檢測到所述接口模塊拔離所述邏輯模塊之前，轉(zhuǎn)發(fā)所述接口模塊發(fā)送的檢測信號(hào)至所述系統(tǒng)總線，所述檢測信號(hào)用于告知所述接口模塊已經(jīng)接A ； 所述接收單元，還用于接收所述系統(tǒng)總線根據(jù)所述檢測信號(hào)發(fā)送的第二使能信號(hào)，所述第二使能信號(hào)用于指示所述接口模塊接入成功； 連通單元，用于根據(jù)所述第二使能信號(hào)連通所述接口模塊與所述系統(tǒng)總線。
6.根據(jù)權(quán)利要求5所述的邏輯模塊，其特征在于，所述轉(zhuǎn)發(fā)單元，具體用于: 接收所述接口模塊通過連接于所述邏輯模塊對(duì)應(yīng)的設(shè)備端的連接端子發(fā)送的檢測信號(hào); 轉(zhuǎn)發(fā)所述檢測信號(hào)至所述系統(tǒng)總線。
【文檔編號(hào)】G06F13/40GK104461989SQ201310439333
【公開日】2015年3月25日 申請日期:2013年9月24日 優(yōu)先權(quán)日:2013年9月24日
【發(fā)明者】侯曉明 申請人:聯(lián)想(北京)有限公司