一種基于des的電子系統(tǒng)認(rèn)證芯片的制作方法
【專利摘要】本發(fā)明涉及一種電子系統(tǒng)認(rèn)證芯片,所述的電子系統(tǒng)認(rèn)證芯片包含串行通信協(xié)議模塊、數(shù)據(jù)解密模塊，芯片控制模塊，密鑰生成模塊，時(shí)鐘產(chǎn)生模塊;時(shí)鐘產(chǎn)生模塊輸出端與串行通信協(xié)議模塊輸入端、密鑰生成模塊輸入端、芯片控制模塊輸入端、數(shù)據(jù)解密模塊輸入端相連，串行通信協(xié)議模塊與芯片控制模塊相連，密鑰生成模塊與芯片控制模塊、數(shù)據(jù)解密模塊相連，芯片控制模塊與數(shù)據(jù)解密模塊相連。
【專利說明】—種基于DES的電子系統(tǒng)認(rèn)證芯片
【技術(shù)領(lǐng)域】
[0001 ] 本發(fā)明涉及一種電子系統(tǒng)認(rèn)證芯片。
【背景技術(shù)】
[0002]在電子技術(shù)普及的今天，越來越多的電子系統(tǒng)方案被設(shè)計(jì)及應(yīng)用，也有越來越多的方案被非法地盜用，極大地?fù)p害了設(shè)計(jì)者和生產(chǎn)者的經(jīng)濟(jì)利益和創(chuàng)新的信心。為了防止產(chǎn)品的方案被“山寨”，如何有效地保護(hù)電子系統(tǒng)已經(jīng)成為業(yè)內(nèi)關(guān)注的焦點(diǎn)，也將成為電子行業(yè)發(fā)展的重要技術(shù)。為了解決以上問題，本發(fā)明欲設(shè)計(jì)一種可以用于電子產(chǎn)品的身份驗(yàn)證的電子系統(tǒng)認(rèn)證芯片，以預(yù)防電子產(chǎn)品被人“山寨”。

【發(fā)明內(nèi)容】

[0003]本發(fā)明的目的在于提供一種電子系統(tǒng)認(rèn)證芯片。本發(fā)明的上述目的是這樣實(shí)現(xiàn)的:所述的電子系統(tǒng)認(rèn)證芯片包含串行通信協(xié)議模塊、數(shù)據(jù)解密模塊，芯片控制模塊，密鑰生成模塊，時(shí)鐘產(chǎn)生模塊等。時(shí)鐘產(chǎn)生模塊輸出端與串行通信協(xié)議模塊輸入端、密鑰生成模塊輸入端、芯片控制模塊輸入端、數(shù)據(jù)解密模塊輸入端相連，串行通信協(xié)議模塊與芯片控制模塊相連，密鑰生成模塊與芯片控制模塊、數(shù)據(jù)解密模塊相連，芯片控制模塊與數(shù)據(jù)解密模塊相連。
[0004]與現(xiàn)有技術(shù)比較，本發(fā)明的電子系統(tǒng)認(rèn)證芯片，芯片自帶解密功能，可以用于電子產(chǎn)品的身份驗(yàn)證，可以預(yù)防電子產(chǎn)品被人“山寨”。本發(fā)明有針對性地設(shè)計(jì)產(chǎn)品，簡化芯片的訪問方式，成本具有一定優(yōu)勢的產(chǎn)品。同時(shí)，本發(fā)明產(chǎn)品采用常規(guī)0.35μπι的CM0S(互補(bǔ)金屬氧化物半導(dǎo)體)工藝，容易集成，高成品率，低成本，是一款電路簡單、經(jīng)濟(jì)實(shí)用、成本低、很有市場前景的芯片。
【專利附圖】

【附圖說明】
[0005]圖1是本發(fā)明的系統(tǒng)認(rèn)證芯片的內(nèi)部電路結(jié)構(gòu)示意框圖。
[0006]圖2是本發(fā)明的封裝后的引腳定義圖。
[0007]圖3是本發(fā)明的一種應(yīng)用實(shí)例電路圖。
【具體實(shí)施方式】
[0008]為了更清楚地解釋芯片的設(shè)計(jì)，下面結(jié)合附圖的具體實(shí)施例對本發(fā)明進(jìn)一步說明。(但不是對本發(fā)明的限制)。
[0009]圖1所示是本發(fā)明的系統(tǒng)認(rèn)證芯片的電路結(jié)構(gòu)示意框圖，本發(fā)明在結(jié)構(gòu)上包含了串行通信協(xié)議模塊、數(shù)據(jù)解密模塊，芯片控制模塊，密鑰生成模塊，時(shí)鐘產(chǎn)生模塊等。時(shí)鐘產(chǎn)生模塊輸出端與串行通信協(xié)議模塊輸入端、密鑰生成模塊輸入端、芯片控制模塊輸入端、數(shù)據(jù)解密模塊輸入端相連。串行通信協(xié)議模塊與芯片控制模塊相連。密鑰生成模塊與芯片控制模塊、數(shù)據(jù)解密模塊相連。芯片控制模塊與數(shù)據(jù)解密模塊相連。[0010]所述的時(shí)鐘產(chǎn)生模塊設(shè)有內(nèi)部振蕩器和分頻模塊。內(nèi)部振蕩器在芯片內(nèi)部自動(dòng)生成，而分頻模塊連聲內(nèi)部振蕩器，對振蕩器的時(shí)鐘頻率實(shí)現(xiàn)分頻。
[0011]所述的串行通信協(xié)議模塊使用的是I2C (內(nèi)部整合電路，下同)協(xié)議，是一種兩線式的串行通信協(xié)議，用于芯片和控制器件的通信。
[0012]所述的密鑰生成模塊設(shè)有存儲(chǔ)器和密鑰產(chǎn)生器。存儲(chǔ)器存儲(chǔ)用于產(chǎn)生密鑰的數(shù)據(jù)，而密鑰產(chǎn)生器用于產(chǎn)生密鑰。
[0013]所述的數(shù)據(jù)解密模塊用于執(zhí)行64位的DES (數(shù)據(jù)加密標(biāo)準(zhǔn))解密。
[0014]所述的芯片控制模塊是整個(gè)芯片的核心，它控制數(shù)據(jù)解密的進(jìn)程，它從I2C接口中提取信息，并且提供數(shù)據(jù)解密模塊的密文，同時(shí)控制密鑰的產(chǎn)生。
[0015]本發(fā)明的原理是上位機(jī)訪問電子系統(tǒng)認(rèn)證芯片時(shí)，獲取的數(shù)據(jù)具有唯一的標(biāo)識，也就是說，除了當(dāng)前系統(tǒng)使用的電子系統(tǒng)認(rèn)證芯片外，使用其它的方式難以獲取和復(fù)制上位機(jī)從電子系統(tǒng)認(rèn)證芯片讀取的數(shù)據(jù)。而我司為各個(gè)廠家提供的芯片又具有唯一性，所以廠家能通過電子系統(tǒng)認(rèn)證芯片讀取的數(shù)據(jù)與預(yù)期的數(shù)據(jù)是否相符這一情況來判斷當(dāng)前的硬件方案是正版還是盜版。
[0016]進(jìn)一步地，所述的通信模塊采用兼容I2C接口 SDA、SCL與上位機(jī)通信，上位機(jī)通過數(shù)據(jù)線SDA與時(shí)鐘線SCL將相關(guān)命令和數(shù)據(jù)寫入芯片，也可以通過SDA、SCL將芯片的處理結(jié)果讀取到上位機(jī)。
[0017]進(jìn)一步地，本發(fā)明為加強(qiáng)數(shù)據(jù)通信的安全性，采用雙重挑戰(zhàn)應(yīng)答方式認(rèn)證，其雙重性體現(xiàn)為:先用一組密鑰實(shí)現(xiàn)一組隨機(jī)數(shù)的加密，通過上位機(jī)發(fā)送給認(rèn)證芯片，認(rèn)證芯片經(jīng)過處理得到隨機(jī)數(shù)后，利用隨機(jī)數(shù)生成一組密鑰，然后上位機(jī)根據(jù)隨機(jī)數(shù)選定的密鑰，再對一組隨機(jī)數(shù)進(jìn)行加密，得到加密數(shù)據(jù)發(fā)送給認(rèn)證芯片，認(rèn)證芯片利用選定的密鑰解密后發(fā)回?cái)?shù)據(jù)供上位機(jī)進(jìn)行合法性認(rèn)證。
[0018]所述的芯片設(shè)有地端GND、測試用0-2端NC0-2，電源端VDD，復(fù)位端RST、串行通信的時(shí)鐘端SCL、串行通信的數(shù)據(jù)端SDA ;圖2是本發(fā)明芯片的的引腳定義圖，以下是它的引腳功能:
【權(quán)利要求】
1.一種電子系統(tǒng)認(rèn)證芯片，其特征在于，所述的電子系統(tǒng)認(rèn)證芯片包含串行通信協(xié)議模塊、數(shù)據(jù)解密模塊，芯片控制模塊，密鑰生成模塊，時(shí)鐘產(chǎn)生模塊；時(shí)鐘產(chǎn)生模塊輸出端與串行通信協(xié)議模塊輸入端、密鑰生成模塊輸入端、芯片控制模塊輸入端、數(shù)據(jù)解密模塊輸入端相連，串行通信協(xié)議模塊與芯片控制模塊相連，密鑰生成模塊與芯片控制模塊、數(shù)據(jù)解密模塊相連，芯片控制模塊與數(shù)據(jù)解密模塊相連； 所述的時(shí)鐘產(chǎn)生模塊設(shè)有內(nèi)部振蕩器和分頻模塊； 所述的串行通信協(xié)議模塊用于芯片和上位機(jī)的通信； 所述的密鑰生成模塊設(shè)有存儲(chǔ)器和密鑰產(chǎn)生器； 所述的數(shù)據(jù)解密模塊用于執(zhí)行64位的DES解密算法； 所述的芯片控制模塊從I2C接口中提取信息，并且提供數(shù)據(jù)解密模塊的密文，同時(shí)控制密鑰的產(chǎn)生。
2.根據(jù)權(quán)利要求1所述的電子系統(tǒng)認(rèn)證芯片，其特征在于，所述的通信模塊采用兼容二線制接口 SDA、SCL與上位機(jī)通信，上位機(jī)通過數(shù)據(jù)線SDA與時(shí)鐘線SCL將相關(guān)命令和數(shù)據(jù)寫入芯片，也可以通過SDA、SCL將芯片的處理結(jié)果讀取到上位機(jī)。
3.根據(jù)權(quán)利要求1所述的電子系統(tǒng)認(rèn)證芯片，其特征在于，所述的電子系統(tǒng)認(rèn)證芯片采用雙重挑戰(zhàn)應(yīng)答方式認(rèn)證，其雙重性體現(xiàn)為:先用一組密鑰實(shí)現(xiàn)一組隨機(jī)數(shù)的加密，通過上位機(jī)發(fā)送給認(rèn)證芯片，認(rèn)證芯片處理后得到隨機(jī)數(shù)，利用隨機(jī)數(shù)生成一組密鑰，上位機(jī)根據(jù)隨機(jī)數(shù)選定的密鑰，再對一組隨機(jī)數(shù)進(jìn)行加密，得到加密數(shù)據(jù)發(fā)送給認(rèn)證芯片，認(rèn)證芯片利用選定的密鑰解密后發(fā)回?cái)?shù)據(jù)供上位機(jī)進(jìn)行合法性認(rèn)證。
4.根據(jù)權(quán)利要求1所述的電子系統(tǒng)認(rèn)證芯片，其特征在于，所述的芯片設(shè)有地端、測試用0-2端，電源端，復(fù)位端RST、串行通信的時(shí)鐘端SCL、串行通信的數(shù)據(jù)端SDA端； 芯片的地端、測試用NCl端全部接電源地，NC2可接電源地或接高電平，而VDD接電源；；復(fù)位端RST、串行通信的時(shí)鐘端SCL、串行通信的數(shù)據(jù)端SDA端都分別連接一個(gè)上拉電阻R1、R2、R3到電源端，上拉電阻阻值都為4.7K歐，然后分別與上位機(jī)的引腳相連。
5.根據(jù)權(quán)利要求1所述的電子系統(tǒng)認(rèn)證芯片，其特征在于，所述的上位機(jī)對芯片的訪問是通過以下的指令進(jìn)行的: a)向FD3xx發(fā)送選擇密鑰的數(shù)據(jù)的操作: 首先，啟動(dòng)I2C,使用I2C依次發(fā)送從機(jī)地址Oxae，子地址Oxfd、命令字0xf6，結(jié)束I2C; 其次，啟動(dòng)I2C,使用I2C依次發(fā)送從機(jī)地址Oxae，子地址0x00，64位用于選擇密鑰的數(shù)據(jù)，結(jié)束I2C; b)向FD3xx發(fā)送算法的密文的操作: 首先，啟動(dòng)I2C,使用I2C依次發(fā)送從機(jī)地址Oxae，子地址Oxfd，命令字OxfT，結(jié)束I2C; 其次，啟動(dòng)I2C,使用I2C依次發(fā)送從機(jī)地址Oxae，子地址0x00，64位密文的數(shù)據(jù)，結(jié)束I2C; c)向FD3xx讀取算法的運(yùn)行結(jié)果的操作: 首先，啟動(dòng)I2C,使用I2C依次發(fā)送從機(jī)地址Oxae，子地址Oxfd、命令字0xf8，結(jié)束I2C; 其次，啟動(dòng)I2C,使用I2C依次發(fā)送從機(jī)地址Oxaf，子地址0x00，然后接收64位算法的運(yùn)行結(jié)果，結(jié)束i2c。
6.根據(jù)權(quán)利要求1所述的電子系統(tǒng)認(rèn)證芯片，其特征在于，所述的上位機(jī)通過RST、SCL、SDA三個(gè)端口訪問FD3xx: a)上位機(jī)通過置RST為高電平IOus復(fù)位FD3xx，再置RST為低電平； b)上位機(jī)產(chǎn)生隨機(jī)數(shù)datal，經(jīng)過我司提供的程序處理后獲得DES加密后的數(shù)據(jù)datal_enc，然后執(zhí)行向FD3xx發(fā)送用于選擇密鑰的數(shù)據(jù)的操作，操作中的密鑰選擇數(shù)據(jù)為datal_enc; c)上位機(jī)產(chǎn)生隨機(jī)數(shù)data2，經(jīng)過程序處理后獲得DES加密后的數(shù)據(jù)data2_enc，然后執(zhí)行向FD3xx發(fā)送解密密文的操作，操作中的密文為data2_enc; d)上位機(jī)執(zhí)行向FD3xx讀取算法的運(yùn)行結(jié)果的操作； 假設(shè)讀取的結(jié)果為data3; e)把data3與data2比較，如果兩者數(shù)據(jù)相等，則說明方案是正版，否則，則判定方案為盜版 。
【文檔編號】G06F21/44GK103440451SQ201310310685
【公開日】2013年12月11日 申請日期:2013年7月23日 優(yōu)先權(quán)日:2013年7月23日
【發(fā)明者】賴松林, 吳輝革, 林鴻 申請人:福州福大海矽集成電路有限公司