專利名稱：計(jì)算能力增強(qiáng)的可重構(gòu)微服務(wù)器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及計(jì)算技術(shù)領(lǐng)域，更具體地說，本發(fā)明涉及一種計(jì)算能力增強(qiáng)的可重構(gòu)微服務(wù)器。
背景技術(shù)：
隨著數(shù)據(jù)中心和企業(yè)級領(lǐng)域的服務(wù)器規(guī)模的不斷增大，數(shù)據(jù)中心和大系統(tǒng)能效低下的問題愈發(fā)突出和嚴(yán)重，系統(tǒng)功耗無謂消耗和浪費(fèi)，數(shù)據(jù)中心的功耗利用率不足10%，由此帶來的總體成本問題也越發(fā)突出。有數(shù)據(jù)顯示，全球每年服務(wù)器消耗的能源費(fèi)用已經(jīng)占到了服務(wù)器采購費(fèi)用的一半。在這樣的背景下，微服務(wù)器(Micro Server)逐漸進(jìn)入人們的視野，其概念的提出最早可以追溯到2009年，它是在英特爾關(guān)于云數(shù)據(jù)中心對低功耗服務(wù)器需求的基礎(chǔ)上倡導(dǎo)的一種創(chuàng)新理念，包括英特爾、AMD、ARM在內(nèi)的主要處理器廠商都推出了面向微服務(wù)器應(yīng)用的低功耗處理器，HP、Dell等主要服務(wù)器廠商也相繼推出了其微服務(wù)器產(chǎn)品。微服務(wù)器采用新型的低功耗處理器，相比傳統(tǒng)服務(wù)器能效更高，體積更小，因此在相同尺寸的機(jī)箱內(nèi)集成密度更高，目前主要用于對計(jì)算資源需求較小的獨(dú)立主機(jī)、靜態(tài)Web頁面支持等網(wǎng)絡(luò)服務(wù)。目前的微服務(wù)器為了提高系統(tǒng)的能效和節(jié)點(diǎn)密度，主要采用低功耗處理器或其它低功耗小型化器件來構(gòu)建系統(tǒng)，導(dǎo)致其在計(jì)算能力、存儲能力、I/o能力等各方面的絕對性能低于現(xiàn)有的標(biāo)準(zhǔn)服務(wù)器，限制了微服務(wù)器的應(yīng)用和推廣。因此，希望能夠提供一種計(jì)算能力增強(qiáng)的并且不會(huì)造成系統(tǒng)功耗無謂消耗和浪費(fèi)的服務(wù)器。

發(fā)明內(nèi)容
本發(fā)明所要解決的技術(shù)問題是針對現(xiàn)有技術(shù)中存在上述缺陷，提供一種計(jì)算能力增強(qiáng)的并且不會(huì)造成系統(tǒng)功耗無謂消耗和浪費(fèi)的服務(wù)器。根據(jù)本發(fā)明，提供了一種計(jì)算能力增強(qiáng)的可重構(gòu)微服務(wù)器，包括微處理器、系統(tǒng)總線、內(nèi)存、可重構(gòu)加速部件以及輸入輸出外設(shè)；其中，微處理器、內(nèi)存和輸入輸出外設(shè)連接至系統(tǒng)總線，從而微處理器通過系統(tǒng)總線與內(nèi)存和輸入輸出外設(shè)進(jìn)行數(shù)據(jù)交換；而且，微處理器直接連接至可重構(gòu)加速部件；并且，可重構(gòu)加速部件連接至系統(tǒng)總線，從而通過系統(tǒng)總線與內(nèi)存和輸入輸出外設(shè)進(jìn)行數(shù)據(jù)交換；其中，可重構(gòu)加速部件包括可重構(gòu)指令擴(kuò)展單元、可重構(gòu)硬件線程單元以及可重構(gòu)任務(wù)加速單元中的至少一個(gè)。優(yōu)選地，可重構(gòu)加速部件采用可編程邏輯器件實(shí)現(xiàn)。優(yōu)選地，可重構(gòu)指令擴(kuò)展單元直接與微處理器相連，用于將特定運(yùn)算或操作以特定的指令擴(kuò)展單元的形式實(shí)現(xiàn)；而且，可重構(gòu)指令擴(kuò)展單元直接與微處理器的數(shù)據(jù)通路相連，并且直接執(zhí)行以特定的指令擴(kuò)展單元的形式實(shí)現(xiàn)的特定運(yùn)算或操作。優(yōu)選地，可重構(gòu)硬件線程單元中包含的多個(gè)硬件線程，所述多個(gè)硬件線程在可重構(gòu)加速部件上運(yùn)行以便實(shí)現(xiàn)與軟件線程相同的運(yùn)算功能，從而通過硬件線程的方式實(shí)現(xiàn)對軟件應(yīng)用的線程級加速。優(yōu)選地，可重構(gòu)任務(wù)加速單元用于實(shí)現(xiàn)對應(yīng)用的任務(wù)級加速，并且被重構(gòu)為具有實(shí)現(xiàn)完整應(yīng)用任務(wù)能力的專用硬件邏輯單元，并且可重構(gòu)任務(wù)加速單元直接通過系統(tǒng)總線或可重構(gòu)加速部件的私有接口來控制和訪問內(nèi)存和輸入輸出外設(shè)，從而將整個(gè)應(yīng)用負(fù)載從微處理器轉(zhuǎn)移到可重構(gòu)加速部件。本發(fā)明提供了一種將低功耗微處理器和可重構(gòu)加速部件緊密耦合的可重構(gòu)微服務(wù)器系統(tǒng)架構(gòu)，能夠通過對可重構(gòu)加速部件進(jìn)行硬件重構(gòu)，實(shí)現(xiàn)面向目標(biāo)應(yīng)用需求的可重構(gòu)運(yùn)算加速模塊，增強(qiáng)系統(tǒng)的運(yùn)算能力，提高系統(tǒng)性能和效率。而且，本發(fā)明提供的可重構(gòu)微服務(wù)器系統(tǒng)在指令級、線程級、任務(wù)級從低到高三個(gè)邏輯層次增強(qiáng)系統(tǒng)計(jì)算能力的結(jié)構(gòu)和方法，實(shí)現(xiàn)對各種規(guī)模不同特征的應(yīng)用優(yōu)化與運(yùn)算加速。


結(jié)合附圖，并通過參考下面的詳細(xì)描述，將會(huì)更容易地對本發(fā)明有更完整的理解并且更容易地理解其伴隨的優(yōu)點(diǎn)和特征，其中圖1示意性地示出了根據(jù)本發(fā)明第一實(shí)施例的計(jì)算能力增強(qiáng)的可重構(gòu)微服務(wù)器的功能框圖。圖2示意性地示出了根據(jù)本發(fā)明第二實(shí)施例的計(jì)算能力增強(qiáng)的可重構(gòu)微服務(wù)器的功能框圖。需要說明的是，附圖用于說明本發(fā)明，而非限制本發(fā)明。注意，表示結(jié)構(gòu)的附圖可能并非按比例繪制。并且，附圖中，相同或者類似的元件標(biāo)有相同或者類似的標(biāo)號。
具體實(shí)施例方式為了使本發(fā)明的內(nèi)容更加清楚和易懂，下面結(jié)合具體實(shí)施例和附圖對本發(fā)明的內(nèi)容進(jìn)行詳細(xì)描述。隨著半導(dǎo)體技術(shù)和計(jì)算理論的發(fā)展，一些非傳統(tǒng)的計(jì)算形式也逐漸興起，可重構(gòu)計(jì)算就是非常重要的一類。傳統(tǒng)計(jì)算機(jī)系統(tǒng)中硬件是固定的，不可改變，人們通過對運(yùn)行在其硬件之上的軟件進(jìn)行編程來實(shí)現(xiàn)計(jì)算等功能，可重構(gòu)計(jì)算采用FPGA (現(xiàn)場可編程門陣列)等可編程邏輯器件，能夠通過對其硬件邏輯進(jìn)行編程，改變系統(tǒng)中硬件的結(jié)構(gòu)和功能，從而極大的提高了系統(tǒng)的靈活性，通過實(shí)現(xiàn)面向特定應(yīng)用的專用硬件結(jié)構(gòu)，能夠極大的提高系統(tǒng)的總體性能和效率。同時(shí)，可重構(gòu)計(jì)算所采用的FPGA等可編程器件的功耗也相對較低，如果能夠與微服務(wù)器相結(jié)合，必然能夠在保持低功耗的同時(shí)，極大的提高微服務(wù)器的處理能力。而且，在指令級、線程級、任務(wù)級從低到高三個(gè)邏輯層次實(shí)現(xiàn)系統(tǒng)計(jì)算能力增強(qiáng)的結(jié)構(gòu)和方法，能夠靈活組合與重構(gòu)，實(shí)現(xiàn)對各種規(guī)模、不同特征的應(yīng)用優(yōu)化與運(yùn)算加速，充分發(fā)揮可重構(gòu)微服務(wù)器的可重構(gòu)運(yùn)算加速能力。由此，本發(fā)明提供了一種將低功耗微處理器和可重構(gòu)加速部件緊密耦合的可重構(gòu)微服務(wù)器系統(tǒng)架構(gòu)，能夠通過對可重構(gòu)加速部件進(jìn)行硬件重構(gòu)，實(shí)現(xiàn)面向目標(biāo)應(yīng)用需求的可重構(gòu)運(yùn)算加速模塊，增強(qiáng)系統(tǒng)的運(yùn)算能力，提高系統(tǒng)性能和效率。而且，本發(fā)明提供的可重構(gòu)微服務(wù)器系統(tǒng)在指令級、線程級、任務(wù)級從低到高三個(gè)邏輯層次增強(qiáng)系統(tǒng)計(jì)算能力的結(jié)構(gòu)和方法，實(shí)現(xiàn)對各種規(guī)模不同特征的應(yīng)用優(yōu)化與運(yùn)算加速。〈第一實(shí)施例〉圖1示意性地示出了根據(jù)本發(fā)明第一實(shí)施例的計(jì)算能力增強(qiáng)的可重構(gòu)微服務(wù)器的功能框圖。根據(jù)本發(fā)明實(shí)施例的計(jì)算能力增強(qiáng)的可重構(gòu)微服務(wù)器包括微處理器10、系統(tǒng)總線100、內(nèi)存20、可重構(gòu)加速部件40以及輸入輸出外設(shè)(以下簡稱I/O外設(shè))30。其中，微處理器10、內(nèi)存20和輸入輸出外設(shè)30連接至系統(tǒng)總線100，從而微處理器10通過系統(tǒng)總線100與內(nèi)存20和輸入輸出外設(shè)30進(jìn)行數(shù)據(jù)交換。微處理器10直接連接至可重構(gòu)加速部件40 ;并且，可重構(gòu)加速部件40連接至系 統(tǒng)總線100，從而通過系統(tǒng)總線100與內(nèi)存20和輸入輸出外設(shè)30進(jìn)行數(shù)據(jù)交換。例如，I/O外設(shè)30包括但不限于硬盤、網(wǎng)絡(luò)、USB等設(shè)備。其中，例如，可重構(gòu)加速部件40包括可重構(gòu)指令擴(kuò)展單元41、可重構(gòu)硬件線程單元42以及可重構(gòu)任務(wù)加速單元43。也就是說，可重構(gòu)加速部件能夠重構(gòu)為可重構(gòu)指令擴(kuò)展單元41、可重構(gòu)硬件線程單元42、可重構(gòu)任務(wù)加速單元43等可重構(gòu)運(yùn)算加速模塊，從而實(shí)現(xiàn)在指令級、線程級、任務(wù)級三個(gè)層次的計(jì)算加速。而且，雖然在上述具體實(shí)施例中，示出了可重構(gòu)加速部件40包括可重構(gòu)指令擴(kuò)展單元41、可重構(gòu)硬件線程單元42以及可重構(gòu)任務(wù)加速單元43的示例，但是應(yīng)該理解的是，在具體實(shí)現(xiàn)時(shí)，可重構(gòu)加速部件40可能只包括可重構(gòu)指令擴(kuò)展單元41、可重構(gòu)硬件線程單元42以及可重構(gòu)任務(wù)加速單元43中的一個(gè)或者兩個(gè)。其中，可重構(gòu)指令擴(kuò)展單元41直接與微處理器相連，用于將特定運(yùn)算或操作以特定的指令擴(kuò)展單元的形式實(shí)現(xiàn)；而且，可重構(gòu)指令擴(kuò)展單元41直接與微處理器的數(shù)據(jù)通路相連，并且直接執(zhí)行以特定的指令擴(kuò)展單元的形式實(shí)現(xiàn)的特定運(yùn)算或操作。對于一些應(yīng)用中常用的運(yùn)算或操作，可以將其抽象為擴(kuò)展指令，在可重構(gòu)指令擴(kuò)展單元中實(shí)現(xiàn)，作為微處理器的指令集擴(kuò)展實(shí)現(xiàn)運(yùn)算加速?？芍貥?gòu)指令擴(kuò)展單元41通過微處理器接口直接與微處理器緊密相連，能夠?qū)⒁恍┏Ｓ没蛐瘦^低的運(yùn)算或操作以特定的指令擴(kuò)展單元的形式實(shí)現(xiàn)，通過硬件流水或并行的方式優(yōu)化和提高原有操作的執(zhí)行性能和效率。而且，可重構(gòu)指令擴(kuò)展單元41直接與微處理器的數(shù)據(jù)通路相連，當(dāng)處理器固有指令效率較低或運(yùn)算資源受限時(shí)，可以將這部分指令操作在可重指令擴(kuò)展單元41執(zhí)行，從而擴(kuò)展了微處理器的運(yùn)算資源，增強(qiáng)了其運(yùn)算能力。可重構(gòu)硬件線程單元42中包含的多個(gè)硬件線程(例如圖1中的硬件線程1、硬件線程2、…、硬件線程3、硬件線程4)，所述多個(gè)硬件線程在可重構(gòu)加速部件上運(yùn)行以便實(shí)現(xiàn)與軟件線程相同的運(yùn)算功能，從而通過硬件線程的方式實(shí)現(xiàn)對軟件應(yīng)用的線程級加速?？芍貥?gòu)硬件線程單元42通過硬件線程的方式實(shí)現(xiàn)對傳統(tǒng)軟件應(yīng)用的線程級加速。硬件線程運(yùn)行在可重構(gòu)加速部件上，能夠?qū)崿F(xiàn)與軟件線程相同的運(yùn)算功能，可以將應(yīng)用中一些計(jì)算量大，性能受限的線程轉(zhuǎn)移到可重構(gòu)硬件線程單元中，以硬件線程的形式實(shí)現(xiàn)?？芍貥?gòu)硬件線程單元42的運(yùn)算加速能力主要體現(xiàn)在兩個(gè)方面，一方面是能夠提高線程的并行度，傳統(tǒng)軟件線程運(yùn)行在微處理器中，雖然在概念上是并行執(zhí)行的，但實(shí)際上只能復(fù)用處理器內(nèi)部的有限的計(jì)算資源，而在可重構(gòu)硬件線程單元內(nèi)，能夠?qū)嵗罅康挠布€程單元，為每個(gè)線程提供獨(dú)立的計(jì)算資源，實(shí)現(xiàn)真正的線程并行；另一方面是能夠提高單個(gè)線程的運(yùn)算性能和效率，可重構(gòu)硬件線程單元能夠重構(gòu)為針對應(yīng)用優(yōu)化的專用硬件邏輯結(jié)構(gòu)，避免了指令調(diào)度、進(jìn)程切換等帶來的額外開銷，還可以通過流水、并行等方式提高運(yùn)算性能，實(shí)現(xiàn)線程執(zhí)行效率的提高和運(yùn)算性能的增強(qiáng)?？芍貥?gòu)任務(wù)加速單元43用于實(shí)現(xiàn)對應(yīng)用的任務(wù)級加速，它能夠根據(jù)實(shí)際應(yīng)用需求，重構(gòu)為具有實(shí)現(xiàn)完整應(yīng)用任務(wù)能力的專用硬件邏輯單元。并且，可重構(gòu)任務(wù)加速單元43可以直接通過系統(tǒng)總線或可重構(gòu)加速部件的私有接口來控制和訪問內(nèi)存20和輸入輸出外設(shè)30，從而將整個(gè)應(yīng)用負(fù)載從微處理器轉(zhuǎn)移到可重構(gòu)加速部件，減小了微處理器的運(yùn)算負(fù)載，同時(shí)還可以通過流水化、并行化等硬件優(yōu)化方法提高其運(yùn)算性能，實(shí)現(xiàn)應(yīng)用的任務(wù)級運(yùn)算加速。在可重構(gòu)微服務(wù)器的應(yīng)用中，上述三種功能部件可以根據(jù)應(yīng)用特點(diǎn)和實(shí)際需求，靈活組合與重構(gòu)，實(shí)現(xiàn)微處理器與可重構(gòu)加速部件的高效協(xié)同，提高系統(tǒng)的整個(gè)運(yùn)算性能的效率。<第二實(shí)施例>圖2示意性地示出了根據(jù)本發(fā)明第二實(shí)施例的計(jì)算能力增強(qiáng)的可重構(gòu)微服務(wù)器的功能框圖。與圖1所示的第一實(shí)施例不同的是，在圖2所示的根據(jù)本發(fā)明第二實(shí)施例的計(jì)算能力增強(qiáng)的可重構(gòu)微服務(wù)器中，可重構(gòu)加速部件30可以連接獨(dú)立的內(nèi)存21、獨(dú)立的I/O外設(shè)31和其它擴(kuò)展接口，從而擴(kuò)展和增強(qiáng)系統(tǒng)資源和能力。此外，需要說明的是，除非特別指出，否則說明書中的術(shù)語“第一”、“第二”、“第三”等描述僅僅用于區(qū)分說明書中的各個(gè)組件、元素、步驟等，而不是用于表示各個(gè)組件、元素、步驟之間的邏輯關(guān)系或者順序關(guān)系等。可以理解的是，雖然本發(fā)明已以較佳實(shí)施例披露如上，然而上述實(shí)施例并非用以限定本發(fā)明。對于任何熟悉本領(lǐng)域的技術(shù)人員而言，在不脫離本發(fā)明技術(shù)方案范圍情況下，都可利用上述揭示的技術(shù)內(nèi)容對本發(fā)明技術(shù)方案作出許多可能的變動(dòng)和修飾，或修改為等同變化的等效實(shí)施例。因此，凡是未脫離本發(fā)明技術(shù)方案的內(nèi)容，依據(jù)本發(fā)明的技術(shù)實(shí)質(zhì)對以上實(shí)施例所做的任何簡單修改、等同變化及修飾，均仍屬于本發(fā)明技術(shù)方案保護(hù)的范圍內(nèi)。
權(quán)利要求
1.一種計(jì)算能力增強(qiáng)的可重構(gòu)微服務(wù)器，其特征在于包括微處理器、系統(tǒng)總線、內(nèi)存、可重構(gòu)加速部件以及輸入輸出外設(shè)； 其中，微處理器、內(nèi)存和輸入輸出外設(shè)連接至系統(tǒng)總線，從而微處理器通過系統(tǒng)總線與內(nèi)存和輸入輸出外設(shè)進(jìn)行數(shù)據(jù)交換； 而且，微處理器直接連接至可重構(gòu)加速部件； 并且，可重構(gòu)加速部件連接至系統(tǒng)總線，從而通過系統(tǒng)總線與內(nèi)存和輸入輸出外設(shè)進(jìn)行數(shù)據(jù)交換； 其中，可重構(gòu)加速部件包括可重構(gòu)指令擴(kuò)展單元、可重構(gòu)硬件線程單元以及可重構(gòu)任務(wù)加速單元中的至少一個(gè)。
2.根據(jù)權(quán)利要求1所述的計(jì)算能力增強(qiáng)的可重構(gòu)微服務(wù)器，其特征在于，可重構(gòu)加速部件采用可編程邏輯器件實(shí)現(xiàn)。
3.根據(jù)權(quán)利要求1或2所述的計(jì)算能力增強(qiáng)的可重構(gòu)微服務(wù)器，其特征在于，可重構(gòu)指令擴(kuò)展單元直接與微處理器相連，用于將特定運(yùn)算或操作以特定的指令擴(kuò)展單元的形式實(shí)現(xiàn)；而且，可重構(gòu)指令擴(kuò)展單元直接與微處理器的數(shù)據(jù)通路相連，并且直接執(zhí)行以特定的指令擴(kuò)展單元的形式實(shí)現(xiàn)的特定運(yùn)算或操作。
4.根據(jù)權(quán)利要求1或2所述的計(jì)算能力增強(qiáng)的可重構(gòu)微服務(wù)器，其特征在于，可重構(gòu)硬件線程單元中包含的多個(gè)硬件線程，所述多個(gè)硬件線程在可重構(gòu)加速部件上運(yùn)行以便實(shí)現(xiàn)與軟件線程相同的運(yùn)算功能，從而通過硬件線程的方式實(shí)現(xiàn)對軟件應(yīng)用的線程級加速。
5.根據(jù)權(quán)利要求1或2所述的計(jì)算能力增強(qiáng)的可重構(gòu)微服務(wù)器，其特征在于，可重構(gòu)任務(wù)加速單元用于實(shí)現(xiàn)對應(yīng)用的任務(wù)級加速，并且被重構(gòu)為具有實(shí)現(xiàn)完整應(yīng)用任務(wù)能力的專用硬件邏輯單元，并且可重構(gòu)任務(wù)加速單元直接通過系統(tǒng)總線或可重構(gòu)加速部件的私有接口來控制和訪問內(nèi)存和輸入輸出外設(shè)，從而將整個(gè)應(yīng)用負(fù)載從微處理器轉(zhuǎn)移到可重構(gòu)加速部件。
全文摘要
本發(fā)明提供了一種計(jì)算能力增強(qiáng)的可重構(gòu)微服務(wù)器，包括微處理器、系統(tǒng)總線、內(nèi)存、可重構(gòu)加速部件以及輸入輸出外設(shè)；其中，微處理器、內(nèi)存和輸入輸出外設(shè)連接至系統(tǒng)總線，從而微處理器通過系統(tǒng)總線與內(nèi)存和輸入輸出外設(shè)進(jìn)行數(shù)據(jù)交換；而且，微處理器直接連接至可重構(gòu)加速部件；并且，可重構(gòu)加速部件連接至系統(tǒng)總線，從而通過系統(tǒng)總線與內(nèi)存和輸入輸出外設(shè)進(jìn)行數(shù)據(jù)交換；其中，可重構(gòu)加速部件包括可重構(gòu)指令擴(kuò)展單元、可重構(gòu)硬件線程單元以及可重構(gòu)任務(wù)加速單元中的至少一個(gè)。
文檔編號G06F15/76GK103020008SQ201210575648
公開日2013年4月3日 申請日期2012年12月26日 優(yōu)先權(quán)日2012年12月26日
發(fā)明者謝向輝, 吳東, 原昊, 錢磊, 張昆, 臧春峰, 郝子宇, 張魯飛, 李璽, 嚴(yán)忻凱, 鄔貴明, 方興, 葉楠, 胡蘇太, 韋海亮, 周浩杰, 陶志榮 申請人:無錫江南計(jì)算技術(shù)研究所