两个人的电影免费视频_国产精品久久久久久久久成人_97视频在线观看播放_久久这里只有精品777_亚洲熟女少妇二三区_4438x8成人网亚洲av_内谢国产内射夫妻免费视频_人妻精品久久久久中国字幕

通用串行總線裝置及其制造方法

文檔序號:6486470閱讀:253來源:國知局
通用串行總線裝置及其制造方法
【專利摘要】本發(fā)明涉及一種通用串行總線裝置,包括:電路板組件,其包括第一電路板以及設置在電路板組件上的存儲芯片和控制芯片,第一電路板具有相對設置的前端和后端以及相對設置的第一表面和第二表面,第一表面上設置有若干個金手指,存儲芯片和控制芯片設置在第二表面上;塑封殼體,至少設置在第二表面上,并包封住所述存儲芯片和控制芯片;及電源組件,電性連接至電路板組件未被塑封殼體包封的部分并暴露在外界。由于塑封殼體未完全包封電路板組件且電源組件暴露在外界,因此,不僅減小了通用串行總線裝置的整體尺寸,降低了制造成本,還提高了散熱性能,也有利于后期的維修。
【專利說明】通用串行總線裝置及其制造方法
【技術領域】
[0001]本發(fā)明涉及一種通用串行總線裝置,尤其涉及一種USB閃存驅動器。
[0002]本發(fā)明還涉及一種制造上述通用串行總線裝置的制造方法。
【背景技術】
[0003]通用串行總線(Universal Serial Bus, USB)是連接計算機系統(tǒng)與外部設備的一個串口總線標準,也是一種輸入輸出接口技術規(guī)范,被廣泛應用于個人計算機和移動設備等信息通訊產(chǎn)品,并擴展至攝影器材、數(shù)字電視(機頂盒)、游戲機等其它相關領域。
[0004]從1996年推出USB1.0版本以來,經(jīng)歷了 USB1.1、USB2.0版本,目前已經(jīng)發(fā)展到USB3.0版本。各個版本的主要區(qū)別在于最大傳輸速率的不同。最早的USB1.0版本傳輸速率為1.5Mbps (192KB/S),主要用于人機接口設備,例如鍵盤、鼠標、游戲桿等。于1998年推出的USB1.1傳輸速率達到了 12Mbps(l.5MB/s),號稱全速USB。而2000年推出的USB2.0傳輸速率更得到了進一步地提升,達到480Mbps ^OMB/s)的高速速率。目前最新的USB3.0號稱具有5Gbps (640MB/s)的超高速速率,是USB 2.0的10倍。
[0005]USB閃存驅動器(USB Flash Drive,UFD)又稱U盤,是一種采用USB接口的無需物理驅動器的微型高容量移動存儲產(chǎn)品。它采用的存儲介質(zhì)為閃存(Flash Memory),不需要額外的驅動器,而是將驅動器及存儲介質(zhì)合二為一,只要接上計算機上的USB接口就可獨立地存儲讀寫數(shù)據(jù)。與USB3.0相應地,目前最新一代的UFD為UFD3.0。
[0006]現(xiàn)有的UFD3.0制造需先將控制芯片、存儲芯片、電源組件逐個封裝起來,然后再焊接到電路板上,最后通過塑封 殼體將電路板、控制芯片、存儲芯片、電源組件一體包封。此種方式制造工藝復雜,并且造成了封裝后的產(chǎn)品體積較大,加工成本高。而由于電源組件與控制芯片、存儲芯片共同塑封在內(nèi)部,在使用時,電源組件與控制芯片、存儲芯片之間易產(chǎn)生信號之間的串擾現(xiàn)象,并且長時間使用后,影響電源組件的散熱性。又由于電源組件內(nèi)置,當電源組件損壞時,就需要先將塑封殼體打開,然后找到電源組件再進行維修。所以,傳統(tǒng)的工藝制造的產(chǎn)品維修時,維修過程繁復。
[0007]有鑒于此,有必要對現(xiàn)有的通用串行總線裝置及其制造方法予以改進以解決上述問題。

【發(fā)明內(nèi)容】

[0008]本發(fā)明的目的之一在于提供一種通用串行總線裝置,其尺寸小、制造成本較低,散熱性能好,同時便于后期的維修。
[0009]本發(fā)明的另一目的在于提供一種制造上述通用串行總線裝置的方法。
[0010]為實現(xiàn)上述發(fā)明目的之一,本發(fā)明采用如下技術方案:一種通用串行總線裝置,包括:
電路板組件,包括第一電路板以及設置在電路板組件上的存儲芯片和控制芯片,所述第一電路板具有相對設置的前端和后端以及相對設置的第一表面和第二表面,所述第一表面上設置有若干個金手指,所述存儲芯片和控制芯片設置在所述第二表面上;
塑封殼體,至少設置在第二表面上,并包封住所述存儲芯片和控制芯片;及 電源組件,電性連接至所述電路板組件未被所述塑封殼體包封的部分并暴露在外界。
[0011]作為本發(fā)明的進一步改進,所述第一表面未被所述塑封殼體包封,并且所述電源組件以表面焊接方式焊接在所述第一表面上。
[0012]作為本發(fā)明的進一步改進,所述電路板組件還包括以表面焊接方式焊接于所述第一表面上的晶體振蕩器。
[0013]作為本發(fā)明的進一步改進,所述若干個金手指至少設置成兩排,包括靠近前端設置的4個第一金手指和位于所述第一金手指后方的5個第二金手指,所述第一金手指和第二金手指的排列方式符合USB 3.0介面標準。
[0014]作為本發(fā)明的進一步改進,所述電路板組件還包括第二電路板,所述第二電路板包括相對設置的首端和尾端、以及相對設置的上表面和下表面,所述下表面以表面焊接方式焊接在所述第一表面上,所述上表面未被塑封殼體包封,并且所述電源組件以表面焊接方式焊接在所述上表面上。
[0015]作為本發(fā)明的進一步改進,所述電路板組件還包括以表面焊接方式焊接于所述上表面上的晶體振蕩器。
[0016]作為本發(fā)明的進一步改進,所述若干個金手指至少設置成兩排,包括靠近前端設置的4個第一金手指和位于所述第一金手指后方的5個第二金手指,所述第一金手指和第二金手指的排列方式符合USB 3.0介面標準。
[0017]作為本發(fā)明的進一步改進,所述第二電路板的長度短于所述第一電路板的長度,所述第二金手指成型在所述第二電路板上并向外突伸超出所述第二電路板的首端且貼靠在所述第一表面上。
[0018]為實現(xiàn)上述另一發(fā)明目的,還發(fā)明還可以采用如下技術方案:一種通用串行總線裝置的制造方法,包括如下步驟:
提供電路板,所述電路板具有相對設置的前端和后端以及相對設置的第一表面和第二表面,且在所述第一表面上設置有若干個金手指;
提供電源組件、及存儲芯片和控制芯片,將電源組件以表面焊接方式焊接在所述第一表面,將存儲芯片和控制芯片以表面焊接方式焊接在所述第二表面;及
通過注塑在所述電路板的第二表面形成塑封殼體以包封住所述存儲芯片和控制芯片,所述電源組件未被所述塑封殼體包封且暴露在外界。
[0019]作為本發(fā)明的進一步改進,在提供電源組件的同時,還提供晶體振蕩器,將晶體振蕩器以表面焊接方式焊接在所述第一表面,所述晶體振蕩器未被所述塑封殼體包封且暴露在外界。
[0020]作為本發(fā)明的進一步改進,所述若干個金手指至少設置成兩排,包括靠近所述前端設置的4個第一金手指和位于所述第一金手指后方的5個第二金手指,所述第一金手指和第二金手指的排列方式符合USB 3.0介面標準。
[0021]為實現(xiàn)上述另一發(fā)明目的,還發(fā)明還可以采用如下技術方案:一種通用串行總線裝置的制造方法,包括如下步驟:
提供第一電路板,所述第一電路板具有相對設置的前端和后端以及相對設置的第一表面和第二表面,且在所述第一表面上設置有若干個第一金手指;
提供存儲芯片和控制芯片,將存儲芯片和控制芯片以表面焊接方式焊接在所述第二表面上,并通過引線與所述第一電路板電性連接;
通過注塑在所述第一電路板的第二表面形成塑封殼體以包封住所述存儲芯片和控制
-H-* I I
心片;
提供第二電路板,所述第二電路板具有相對設置的首端和尾端以及相對設置的上表面和下表面,且在所述第二電路板上設置有若干個第二金手指;
提供電源組件,將電源組件以表面焊接方式焊接在所述上表面;及將所述第二電路板的下表面以表面焊接方式焊接于所述第一電路板的第一表面上,且所述第二金手指位于所述第一金手指的后方。
[0022]作為本發(fā)明的進一步改進,在提供電源組件的同時,還提供晶體振蕩器,將晶體振蕩器以表面焊接方式焊接在所述上表面。
[0023]作為本發(fā)明的進一步改進,所述第二電路板的長度短于所述第一電路板的長度,所述第二金手指向外突伸超出所述第二電路板的首端且貼靠在所述第一電路板的第一表面上。
[0024]作為本發(fā)明的進一步改進,所述第一金手指的數(shù)量為4個,所述第二金手指的數(shù)量為5個,所述第一金手指和第二金手指的排列方式符合USB 3.0介面標準。
[0025]與現(xiàn)有技術相比,本發(fā)明的有益效果在于:由于塑封殼體未完全包封電路板組件且電源組件暴露在外界,因此,不僅減小了本發(fā)明通用串行總線裝置的整體尺寸,降低了制造成本,還提高了散熱性能,也有利于后期的維修。
【專利附圖】

【附圖說明】
[0026]圖1為本發(fā)明實施例一中通用串行總線裝置的結構示意圖。
[0027]圖2為圖1中通用串行總線裝置的分解圖。
[0028]圖3為圖1中第一電路板的結構示意圖。
[0029]圖4為圖1中第二電路板的結構示意圖。
[0030]圖5為圖1中通用串行總線裝置的制造工藝流程圖。
[0031]圖6為本發(fā)明實施例二中通用串行總線裝置的結構示意圖。
[0032]圖7為圖6中通用串行總線裝置的分解圖。
[0033]圖8為圖6中第一電路板的結構示意圖。
[0034]圖9為圖6中通用串行總線裝置的制造工藝流程圖。
【具體實施方式】
[0035]實施例一:
請參見圖1至圖4,本發(fā)明第一實施例的通用串行總線裝置包括電路板組件(未標示)、包封在電路板組件上的塑封殼體2、以及設置在電路板組件上的電源組件3。該電源組件3暴露在外界。下面對本實施例中的各部件及各部件之間的相互關系進行詳細描述。
[0036]電路板組件包括第一電路板11、與第一電路板11電性連接的第二電路板12、一存儲芯片13和一控制芯片14、以及晶體振蕩器15。所述第二電路板12的長度短于第一電路板11的長度。通過該第一電路板11和第二電路板12實現(xiàn)雙通道連接。該電路板組件各部件的具體結構如下:
第一電路板11具有相對設置的前端111和后端112、相對設置的第一表面113和第二表面114、以及成型在第一表面113上并排成一排的4個第一金手指115。4個第一金手指115具有自第一表面113向外暴露的第一電性接觸面1151。除本實施例外,該第一金手指115也可以為焊接至第一表面113上的彈性金屬接觸片(未圖示)。
[0037]第二電路板12具有相對設置的首端121和尾端122、相對設置的上表面123和下表面124、以及成型在第二電路板12上并于第一金手指115后方排成一排的5個第二金手指125。5個第二金手指125具有暴露在外界并沿第一電路板11厚度方向上位于第一金手指115上方的第二電性接觸面1251。在此,第二金手指115為片狀體,且向外突伸超出第二電路板12的首端121并貼靠于第一電路板11的第一表面113上。除本實施例外,該第二金手指125可以采用于上表面123上焊接金屬接觸片(未圖示)作為金手指或者焊接彈性金屬接觸片來實現(xiàn)。在此,第二電路板12的下表面124以表面焊接方式焊接于第一電路板11的第一表面113上。
[0038]存儲芯片13和控制芯片14設置在第二表面114上。該存儲芯片13和控制芯片14以表面焊接方式焊接于第二表面114上。除本實施例外,存儲芯片13和控制芯片14也可以為多個。
[0039]晶體振蕩器15以表面焊接方式焊接于第二電路板12的上表面123上。
[0040]上述第一金手指115靠近第一電路板11的前端111,并且第一金手指115和第二金手指125的排列方式符合USB 3.0介面標準。在本實施例中,由于第一電路板11和第二電路板12為焊接疊加設計并且分別直接在第一電路板11和第二電路板12上直接形成第一金手指115和第二金手指125,所以,本通用串行總線裝置與現(xiàn)有技術相比,具有結構簡單,使用壽命延長,并且可降低生產(chǎn)制造成本的優(yōu)點。
[0041]塑封殼體2設置在第二表面114上,并包封住存儲芯片13和控制芯片14。在此,上表面123為未被塑封殼體2包封的部分。由于上述已提到晶體振蕩器15設置在上表面123,所以,晶體振蕩器15暴露在外界。該塑封殼體2采用注塑工藝實現(xiàn)。
[0042]電源組件3電性連接至電路板組件的第二電路板12的上表面123上。由于上表面123為未被塑封殼體2包封的部分,所以該電源組件3暴露在外界。電源組件3以表面焊接方式焊接于上表面123上。由于塑封殼體2未完全包封住電路板組件并且電源組件3暴露在外界,所以本實施例中的通用串行總線裝置與現(xiàn)有技術相比,不僅減小了整體尺寸,降低了制造成本,還提高了散熱性能,也有利于后期的維修。除上述優(yōu)點以外,由于電源組件3與存儲芯片13和控制芯片14分別設置在兩個不同的表面,所以還降低了信號之間的串擾。
[0043]在此需要說明的是,晶體振蕩器15設計成暴露在外界的原因與該電源組件3暴露在外界的原因相同。當然,對于該晶體振蕩器15也可以同存儲芯片13和控制芯片14 一樣設置在第二表面114上,并通過塑封殼體2包封住。
[0044]除上述部件以外,電路板組件中還包括電容(未標示)、電阻(未標示)等被動組件17,在本實施例中,該被動組件17同電源組件3、晶體振蕩器15 —樣設置在上表面123上,即暴露在外界。通過將被動組件17暴露在外界,可減少工藝和降低成本。當然,除本實施例外,也可將被動組件17同存儲芯片13和控制芯片14 一樣設置在第二表面114上,并通過塑封殼體2包封住。
[0045]以下請結合見圖5所示的工藝流程圖對本實施例一中的通用串行總線裝置的制造方法做詳細描述。
[0046]提供一電路板陣列(步驟511),以適應大規(guī)模制造,在本實施例中,電路板陣列包括若干個于同一平面上排列設置的第一電路板11,每塊第一電路板11具有相同的構造,且后續(xù)形成的產(chǎn)品工藝也相同,所以下面僅以其中一塊為例進行說明,如圖2、圖3所示的結構,第一電路板11具有相對設置的前端111和后端112、相對設置的第一表面113和第二表面114、以及成型在第一電路板11上并排成一排的4個第一金手指115。4個第一金手指115具有自第一表面113向外暴露的第一電性接觸面1151。
[0047]提供一個存儲芯片13和一個控制芯片14 (步驟512)。存儲芯片13和控制芯片14以表面焊接方式焊接到第一電路板11的第二表面114上(步驟513 )。在此,該存儲芯片13和控制芯片14為本領域技術人員常用的電子器件,故不對其進行詳細說明。除本實施例夕卜,也可以將多個存儲芯片13和控制芯片14焊接到第二表面114上。
[0048]請結合圖2,在存儲芯片13、控制芯片14與第一電路板11之間通過引線16來實現(xiàn)電性連接(步驟514)。
[0049]通過注塑成型在第一電路板11的第二表面114上形成塑料殼體2 (步驟515),以包封住通過前述步驟已經(jīng)設置在第二表面114上的存儲芯片13和控制芯片14。
[0050]提供另一電路板陣列(步驟521),以適應大規(guī)模制造,在本實施例中,該另一電路板陣列包括若干個于同一平面上排列設置的第二電路板12,每塊第二電路板12具有相同的構造,且后續(xù)形成的產(chǎn)品工藝也相同,所以下面僅以其中一塊為例進行說明,如圖2、圖4所示的結構,第二電路板12的長度短于第一電路板11的長度,第二電路板12的寬度與第一電路板11的寬度相同。第二電路板12具有相對設置的首端121和尾端122、相對設置的上表面123和下表面124、以及成型在第二電路板12上并排成一排的5個第二金手指125,5個第二金手指125具有暴露在外界的第二電性接觸面1251,在此,第二金手指115為片狀體,并向外突伸超出第二電路板12的首端121且貼靠于第一電路板11的第一表面113上。
[0051]提供被動組件17(步驟522),并將被動組件17焊接到第二電路板12的上表面123上(步驟523)。本領域普通技術人員所熟知的是,被動組件17是相對于主動組件而言的,主要是指不影響信號基本特征,僅讓信號通過而未加以更動的無源器件,通常包括有電阻、電容等。本實施方式中,被動組件17可通過表面焊接技術(Surface Mounted Technology,SMT)焊接到上表面123上。即于上表面123上的相應位置處預先放置焊料;然后,被動組件17貼裝到上表面123的相應位置;通過回流焊設備使焊料熔化,從而將被動組件17牢固地焊接到上表面123上。由于SMT技術為本領域普通技術人員所熟知,所以 申請人:在此不再予以贅述。
[0052]提供電源組件3和晶體振蕩器15 (步驟524),電源組件3和晶體振蕩器15以表面焊接方式焊接到第二電路板12的上表面123上(步驟525)。電源組件3、晶體振蕩器15也可以通過引線(未圖標)將電源組件3、晶體振蕩器15與第二電路板12電性連接。
[0053]焊接通過分別完成上述步驟的第一電路板11和第二電路板12 (步驟53),主要是將第二電路板12的下表面124以表面焊接方式焊接于第一電路板11的第一表面113上;并使得第一金手指115靠近前端111,第二金手指125位于第一金手指115的后方,第二電性接觸面1251沿第一電路板11厚度方向上位于第一電性接觸面1151上方。第二金手指125貼靠于第一電路板11的第一表面113上。在此,在第一電路板11上的4個第一金手指115和在第二電路板12上的5個第二金手指125的排列方式符合USB 3.0介面標準。
[0054]最后,在塑封殼體2上進行激光打標,如標記公司名、存儲容量等信息(步驟54)。隨后,將產(chǎn)品切割(步驟55),然后經(jīng)電氣性能測試打包(步驟56),完成產(chǎn)品的制造。
[0055]實施例二:
請參見圖6至圖8,本發(fā)明第二實施例的通用串行總線裝置包括電路板組件(未標示)、包封在電路板組件上的塑封殼體2’、以及設置在電路板組件上的電源組件3’。該電源組件3 ’與實施例一中電源組件3 —樣暴露在外界。下面對本實施例中的各部件及各部件之間的相互關系進行詳細描述。
[0056]電路板組件包括第一電路板11’,設置在第一電路板11’上的一存儲芯片13’和一控制芯片14’、以及晶體振蕩器15’。與實施例一有所不同,在本實施例中,電路板組件內(nèi)僅有一塊電路板,故實現(xiàn)單通道連接。該電路板組件各部件的具體結構如下:
第一電路板11’具有相對設置的前端111’和后端112’、相對設置的第一表面113’和第二表面114’、以及成型在第一表面113’上并排成一排且靠近前端111’設置的4個第一金手指115’和設置在第一表面113’上并位于第一金手指115’后方的5個第二金手指125’。4個第一金手指115’具有自第一表面113’向外暴露的第一電性接觸面1151’。5個第二金手指125’為片狀體,其以表面焊接方式焊接于第二表面113’上。第一金手指115’和第二金手指125’的排列方式符合USB 3.0介面標準。除本實施例外,該第一金手指115’也可以為焊接至第一表面113’上的彈性金屬接觸片。
[0057]存儲芯片13’和控制芯片14’設置在第二表面114’上。該存儲芯片13’和控制芯片14’以表面焊接方式焊接于第二表面114’上。
[0058]晶體振蕩器15’以表面焊接方式焊接于第一表面113’上。
[0059]塑封殼體2設置在第二表面114’上,并包封住存儲芯片13’和控制芯片14’。在本實施例中,第一表面113’為未被塑封殼體2’包封的部分。由于上述已提到晶體振蕩器15’設置在第一表面113’,所以晶體振蕩器15’暴露在外界。該塑封殼體2’采用注塑工藝實現(xiàn)。
[0060]電源組件3’電性連接至第一電路板11’的第一表面113’上。由于第一表面113’為未被塑封殼體2’包封的部分,所以該電源組件3’暴露在外界。電源組件3’以表面焊接方式焊接于第一表面113’上。由于塑封殼體2’未完全包封電路板組件并且電源組件3’暴露在外界,所以本實施例的通用串行總線裝置與現(xiàn)有技術相比,不僅減小了整體尺寸,降低了制造成本,還提高了散熱性能,也有利于后期的維修。除上述優(yōu)點以為,由于電源組件3’與存儲芯片13’、控制芯片14’設置在不同表面上,所以降低了信號之間的串擾。
[0061]在此需要說明的是,晶體振蕩器15’設計成暴露在外界的原因與該電源組件3’暴露在外界的原因相同。當然對于該晶體振蕩器15’也可以同存儲芯片13’和控制芯片14’一樣設置在第二表面114’上,并通過塑封殼體2’包封。
[0062]除上述部件以外,同實施例一樣,在電路板組件中還包括電容(未標示)、電阻(未標示)等被動組件17’,在本實施例中,該被動組件17’同電源組件3’、晶體振蕩器15’一樣設置在第一表面113’上,即暴露在外界。通過將被動組件17’暴露在外界,可減少工藝和降低成本。當然,除上述實施例外,也可將被動組件17’同存儲芯片13’和控制芯片14’ 一樣設置在第二表面114’上,并通過塑封殼體2’包封。
[0063]以下請結合見圖9所示的工藝流程圖對本實施例二中的通用串行總線裝置的制造方法做詳細描述。
[0064]提供一電路板陣列(步驟611),以適應大規(guī)模制造,在本實施例中,電路板陣列包括若干個于同一平面上排列設置的第一電路板11’,每塊第一電路板11’具有相同的構造,且后續(xù)形成的產(chǎn)品工藝也相同,所以下面僅以其中一塊為例進行說明,如圖6、圖8所示的結構,第一電路板11’具有相對設置的前端111’和后端112’、相對設置的第一表面113’和第二表面114’、成型在第一表面113’上并排成一排的4個第一金手指115’、以及已設置在第一表面113’上并排成一排的5個第二金手指125’。4個第一金手指115’具有自第一表面113’向外暴露的第一電性接觸面1151’。第一金手指115’靠近前端111’設置,第二金手指125’位于第一金手指115’后方,第一金手指115’和第二金手指125’的排列方式符合USB 3.0介面標準。
[0065]提供一存儲芯片13’和一控制芯片14’(步驟612),存儲芯片13’和控制芯片14’以表面焊接方式焊接到第二表面114’上(步驟613)。在此,該存儲芯片13’和控制芯片14’為本領域技術人員常用的電子器件,故不對其進行詳細說明。
[0066]請結合圖7,于存儲芯片13’和控制芯片14’與電路板11’之間通過引線16’來實現(xiàn)電性連接(步驟614)。
[0067]提供被動組件17’(步驟615),并將被動組件17’焊接到第一表面113’上(步驟616)。此工藝步驟與實施例一相似,故不再予以贅述。
[0068]提供電源組件3’和晶體振蕩器15’(步驟617),電源組件3’和晶體振蕩器15’以表面焊接方式焊接到第一表面113’上(步驟618)。電源組件3’和晶體振蕩器15’與第一電路板11’之間也可通過引線(未圖示)電性連接。
[0069]通過注塑成型在第一電路板11’的第二表面114’上形成塑料殼體2’(步驟620),以包封住通過上述步驟已經(jīng)設置在第二表面114’上的存儲芯片13’和控制芯片14’。
[0070]最后,在塑封殼體2’上進行激光打標,如標記公司名、存儲容量等信息(步驟621)。隨后,將產(chǎn)品切割(步驟622),然后經(jīng)電氣性能測試打包(步驟623),完成產(chǎn)品的制造。
[0071]盡管為示例目的,已經(jīng)公開了本發(fā)明的優(yōu)選實施方式,但是本領域的普通技術人員將意識到,在不脫離由所附的權利要求書公開的本發(fā)明的范圍和精神的情況下,各種改進、增加以及取代是可能的。
【權利要求】
1.一種通用串行總線裝置,其特征在于:該裝置包括: 電路板組件,包括第一電路板以及設置在電路板組件上的存儲芯片和控制芯片,所述第一電路板具有相對設置的前端和后端以及相對設置的第一表面和第二表面,所述第一表面上設置有若干個金手指,所述存儲芯片和控制芯片設置在所述第二表面上; 塑封殼體,至少設置在第二表面上,并包封住所述存儲芯片和控制芯片;及 電源組件,電性連接至所述電路板組件未被所述塑封殼體包封的部分并暴露在外界。
2.根據(jù)權利要求1所述的通用串行總線裝置,其特征在于:所述第一表面未被所述塑封殼體包封,并且所述電源組件以表面焊接方式焊接在所述第一表面上。
3.根據(jù)權利要求2所述的通用串行總線裝置,其特征在于:所述電路板組件還包括以表面焊接方式焊接于所述第一表面上的晶體振蕩器。
4.根據(jù)權利要求1至3中任意一項所述的通用串行總線裝置,其特征在于:所述若干個金手指至少設置成兩排,包括靠近前端設置的4個第一金手指和位于所述第一金手指后方的5個第二金手指,所述第一金手指和第二金手指的排列方式符合USB 3.0介面標準。
5.根據(jù)權利要求1所述的通用串行總線裝置,其特征在于:所述電路板組件還包括第二電路板,所述第二電路板包括相對設置的首端和尾端、以及相對設置的上表面和下表面,所述下表面以表面焊接方式焊接在所述第一表面上,所述上表面未被塑封殼體包封,并且所述電源組件以表面焊接方式焊接在所述上表面上。
6.根據(jù)權利要求5所述的通用串行總線裝置,其特征在于:所述電路板組件還包括以表面焊接方式焊接于所述上 表面上的晶體振蕩器。
7.根據(jù)權利要求5或6所述的通用串行總線裝置,其特征在于:所述若干個金手指至少設置成兩排,包括靠近前端設置的4個第一金手指和位于所述第一金手指后方的5個第二金手指,所述第一金手指和第二金手指的排列方式符合USB 3.0介面標準。
8.根據(jù)權利要求7所述的通用串行總線裝置,其特征在于:所述第二電路板的長度短于所述第一電路板的長度,所述第二金手指成型在所述第二電路板上并向外突伸超出所述第二電路板的首端且貼靠在所述第一表面上。
9.一種通用串行總線裝置的制造方法,其特征在于:該方法包括如下步驟: 提供電路板,所述電路板具有相對設置的前端和后端以及相對設置的第一表面和第二表面,且在所述第一表面上設置有若干個金手指; 提供電源組件、及存儲芯片和控制芯片,將電源組件以表面焊接方式焊接在所述第一表面,將存儲芯片和控制芯片以表面焊接方式焊接在所述第二表面;及 通過注塑在所述電路板的第二表面形成塑封殼體以包封住所述存儲芯片和控制芯片,所述電源組件未被所述塑封殼體包封且暴露在外界。
10.根據(jù)權利要求9所述的通用串行總線裝置的制造方法,其特征在于:在提供電源組件的同時,還提供晶體振蕩器,將晶體振蕩器以表面焊接方式焊接在所述第一表面,所述晶體振蕩器未被所述塑封殼體包封且暴露在外界。
11.根據(jù)權利要求9或10所述的通用串行總線裝置的制造方法,其特征在于:所述若干個金手指至少設置成兩排,包括靠近所述前端設置的4個第一金手指和位于所述第一金手指后方的5個第二金手指,所述第一金手指和第二金手指的排列方式符合USB 3.0介面標準。
12.一種通用串行總線裝置的制造方法,其特征在于:該方法包括如下步驟: 提供第一電路板,所述第一電路板具有相對設置的前端和后端以及相對設置的第一表面和第二表面,且在所述第一表面上設置有若干個第一金手指; 提供存儲芯片和控制芯片,將存儲芯片和控制芯片以表面焊接方式焊接在所述第二表面上,并通過引線與所述第一電路板電性連接; 通過注塑在所述第一電路板的第二表面形成塑封殼體以包封住所述存儲芯片和控制-H-* I I心片; 提供第二電路板,所述第二電路板具有相對設置的首端和尾端以及相對設置的上表面和下表面,且在所述第二電路板上設置有若干個第二金手指; 提供電源組件,將電源組件以表面焊接方式焊接在所述上表面;及將所述第二電路板的下表面以表面焊接方式焊接于所述第一電路板的第一表面上,且所述第二金手指位于所述第一金手指的后方。
13.根據(jù)權利要求12所述的通用串行總線裝置的制造方法,其特征在于:在提供電源組件的同時,還提供晶體振蕩器,將晶體振蕩器以表面焊接方式焊接在所述上表面。
14.根據(jù)權利要求12或13所述的通用串行總線裝置的制造方法,其特征在于:所述第二電路板的長度短于所述第一電路板的長度,所述第二金手指向外突伸超出所述第二電路板的首端且貼靠在所述第一 電路板的第一表面上。
15.根據(jù)權利要求14所述的通用串行總線裝置的制造方法,其特征在于:所述第一金手指的數(shù)量為4個,所述第二金手指的數(shù)量為5個,所述第一金手指和第二金手指的排列方式符合USB 3.0介面標準。
【文檔編號】G06F13/40GK103473200SQ201210213864
【公開日】2013年12月25日 申請日期:2012年6月27日 優(yōu)先權日:2012年6月6日
【發(fā)明者】侯建飛, 徐健 申請人:智瑞達科技(蘇州)有限公司
網(wǎng)友詢問留言 已有0條留言
  • 還沒有人留言評論。精彩留言會獲得點贊!
1
商城县| 许昌县| 财经| 邵阳市| 泽库县| 洪江市| 卢龙县| 洛隆县| 名山县| 仙桃市| 阿拉善右旗| 屯留县| 广西| 海丰县| 沙坪坝区| 澄迈县| 乐陵市| 哈密市| 宜阳县| 界首市| 南宁市| 将乐县| 翼城县| 曲靖市| 和平县| 沁源县| 商水县| 泽普县| 屯昌县| 博野县| 瓦房店市| 木兰县| 聂拉木县| 兴文县| 巴林右旗| 永宁县| 凤庆县| 壶关县| 南靖县| 休宁县| 朔州市|