專利名稱:設(shè)計集成電路的系統(tǒng)和方法
技術(shù)領(lǐng)域:
本發(fā)明基本上涉及半導體器件領(lǐng)域,并且更具體地涉及設(shè)計集成電路的系統(tǒng)和方法。
背景技術(shù):
半導體集成電路(IC)工業(yè)經(jīng)歷了迅速發(fā)展。IC材料和設(shè)計的技術(shù)優(yōu)勢生產(chǎn)出多代1C,其中每一代都比上一代具有更小并且更復雜的電路。然而,這些優(yōu)勢增加了 IC的加工和制造的復雜性并且為了實現(xiàn)這些優(yōu)勢,在加工和制造IC中也需要類似的發(fā)展。在一系列的IC革新中,功能性密度(即,單位芯片面積中的互連器件的數(shù)量)通常隨著幾何尺寸(即,使用制造工藝所能夠創(chuàng)造出的最小的部件(或線))的減小而增大。該縮減工藝通常通過提高生產(chǎn)效率和降低相關(guān)成本來提供益處。這種縮減還產(chǎn)生了相對較高的功率損耗值,這種功率損耗可以通過使用諸如互補金屬氧化物半導體(CMOS)器件的低功率損耗器件來解決。
發(fā)明內(nèi)容
為了解決現(xiàn)有技術(shù)中所存在的問題,根據(jù)本發(fā)明的一個方面,提供了一種設(shè)計集成電路的方法,所述方法包括限定出至少一個偽層,所述至少一個偽層覆蓋集成電路的第一金屬層的部分和第二金屬層的部分中的至少一個,所述第二金屬層設(shè)置在所述第一金屬層上方,所述集成電路的所述第一金屬層、所述第二金屬層以及柵電極具有相同的布線方向;以及對與所述偽層覆蓋的所述第一金屬層的部分和所述第二金屬層的部分中的至少一個對應的文件執(zhí)行邏輯運算,從而確定出所述第一金屬層的部分和所述第二金屬層的部分 中的至少一個的尺寸。在該方法中,所述至少一個偽層覆蓋了所述第一金屬層的部分和所述第二金屬層的部分。在該方法中,所述至少一個偽層進一步覆蓋了所述集成電路的所述柵電極的部分和擴散區(qū)域的部分中的至少一個。在該方法中,所述至少一個偽層覆蓋了所述集成電路的宏部件和標準單元陣列中的至少一個,并且所述宏部件和所述標準單元陣列中的至少一個包括所述第一金屬層的部分和所述第二金屬層的部分中的至少一個。在該方法中,對所述文件執(zhí)行所述邏輯運算包括對所述文件的布局數(shù)據(jù)庫執(zhí)行所述邏輯運算,從而生成經(jīng)過邏輯運算的布局數(shù)據(jù)庫,并且所述方法進一步包括
在所述邏輯運算之后,所述經(jīng)過邏輯運算的布局數(shù)據(jù)庫被轉(zhuǎn)換為圖形數(shù)據(jù)系統(tǒng)(GDS)文件。在該方法中,進一步包括在所述邏輯運算之前,將所述文件的布局數(shù)據(jù)庫轉(zhuǎn)換為圖形數(shù)據(jù)系統(tǒng)(GDS)文件,其中,對所述文件執(zhí)行所述邏輯運算包括對所述文件的所述⑶S文件執(zhí)行邏輯運算,從而生成經(jīng)過邏輯運算的⑶S文件。在該方法中,所述集成電路包括第一類型晶體管的第一擴散區(qū)域,所述第一類型晶體管包括在所述第一擴散區(qū)域中的第一源極/漏極(S/D)區(qū)域;第二類型晶體管的第二擴散區(qū)域,所述第二擴散區(qū)域與所述第一擴散區(qū)域分隔開,所述第二類型晶體管包括在所述第二擴散區(qū)域中的第二 S/D區(qū)域;所述柵電極,在所述布線方向上橫跨所述第一擴散區(qū)域和所述第二擴散區(qū)域連續(xù)地延伸;所述第一金屬層,與所述第一 S/D區(qū)域電連接;以及所述第二金屬層,與所述第一金屬層電連接,其中,所述第一金屬層比所述第二金屬層寬。
根據(jù)本發(fā)明的另一方面,提供了一種設(shè)計集成電路的方法,所述方法包括限定出至少一個偽層,所述至少一個偽層覆蓋集成電路的第一金屬層的至少一部分、第二金屬層的至少一部分、柵電極的至少一部分以及擴散區(qū)域的至少一部分,其中,所述第二金屬層設(shè)置在所述第一金屬層上方,并且所述集成電路的所述第一金屬層、所述第二金屬層以及柵電極具有相同的布線方向;以及對與所述集成電路的所述第一金屬層的部分、所述第二金屬層的部分、所述柵電極的部分以及所述擴散區(qū)域的部分對應的文件執(zhí)行邏輯運算,從而確定所述第一金屬層的部分和所述第二金屬層的部分中的至少一個的尺寸,進而調(diào)節(jié)所述集成電路的電阻-電容(RC)時間延遲。在該方法中,所述至少一個偽層覆蓋了所述集成電路的宏部件和標準單元陣列中的至少一個,并且所述宏部件和標準單元陣列中的至少一個包括所述第一金屬層的部分、所述第二金屬層的部分、所述柵電極的部分以及所述擴散區(qū)域的部分。在該方法中,對所述文件執(zhí)行所述邏輯運算包括對所述文件的布局數(shù)據(jù)庫執(zhí)行所述邏輯運算,從而生成經(jīng)過邏輯運算的布局數(shù)據(jù)庫,并且所述方法進一步包括在所述邏輯運算之后,將所述經(jīng)過邏輯運算的布局數(shù)據(jù)庫轉(zhuǎn)換為圖形數(shù)據(jù)系統(tǒng)(GDS)文件。在該方法中,進一步包括在所述邏輯運算之前,將所述文件的布局數(shù)據(jù)庫轉(zhuǎn)換為圖形數(shù)據(jù)系統(tǒng)(GDS)文件,其中,對所述文件執(zhí)行所述邏輯運算包括對所述文件的所述GDS文件執(zhí)行所述邏輯運算,從而生成經(jīng)過邏輯運算的GDS文件。在該方法中,所述集成電路包括第一類型晶體管的所述擴散區(qū)域的第一擴散區(qū)域,所述第一類型晶體管包括在所述第一擴散區(qū)域中的第一源極/漏極(S/D)區(qū)域;第二類型晶體管的所述擴散區(qū)域的第二擴散區(qū)域,所述第二擴散區(qū)域與所述第一擴散區(qū)域分隔開,所述第二類型晶體管包括所述第二擴散區(qū)域中的第二 S/D區(qū)域;所述柵電極,在所述布線方向上橫跨所述第一擴散區(qū)域和所述第二擴散區(qū)域連續(xù)地延伸;所述第一金屬層,與所述第一 S/D區(qū)域電連接;以及所述第二金屬層,與所述第一金屬層電連接,其中,所述第一金屬層比所述第二金屬層寬。根據(jù)本發(fā)明的又一方面,提供了一種計算機系統(tǒng),包括一種計算機可讀存儲介質(zhì),被配置為存儲與集成電路的被至少一個偽層所覆蓋的第一金屬層的部分和所述第二金屬層的部分中的至少一個對應的文件,其中,所述第二金屬層設(shè)置在所述第一金屬層上方,并且所述集成電路的所述第一金屬層、所述第二金屬層以及柵電極具有相同的布線方向;以及處理器,與所述計算機可讀存儲介質(zhì)電連接,所述處理器被配置為對所述文件執(zhí)行邏輯運算,從而確定所述第一金屬層的部分和所述第二金屬層的部分中的至少一個的尺寸。在該計算機系統(tǒng)中,所述至少一個偽層覆蓋了所述第一金屬層的部分和所述第二金屬層的部分。在該計算機系統(tǒng)中,所述至少一個偽層進一步覆蓋了所述集成電路的所述柵電極的部分和擴散范圍的部分。在該計算機系統(tǒng)中,所述至少一個偽層覆蓋了所述集成電路的宏部件、微處理器、構(gòu)造塊和標準單元陣列中的至少一個,并且所述宏部件、微處理器、構(gòu)造塊和標準單元陣列中的至少一個包括所述第一金屬層的部分和所述第二金屬層的部分中的至少一個。在該計算機系統(tǒng)中,所述文件包括布局數(shù)據(jù)庫,并且在所述邏輯運算之后,所述 處理器被配置為將所述經(jīng)過邏輯運算的布局數(shù)據(jù)庫進一步轉(zhuǎn)換為圖形數(shù)據(jù)系統(tǒng)(GDS)文 件。在該計算機系統(tǒng)中,在所述邏輯運算之前,所述處理器被配置為進一步將所述文件的布局數(shù)據(jù)庫轉(zhuǎn)換為圖形數(shù)據(jù)系統(tǒng)(GDS)文件,并且所述處理器被配置為對所述文件的所述⑶S文件執(zhí)行邏輯運算,從而生成經(jīng)過邏輯運算的⑶S文件。在該計算機系統(tǒng)中,所述集成電路包括第一類型晶體管的第一擴散區(qū)域,所述第一類型晶體管包括在所述第一擴散區(qū)域中的第一源極/漏極(S/D)區(qū)域;第二類型晶體管的第二擴散區(qū)域,所述第二擴散區(qū)域與所述第一擴散區(qū)域分隔開,所述第二類型晶體管包括在所述第二擴散區(qū)域中的第二 S/D區(qū)域;所述柵電極,在所述布線方向上橫跨所述第一擴散區(qū)域和所述第二擴散區(qū)域連續(xù)地延伸;所述第一金屬層,與所述第一 S/D區(qū)域電連接;以及所述第二金屬層,與所述第一金屬層電連接,其中,所述第一金屬層比所述第二金屬層寬。
根據(jù)以下結(jié)合附圖的詳細描述可以最好地理解本發(fā)明。需要強調(diào)的是,根據(jù)工業(yè)中的標準實踐,各種不同部件沒有按比例繪制,并且只是用于圖示的目的。實際上,為了使論述清晰,可以任意增加或減小各種部件的數(shù)量和尺寸。圖I是設(shè)計集成電路的第一示例性方法的流程圖;圖2A是示出了帶有第一示例性偽層的示例性集成電路的示例性布局層的示意圖;圖2B是示出了帶有第二示例性偽層的示例性集成電路的示例性布局層的示意圖;圖2C是示出了帶有第三示例性偽層的示例性集成電路的示例性布局層的示意圖;圖2D是示出了帶有第四示例性偽層的示例性集成電路的示意圖;圖3是設(shè)計集成電路的第二示例性方法的流程圖;圖4是設(shè)計集成電路的第三示例性方法的流程圖;圖5是示出了用于電路設(shè)計的示例性計算機的示意圖。
具體實施例方式對于CMOS器件而言,接觸塞通常被用于源極/漏極(S/D)區(qū)域和晶體管的金屬層Ml之間的電連接。通常,該接觸塞被設(shè)置在接觸孔中,該接觸孔形成在層間介電(ILD)層中。該標記在掩模層上的接觸孔是正方形的。在掩模層上正方形圖案被轉(zhuǎn)移到ILD層上并且變成圓形。由此,在頂視圖中該接觸塞由此具有基本上圓形的外形,該頂視圖與在其上形成了晶體管的晶圓的表面相互垂直。可以發(fā)現(xiàn),如果CMOS器件的幾何形狀按比例縮小,則晶體管的S/D電阻增大。增大的S/D電阻包括以下電氣性能,例如,晶體管或電路的運算電流、速度、頻率等。應該理解,以下公開內(nèi)容提供了許多用于實施所公開的不同特征的不同實施例或?qū)嵗?。以下描述組件和配置的具體實例以簡化本發(fā)明。當然,這僅僅是實例,并不是用于限制本發(fā)明。另外,本公開的內(nèi)容可以在不同實例中重復參考標號和/或字母。這種重復是為了簡化和清晰的目的,并且沒有在本質(zhì)上表示各個實施例和/或所討論配置之間的關(guān)系。此外,在以下的本發(fā)明中的將一個部件形成在另一部件上、與另一部件連接和/或耦合 可以包括部件被形成為直接接觸的實施例,還可以包括其它部件形成為置于部件之間(諸如,部件不直接接觸)的實施例。另外,空間相對位置的術(shù)語,例如“下方”、“上方”、“水平”、“垂直”、“在...之上”、“在...之下”、“向上”、“向下”、“頂部”、“底部”等及其派生詞(例如,“水平地”、“向下地”、“向上地”等)用于使本發(fā)明內(nèi)容中的一個部件與另一個部件的關(guān)系變得簡明??臻g相對位置的術(shù)語覆蓋了包括部件的器件的不同定向。圖I是設(shè)計集成電路的示例性方法的流程圖。可以理解,為了更好地理解本發(fā)明的構(gòu)思,圖I被簡化。因此,應該注意,可以在圖I所示的方法之前、之中和之后實行附加的工藝,并且在本文中僅簡要地描述了一些其他工藝。參考圖1,設(shè)計集成電路的方法100包括限定出至少一個偽層,該偽層覆蓋了集成電路的第一金屬層的部分和第二金屬層的部分中的至少一個(框110)。第二金屬層被設(shè)置在第一金屬層上方。第一金屬層、第二金屬層和集成電路的柵電極可以具有相同的布線方向。方法100還可以包括對與被偽層覆蓋的第一金屬層的部分和第二金屬層的部分中的至少一個對應的文件執(zhí)行邏輯運算,從而確定第一金屬層的部分和第二金屬層的部分中的至少一個的尺寸(框120)。在一些實施例中,集成電路200包括如圖2A所示的示例性的布局層。注意,圖2A中所示的示例性視圖僅描述出擴散層的重疊部分、柵電極層和金屬層。在圖2A中,集成電路200包括與N-型晶體管205電連接的P-型晶體管201。在一些實施例中,集成電路200可以是數(shù)字電路、模擬電路、混合信號電路、靜態(tài)隨機存儲(SRAM)電路、嵌入式SRAM電路、動態(tài)隨機存儲(DRAM)電路、嵌入式DRAM電路、非易失性存儲電路例如,F(xiàn)LASH、EPROM、E2PROME、現(xiàn)場可編程門電路、或其任意組合。在其他實施例中,P-型晶體管201和N-型晶體管205可以被布置在反相器、邏輯門電路、放大器、電荷泵電路、或任何具有CMOS器件的電路中。參考圖2A,集成電路200可以包括至少一個擴散范圍,例如,擴散范圍202。該擴散范圍202包括至少一個擴散區(qū)域,例如,擴散區(qū)域210和220。擴散區(qū)域210包括P-型晶體管的源極區(qū)域211和漏極區(qū)域213。擴散區(qū)域220包括N-型晶體管205的源極區(qū)域221和漏極區(qū)域223。擴散區(qū)域210可以通過隔離結(jié)構(gòu)215與擴散區(qū)域220分隔開。該隔離結(jié)構(gòu)215包括淺溝槽隔離(STI)結(jié)構(gòu)和/或硅的局部氧化(LOCOS)結(jié)構(gòu)。在一些實施例中,擴散區(qū)域210的寬度W1和擴散區(qū)域220的寬度W2不同。在其他實施例中,擴散區(qū)域210的寬度W1大于擴散區(qū)域220的寬度W2。參考圖2A,柵電極層可以連續(xù)地橫跨擴散區(qū)域210和220在柵電極230的布線方向延伸。在一些實施例中,柵電極層230包括P-型晶體管201的柵電極部分230a和N-型晶體管205的柵電極部分230b。柵電極部分230a和230b可以被配置為接收電壓,從而分別控制P-型晶體管201和N-型晶體管205的接通或關(guān)斷。注意,圖2A所示的布線方向只是示例性的。在其他實施例中,布線方向可以朝向水平方向或任何傾斜于水平方向的方向。再次參考圖2A,集成電路200包括至少一個金屬層,例如,金屬層270a_270d,每個金屬層都直接與源極區(qū)域211、221和漏極區(qū)域213、223中的其中一個相接觸。在一些實施例中,金屬層240、250和260可以被分別設(shè)置在金屬層270a、270b和270c上方。金屬層240,250和260可以分別與源極區(qū)域211、漏極區(qū)域213和穿過金屬層270a、2 70b和270c的源極區(qū)域221電連接。在一些實施例中,金屬層270a-270d可以在布線方向上至少部分地與相應的金屬層240、250、和260重疊。在一些實施例中,金屬層270a_270d的每個的寬度可以基本上與相應的金屬層240,250和260的寬度相等。在其他實施例中,金屬層270a_270d比相應的金屬層240、250、和260寬。例如,如圖2A所示,金屬層270b具有寬度W3,而金屬層250具有寬度W4。寬度評3大于寬度W4。在一些實施例中,金屬層270a-270d可以被稱作MO OD-I金屬層,金屬層240、250和260可以被稱作MO 0D-2金屬層。在一些實施例中,金屬層270a_270d都可以連續(xù)地自擴散區(qū)域210的邊緣210a延伸至相對的邊緣210b,或從擴散區(qū)域220的邊緣220a延伸至相對的邊緣220b。在其他實施例中,金屬層270a-270b都以擴散區(qū)域210的寬度W1的大約5%或更少的距離從邊緣210a-210b中延伸或縮短。在另一些實施例中,金屬層270c-270d都以擴散區(qū)域220的寬度W2的大約5%或更少的距離從邊緣220a-220b中延伸或縮短。在一些實施例中,金屬層240和擴散區(qū)域210在布線方向上重疊了距離Dp金屬層250和擴散區(qū)域220在布線方向上重疊了距離D2。在一些實施例中,距離D1可以大于距離D2。金屬層260和擴散層110在布線方向上重疊了距離D3。金屬層250和擴散層220在布線方向上重疊了距離D4。在一些實施例中,距離D3可以大于距離D4。在其他實施例中,距離D3可以大于距離D2。應該注意,圖2A所示的結(jié)構(gòu)只是示例性的。在一些實施例中,距離D1和距離D2的總和基本上等于寬度W1。在其他實施例中,距離D1和距離D2的總和可以大于或小于寬度%。在其他實施例中,距離D3和距離D4的總和基本上等于寬度W2。在其他實施例中,距離D3和距離D4的總和可以大于或小于寬度W2。還應該注意術(shù)語“金屬層”在此可以代表金屬線、金屬絲、金屬繩、金屬帶、金屬塊、金屬棒、金屬墊、金屬條、或任意其他以預定距離連續(xù)延伸的金屬結(jié)構(gòu)。在一些實施例中,距離D2與寬度W1的比例在大約O. 75 : I至大約I : I的范圍內(nèi),而距離D2與寬度W1的比例可以在大約O. I I至O. 33 I的范圍內(nèi)。在其他實施例中,距離D3與寬度W2的比例可以在大約O. 75 I至大約I : I的范圍內(nèi),而距離D4與寬度W2的比例可以在大約O. I I至O. 33 I的范圍內(nèi)。
應該注意,為了與相應的源極區(qū)域和漏極區(qū)域電連接,金屬層240、250和260都可以至少部分地連續(xù)地在擴散區(qū)域210和/或220上方延伸。利用該至少部分地連續(xù)延伸的結(jié)構(gòu)可以減小晶體管的源極/漏極(S/D)電阻。在一些實施例中,金屬層250沒有連續(xù)地從擴散區(qū)域210的邊緣210a延伸至相對的邊緣210b,并且沒有從擴散區(qū)域220的邊緣220a延伸至相對的邊緣220b。金屬層250在布線方向上沒有完全覆蓋擴散區(qū)域210和220。利用該結(jié)構(gòu),可以減小柵電極部分230至各個金屬層240、250和260之間的寄生電容和/或金屬層240、250和260之間的寄生電容。通過調(diào)整電阻和/或寄生電容,可以期望地獲得集成電路200的電氣特性,例如,運算速度、運算頻率等。參考圖I和圖2A,框110包括限定至少一個偽層,例如,偽層207a_207d,覆蓋集成電路的第一金屬層的部分和第二金屬層的部分的至少一個。例如,偽層207a可以覆蓋金屬層270a和金屬層240的部分。在一些實施例中,偽層207a也可以覆蓋集成電路200的擴散區(qū)域210的部分(未標記)。在一些實施例中,至少一個偽層中的每個都可以覆蓋金屬層和擴散區(qū)域的部分。例如,如圖2B所示,偽層207e和207f都可以連續(xù)地從邊緣210a延伸至邊緣220b。如圖2B所示,偽層207e覆蓋了金屬層240和260的部分、金屬層270a和270c以及擴散區(qū)域211和221的部分。如圖2B所示,偽層207f覆蓋了金屬層250、金屬層270b和270d以及擴散區(qū)域211和221的部分。在其他實施例中,至少一個偽層可以覆蓋金屬層的部分、擴散區(qū)域的部分以及柵電極的部分。例如,如圖2C所示,偽層207g可以覆蓋金屬層240和260的部分、金屬層250、金屬層270a-270d、擴散區(qū)域210和220以及柵電極230的部分。應該注意,圖2A-圖2C所示的視圖只是示例性的。本申請的范圍并不限于此。例如,圖2A中所示的偽層207a可以水平地延伸并且覆蓋整個擴散區(qū)域210。該水平延伸的偽層207a也可以覆蓋金屬層240-250的部分、金屬層270a_270b以及柵電極230的部分。相似地,水平延伸的偽層207b可以覆蓋金屬層250-260的部分、金屬層270c_270d、柵電極230的部分、以及擴散區(qū)域220。在其他實施例中,集成電路包括宏部件、微模塊、結(jié)構(gòu)模塊以及標準單元陣列中的至少一個。例如,在圖2D中,集成電路200可以包括宏部件281、283和285以及標準單元陣列287和289。宏部件281和標準單元陣列289都可以分別包括擴散層、柵電極和至少一 個將要參考圖2A-圖2C的上述描述而被調(diào)整的金屬層。偽層207h和207i都分別覆蓋了宏部件281和標準單元陣列289。應該注意,以上結(jié)合圖2A-2D所作描述的偽層270a_270i被用于限定出一個范圍來覆蓋金屬層240、250、260和270a_270d的至少一部分、擴散區(qū)域210和220、和/或柵電極230??梢詫⒔饘賹?40、250、260和270a_270d被覆蓋的部分、擴散層210和220和/或柵電極230進行邏輯運算(下面描述),從而增大或減小其尺寸參數(shù)。金屬層240、250、260和270a-270d、擴散層210和220、和/或柵電極230的增大和/或減小可以增加和/或減小集成電路200的電阻和/或電容。通過調(diào)整集成電路200的電阻和/或電容,可以獲得期望的電阻-電容(RC)時間延遲。再次參考圖1,方法100可以包括對與被偽層覆蓋的第一金屬層部分和第二金屬層部分中的至少一個對應的文件執(zhí)行邏輯運算,以便確定第一金屬層的部分和第二金屬層的部分的至少一個的尺寸(框120)。在一些實施例中,方法100可以包括將布局數(shù)據(jù)庫轉(zhuǎn)換成圖形數(shù)據(jù)系統(tǒng)(GDS)文件。該轉(zhuǎn)換步驟可以在邏輯運算之前或之后執(zhí)行。例如,在限定出至少一個偽層(框310)之后,設(shè)計集成電路的方法300可以包括如圖3所示,對文件的布局數(shù)據(jù)庫執(zhí)行邏輯運算,從而生成被邏輯運算的布局數(shù)據(jù)庫(框320)。框310與以上結(jié)合圖I所描述的框110相同或類似。在框320中,布局數(shù)據(jù)庫包括被至少一個偽層所覆蓋的范圍。在一些實施例中,該布局數(shù)據(jù)庫可以被存儲為能夠通過由Cadence Design Systems of San Jose, Calif. U. S. A.在市場上銷售的VIRTUOSO1 版圖編輯器或VIRTUOSO XL-布局編輯器或由Springsoft Inc. of Taiwan (臺灣思源科技股份有限公司)在市場上銷售的LAKER 進行處理的格式。在一些實施例中,框320的邏輯運算可以擴大和/或縮小被至少一個偽層覆蓋的第一金屬層的部分和第二金屬層的部分中的至少一個的尺寸。例如,如圖2A所示,偽層207a覆蓋了金屬層250和金屬層270a的部分。為了調(diào)整集成電路200的電容和/或電阻,該邏輯運算可以增大和/或減小金屬層250和/或270的參數(shù)。例如,邏輯運算可以增大金屬層270b的寬度W3。在一些實施例中,金屬層270b的寬度W3被增大,從而朝向柵電極230延伸。另外,柵電極230和金屬層270b之間的區(qū)域(未標記)的尺寸d(如圖2A所示)被減小。柵電極230和金屬層270b之間的區(qū)域的電阻也被減小。增大的金屬層270b和金屬層250之間的電容被增大。通過使用至少一個偽層來限定待被增大或減小的范圍,邏輯運算可以不需要手動改變限定范圍地自動對限定范圍執(zhí)行尺寸參數(shù)的改變。從而可以簡單和簡便地實現(xiàn)集成電路的設(shè)計。在一些實施例中,框230的邏輯運算可以進一步增大和/或減小被至少一個偽層覆蓋的柵電極部分和擴散范圍部分中的至少一個。例如,如圖2C所示,該偽層207g覆蓋了金屬層240和260的部分、金屬層250、金屬層270a_270d、柵電極230的部分以及擴散區(qū)域210-220。另外,為了調(diào)整金屬層240和260、金屬層250以及金屬層270a_270d中的至少一個的尺寸參數(shù),邏輯運算也可以調(diào)整柵電極230和擴散區(qū)域210-220中的至少一個的尺寸參數(shù)。例如,邏輯運算可以增大柵電極230的寬、在一些實施例中個,金屬層230的寬可以被增大從而朝向金屬層270b延伸,以便減小柵電極230和金屬層270b之間的區(qū)域(未標記)的尺寸d(如圖2C所示)。柵電極230和金屬層270b之間的區(qū)域的電阻也被減小。為了調(diào)整集成電路200的電容和/或電阻,邏輯運算可以增大和/或減小金屬層240、250、260和270a-270d、柵電極230和/或擴散區(qū)域210-220的參數(shù)。在邏輯運算之后,尺寸確定的布局設(shè)計被存儲成邏輯運算的布局數(shù)據(jù)庫。方法300包括將邏輯運算的布局數(shù)據(jù)庫轉(zhuǎn)換成GDS文件(框330)。然后,方法300包括生成以GDS文件為基礎(chǔ)的掩模(框340)。可以理解,為了更好地理解本發(fā)明的構(gòu)思,圖3被簡化。因此,應該注意,可以在圖3所示的方法之前、之中和之后實施附加的工藝,并且一些其他工藝在此只是簡要地進行了描述。在一些實施例中,可以在邏輯運算之前執(zhí)行轉(zhuǎn)換步驟。例如,在限定出至少一個偽層(框410)之后,設(shè)計集成電路的方法400包括將帶有偽層的布局數(shù)據(jù)庫文件轉(zhuǎn)換成GDS、文件(框420)???10可以與以上結(jié)合圖I描述的框110相同或相似。在框420的轉(zhuǎn)換步驟之后,方法400可以包括對⑶S文件執(zhí)行邏輯運算,從而生成經(jīng)過邏輯運算的⑶S文件(框430)???30的邏輯運算與以上結(jié)合圖3描述的框320的邏輯運算相似。在邏輯運算之后,方法400可以生成以邏輯運算的GDS文本為基礎(chǔ)的掩模(框440)??梢岳斫猓瑸榱烁玫乩斫獗景l(fā)明的構(gòu)思,圖4被簡化。因此,應該注意可以在圖4所示的方法之間、之中和之后實施附加的工藝,并且一些其他工藝在本文中只簡要地進行了描述。圖5是示意圖,該示意圖示出了用于電路設(shè)計的示例性計算機系統(tǒng)。在圖5中,計算機系統(tǒng)510可以包括計算機可讀存儲介質(zhì)511,該計算機可讀存儲介質(zhì)與處理器515電連接。在一些實施例中,計算機可讀存儲介質(zhì)511被配置為用于存儲與被至少一個偽層 覆蓋的第一金屬層的部分和第二金屬層的部分中的至少一個對應的文件。第二金屬層設(shè)置在第一金屬層上。集成電路的第一金屬層、第二金屬層以及柵電極可以具有相同的布線方向。例如,計算機可讀存儲介質(zhì)511被配置為用于存儲與被至少一個以上結(jié)合圖I-圖4進行描述的偽層所覆蓋的集成電路200的至少一個金屬層部分對應的文件。在一些實施例中,計算機可讀存儲介質(zhì)511可以是電子器件、磁性器件、光學器件、電磁器件、紅外線器件、半導體系統(tǒng)(或設(shè)備或器件)和/或傳播介質(zhì)。例如,計算機可讀存儲介質(zhì)511可以包括半導體或固態(tài)存儲器、磁帶、可移動計算機軟盤、靜態(tài)隨機存儲器(RAM)、只讀存儲器(ROM)、硬磁盤和/或光盤。在一些使用光盤的實施例中,計算機可讀存儲介質(zhì)511可以包括光盤只讀存儲器(CD-ROM)、光盤讀/寫存儲器(CD-R/Μ)和/或數(shù)字視頻光盤(DVD)。在一些實施例中,處理器515被配置為用于對文件執(zhí)行邏輯運算,從而確定第一金屬層的部分和第二金屬層的部分中的至少一個的尺寸。例如,處理器515可以對布局數(shù)據(jù)庫或GDS文件執(zhí)行以上結(jié)合圖3和圖4進行描述的邏輯運算。在一些實施例中,可以利用計算機程序代碼對處理器515進行編碼。處理器515可以被配置為用于執(zhí)行用于設(shè)計集成電路的計算機程序代碼。處理器515可以是一個中心處理單元(CPU)、多處理器、分布式處理系統(tǒng)、和/或任意適當?shù)奶幚韱卧?。在一些實施例中,處理?15可以被配置為用于對文件的布局數(shù)據(jù)庫執(zhí)行邏輯運算。在邏輯運算之后,該處理器被配置為用于進一步將邏輯運算的數(shù)據(jù)庫轉(zhuǎn)換成GDS文件。在其他實施例中,在邏輯運算之前,處理器515可以被配置用于進一步將文件的布局數(shù)據(jù)庫轉(zhuǎn)換成⑶S文件。然后,處理器515被配置用于對文件的⑶S文件執(zhí)行邏輯運算,從而生成經(jīng)過邏輯運算的⑶S文件。在一些實施例中,邏輯運算和轉(zhuǎn)換步驟可以由CadenceDesign Systems of San Jose, Calif. U.S. A.在市場上銷售的 VIRTUOSO 布局編輯器或VIRTUOSO :XL-版圖編輯器或由Springsoft Inc. of Taiwan (臺灣思源科技股份有限公司)在市場上銷售的LAKER 執(zhí)行。在本申請的第一示例性實施例中,一種設(shè)計集成電路的方法包括限定出覆蓋集成電路的第一金屬層的部分和第二金屬層的部分中的至少一個的至少一個偽層,第二金屬層設(shè)置在第一金屬層上方,集成電路的第一金屬層、第二金屬層以及柵電極具有相同的布線方向;以及對與被偽層覆蓋的第一金屬層的部分和第二金屬層的部分中的至少一個對應的文件執(zhí)行邏輯運算,從而確定第一金屬層的部分和第二金屬層的部分中的至少一個的尺寸。在本申請的第二示例性實施例中,一種計算機系統(tǒng)包括一種計算機可讀存儲介質(zhì),被配置為存儲與集成電路的被至少一個偽層所覆蓋的第一金屬層的部分和第二金屬層的部分的至少一個對應的文件,其中,第二金屬層設(shè)置在第一金屬層上方,并且集成電路的第一金屬層、第二金屬層以及柵電極具有相同的布線方向;以及處理器,與計算機可讀存儲介質(zhì)電連接,處理器被配置為對文件執(zhí)行邏輯運算,從而確定第一金屬層的部分和第二金屬層的部分中的至少一個的尺寸。上面論述了若干實施例的部件,使得本領(lǐng)域普通技術(shù)人員可以更好地理解本發(fā)明的各個方面。本領(lǐng)域普通技術(shù)人員應該理解,可以很容易地使用本發(fā)明作為基礎(chǔ)來設(shè)計或更改其他用于達到與這里所介紹實施例相同的目的和/或?qū)崿F(xiàn)相同優(yōu)點的處理和結(jié)構(gòu)。本 領(lǐng)域普通技術(shù)人員也應該意識到,這種等效構(gòu)造并不背離本發(fā)明的精神和范圍,并且在不背離本發(fā)明的精神和范圍的情況下,可以進行多種變化、替換以及改變。
權(quán)利要求
1.一種設(shè)計集成電路的方法,所述方法包括 限定出至少一個偽層,所述至少一個偽層覆蓋集成電路的第一金屬層的部分和第二金屬層的部分中的至少一個,所述第二金屬層設(shè)置在所述第一金屬層上方,所述集成電路的所述第一金屬層、所述第二金屬層以及柵電極具有相同的布線方向;以及 對與所述偽層覆蓋的所述第一金屬層的部分和所述第二金屬層的部分中的至少一個對應的文件執(zhí)行邏輯運算,從而確定出所述第一金屬層的部分和所述第二金屬層的部分中的至少一個的尺寸。
2.根據(jù)權(quán)利要求I所述的方法,其中,所述至少一個偽層覆蓋了所述第一金屬層的部分和所述第二金屬層的部分,或者 其中,所述至少一個偽層進一步覆蓋了所述集成電路的所述柵電極的部分和擴散區(qū)域的部分中的至少一個,或者 其中,所述至少一個偽層覆蓋了所述集成電路的宏部件和標準單元陣列中的至少一個,并且所述宏部件和所述標準單元陣列中的至少一個包括所述第一金屬層的部分和所述第二金屬層的部分中的至少一個。
3.根據(jù)權(quán)利要求I所述的方法,其中,對所述文件執(zhí)行所述邏輯運算包括對所述文件的布局數(shù)據(jù)庫執(zhí)行所述邏輯運算,從而生成經(jīng)過邏輯運算的布局數(shù)據(jù)庫,并且所述方法進一步包括 在所述邏輯運算之后,所述經(jīng)過邏輯運算的布局數(shù)據(jù)庫被轉(zhuǎn)換為圖形數(shù)據(jù)系統(tǒng)(GDS)文件。
4.根據(jù)權(quán)利要求I所述的方法,進一步包括 在所述邏輯運算之前,將所述文件的布局數(shù)據(jù)庫轉(zhuǎn)換為圖形數(shù)據(jù)系統(tǒng)(GDS)文件,其中,對所述文件執(zhí)行所述邏輯運算包括對所述文件的所述GDS文件執(zhí)行邏輯運算,從而生成經(jīng)過邏輯運算的⑶S文件。
5.根據(jù)權(quán)利要求I所述的方法,其中,所述集成電路包括 第一類型晶體管的第一擴散區(qū)域,所述第一類型晶體管包括在所述第一擴散區(qū)域中的第一源極/漏極(S/D)區(qū)域; 第二類型晶體管的第二擴散區(qū)域,所述第二擴散區(qū)域與所述第一擴散區(qū)域分隔開,所述第二類型晶體管包括在所述第二擴散區(qū)域中的第二 S/D區(qū)域; 所述柵電極,在所述布線方向上橫跨所述第一擴散區(qū)域和所述第二擴散區(qū)域連續(xù)地延伸; 所述第一金屬層,與所述第一 S/D區(qū)域電連接;以及 所述第二金屬層,與所述第一金屬層電連接,其中,所述第一金屬層比所述第二金屬層寬。
6.一種設(shè)計集成電路的方法,所述方法包括 限定出至少一個偽層,所述至少一個偽層覆蓋集成電路的第一金屬層的至少一部分、第二金屬層的至少一部分、柵電極的至少一部分以及擴散區(qū)域的至少一部分,其中,所述第二金屬層設(shè)置在所述第一金屬層上方,并且所述集成電路的所述第一金屬層、所述第二金屬層以及柵電極具有相同的布線方向;以及 對與所述集成電路的所述第一金屬層的部分、所述第二金屬層的部分、所述柵電極的部分以及所述擴散區(qū)域的部分對應的文件執(zhí)行邏輯運算,從而確定所述第一金屬層的部分和所述第二金屬層的部分中的至少一個的尺寸,進而調(diào)節(jié)所述集成電路的電阻-電容(RC)時間延遲。
7.根據(jù)權(quán)利要求6所述的方法,其中,所述至少一個偽層覆蓋了所述集成電路的宏部件和標準單元陣列中的至少一個,并且所述宏部件和標準單元陣列中的至少一個包括所述第一金屬層的部分、所述第二金屬層的部分、所述柵電極的部分以及所述擴散區(qū)域的部分,或者 其中,對所述文件執(zhí)行所述邏輯運算包括對所述文件的布局數(shù)據(jù)庫執(zhí)行所述邏輯運算,從而生成經(jīng)過邏輯運算的布局數(shù)據(jù)庫,并且所述方法進一步包括 在所述邏輯運算之后,將所述經(jīng)過邏輯運算的布局數(shù)據(jù)庫轉(zhuǎn)換為圖形數(shù)據(jù)系統(tǒng)(GDS)文件,或者 所述方法進一步包括 在所述邏輯運算之前,將所述文件的布局數(shù)據(jù)庫轉(zhuǎn)換為圖形數(shù)據(jù)系統(tǒng)(GDS)文件,其中,對所述文件執(zhí)行所述邏輯運算包括對所述文件的所述GDS文件執(zhí)行所述邏輯運算,從而生成經(jīng)過邏輯運算的⑶S文件,或者其中,所述集成電路包括 第一類型晶體管的所述擴散區(qū)域的第一擴散區(qū)域,所述第一類型晶體管包括在所述第一擴散區(qū)域中的第一源極/漏極(S/D)區(qū)域; 第二類型晶體管的所述擴散區(qū)域的第二擴散區(qū)域,所述第二擴散區(qū)域與所述第一擴散區(qū)域分隔開,所述第二類型晶體管包括所述第二擴散區(qū)域中的第二 S/D區(qū)域; 所述柵電極,在所述布線方向上橫跨所述第一擴散區(qū)域和所述第二擴散區(qū)域連續(xù)地延伸; 所述第一金屬層,與所述第一 S/D區(qū)域電連接;以及 所述第二金屬層,與所述第一金屬層電連接,其中,所述第一金屬層比所述第二金屬層寬。
8.一種計算機系統(tǒng),包括 一種計算機可讀存儲介質(zhì),被配置為存儲與集成電路的被至少一個偽層所覆蓋的第一金屬層的部分和所述第二金屬層的部分中的至少一個對應的文件,其中,所述第二金屬層設(shè)置在所述第一金屬層上方,并且所述集成電路的所述第一金屬層、所述第二金屬層以及柵電極具有相同的布線方向;以及 處理器,與所述計算機可讀存儲介質(zhì)電連接,所述處理器被配置為對所述文件執(zhí)行邏輯運算,從而確定所述第一金屬層的部分和所述第二金屬層的部分中的至少一個的尺寸。
9.根據(jù)權(quán)利要求8所述的計算機系統(tǒng),其中,所述至少一個偽層覆蓋了所述第一金屬層的部分和所述第二金屬層的部分, 所述至少一個偽層進一步覆蓋了所述集成電路的所述柵電極的部分和擴散范圍的部分。
10.根據(jù)權(quán)利要求8所述的計算機系統(tǒng),其中,所述至少一個偽層覆蓋了所述集成電路的宏部件、微處理器、構(gòu)造塊和標準單元陣列中的至少一個,并且所述宏部件、微處理器、構(gòu)造塊和標準單元陣列中的至少一個包括所述第一金屬層的部分和所述第二金屬層的部分中的至少一個,或者 其中,所述文件包括布局數(shù)據(jù)庫,并且在所述邏輯運算之后,所述處理器被配置為將所述經(jīng)過邏輯運算的布局數(shù)據(jù)庫進一步轉(zhuǎn)換為圖形數(shù)據(jù)系統(tǒng)(OTS)文件,或者 其中,在所述邏輯運算之前,所述處理器被配置為進一步將所述文件的布局數(shù)據(jù)庫轉(zhuǎn)換為圖形數(shù)據(jù)系統(tǒng)(GDS)文件,并且所述處理器被配置為對所述文件的所述GDS文件執(zhí)行邏輯運算,從而生成經(jīng)過邏輯運算的⑶S文件,或者其中,所述集成電路包括 第一類型晶體管的第一擴散區(qū)域,所述第一類型晶體管包括在所述第一擴散區(qū)域中的第一源極/漏極(S/D)區(qū)域; 第二類型晶體管的第二擴散區(qū)域,所述第二擴散區(qū)域與所述第一擴散區(qū)域分隔開,所述第二類型晶體管包括在所述第二擴散區(qū)域中的第二 S/D區(qū)域; 所述柵電極,在所述布線方向上橫跨所述第一擴散區(qū)域和所述第二擴散區(qū)域連續(xù)地延伸; 所述第一金屬層,與所述第一 S/D區(qū)域電連接; 以及 所述第二金屬層,與所述第一金屬層電連接,其中,所述第一金屬層比所述第二金屬層寬。
全文摘要
一種設(shè)計集成電路的方法包括限定出覆蓋集成電路的第一金屬層的部分和第二金屬層的部分中的至少一個的至少一個偽層,第二金屬層設(shè)置在第一金屬層上方,集成電路的第一金屬層、第二金屬層以及柵電極具有相同的布線方向;以及對與被偽層覆蓋的第一金屬層的部分和第二金屬層的部分中的至少一個對應的文件執(zhí)行邏輯運算,從而確定第一金屬層的部分和第二金屬層的部分中的至少一個的尺寸。本發(fā)明還提供了一種設(shè)計集成電路的系統(tǒng)和方法。
文檔編號G06F17/50GK102682154SQ20121006378
公開日2012年9月19日 申請日期2012年3月12日 優(yōu)先權(quán)日2011年3月14日
發(fā)明者林學仕, 田麗鈞, 郭大鵬, 黃美惠 申請人:臺灣積體電路制造股份有限公司