專利名稱：帶有mux-d掃描功能的脈沖動(dòng)態(tài)邏輯門的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及處理器實(shí)現(xiàn)領(lǐng)域，更具體而言，涉及用于實(shí)現(xiàn)帶有掃描功能的脈沖動(dòng)態(tài)邏輯門的技術(shù)。
背景技術(shù)：
處理器及其他類型的集成電路，通常包括由在半導(dǎo)體襯底上制造的互連的晶體管構(gòu)成的若干個(gè)邏輯電路。這樣的邏輯電路可以根據(jù)若干個(gè)不同的電路設(shè)計(jì)樣式來構(gòu)建。例如，組合邏輯可以通過位于諸如觸發(fā)器或R鎖之類的鐘控狀態(tài)器件(clocked statedevice)之間的無時(shí)鐘的靜態(tài)互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)門的集合來實(shí)現(xiàn)。可另選地，取決于設(shè)計(jì)要求，某些組合功能可以通過諸如多米諾邏輯門之類的鐘控動(dòng)態(tài)門(clockeddynamic gate)來實(shí)現(xiàn)。
對(duì)于可測試性，集成電路常常包括掃描功能，通過該功能，可以將測試圖案插入到電路中，并可以讀出測試結(jié)果?；趻呙璧臏y試可以比功能測試實(shí)現(xiàn)給定設(shè)計(jì)的更大的測試覆蓋度，因?yàn)榛趻呙璧臏y試可以便于對(duì)邏輯的直接訪問，否則通過正常的集成電路操作可能需要評(píng)估數(shù)百或數(shù)千執(zhí)行周期。在某些情況下，基于掃描的測試可以允許測試電路元件，這些電路元件可能是不切實(shí)際或者甚至不可能通過功能測試來進(jìn)行測試的。然而，大多數(shù)現(xiàn)有的用于設(shè)計(jì)和插入掃描功能的方法是靜態(tài)邏輯系列所特定的。通常，在其中使用了動(dòng)態(tài)邏輯門的電路中，這樣的門常常被接受為簡單地當(dāng)作通過掃描技術(shù)非可測試的。

發(fā)明內(nèi)容
在某些實(shí)施例中，可掃描的脈沖動(dòng)態(tài)邏輯門可包括響應(yīng)于評(píng)估脈沖的有效而評(píng)估動(dòng)態(tài)輸入的評(píng)估網(wǎng)絡(luò)?？梢詮臅r(shí)鐘信號(hào)生成評(píng)估脈沖，使得其時(shí)長比時(shí)鐘信號(hào)短。例如，脈沖的上升沿可以在時(shí)鐘信號(hào)的上升沿之后發(fā)生，以及脈沖的下降沿可以在時(shí)鐘信號(hào)的下降沿之前發(fā)生。在正常操作模式期間，當(dāng)評(píng)估脈沖有效時(shí)，評(píng)估網(wǎng)絡(luò)可以取決于動(dòng)態(tài)輸入的狀態(tài)而使動(dòng)態(tài)節(jié)點(diǎn)放電。動(dòng)態(tài)節(jié)點(diǎn)的所產(chǎn)生的狀態(tài)可以被閂鎖在輸出存儲(chǔ)元件內(nèi)。當(dāng)評(píng)估脈沖被取消有效時(shí)，動(dòng)態(tài)節(jié)點(diǎn)可以被預(yù)先充電。在掃描操作模式期間，動(dòng)態(tài)節(jié)點(diǎn)可以保持預(yù)先充電。在掃描相關(guān)的控制信號(hào)的控制下，掃描數(shù)據(jù)可以被傳輸?shù)捷敵龃鎯?chǔ)元件。


下面的詳細(xì)描述參考了將簡要描述的各個(gè)附圖。圖I示出了使用動(dòng)態(tài)邏輯的邏輯路徑的一部分的示例。圖2示出了使用可掃描的脈沖動(dòng)態(tài)門的邏輯路徑的一部分。圖3示出了可掃描的脈沖動(dòng)態(tài)門的實(shí)施例。
圖4示出了可掃描的脈沖動(dòng)態(tài)門的操作方法的實(shí)施例。圖5示出了可以被用來實(shí)現(xiàn)可掃描的脈沖動(dòng)態(tài)門的閂鎖功能的電路的示例。圖6示出了脈沖發(fā)生器電路的實(shí)施例。圖7示出了使用可掃描的脈沖動(dòng)態(tài)門來實(shí)現(xiàn)特定邏輯功能的示例。圖8示出了可掃描的脈沖動(dòng)態(tài)門的另一實(shí)施例。圖9示出了圖8的門的操作方法的實(shí)施例。圖10示出了可包括一個(gè)或多個(gè)可掃描的脈沖動(dòng)態(tài)門的處理器的實(shí)施例。圖11示出了可包括處理器的系統(tǒng)的實(shí)施例。 盡管本發(fā)明可以具有各種修改和替代形式，但是此處將通過附圖中的示例顯示特定實(shí)施例，并進(jìn)行詳細(xì)描述。然而應(yīng)了解，附圖和詳細(xì)描述不打算將本發(fā)明只限于所公開的特定形式，相反地，可以涵蓋如所附權(quán)利要求所限定的本公開的精神和范圍內(nèi)的所有修改、等效內(nèi)容和替代方案。此處所使用的標(biāo)題只用于組織目的，不用于限制描述的范圍。如在本申請(qǐng)全篇中所使用的，詞語“可以”用于許可的意義(即，表示具有可能性做某事)，而不是強(qiáng)制性的意義(即，表示必須)。類似地，詞語“包括”表示包括但不僅限于。各種單元、電路或其他組件都可以被描述成“被配置成”執(zhí)行一個(gè)或多個(gè)任務(wù)。在這樣的上下文中，“被配置成”是結(jié)構(gòu)的廣泛的講述，一般而言意思指“具有在操作期間執(zhí)行一個(gè)或多個(gè)任務(wù)的電路”。如此，單元/電路/組件可以被配置成甚至在單元/電路/組件當(dāng)前不在接通的情況下執(zhí)行任務(wù)。一般而言，構(gòu)成對(duì)應(yīng)于“被配置成”的結(jié)構(gòu)的電路可包括硬件電路。類似地，在描述中，為了方便起見，各種單元/電路/組件可以被描述成執(zhí)行一個(gè)或多個(gè)任務(wù)。這樣的描述應(yīng)該解釋為包括短語“被配置成”。列舉被配置成執(zhí)行一個(gè)或多個(gè)任務(wù)的單元/電路/組件明確地意圖對(duì)于該單元/電路/組件，不違反35U.S.C. § 112，段落6解釋。更一般地，對(duì)任何元件的列舉明確地意圖對(duì)于該元件，不違反35U. S. C. § 112，段落6解釋，除非專門列舉了語言“用于……的裝置”或“用于……的步驟”。
具體實(shí)施例方式圖I示出了使用動(dòng)態(tài)邏輯(諸如多米諾邏輯)的邏輯路徑的一部分的示例。在所示出的實(shí)施例中，可掃描的觸發(fā)器110耦合到邏輯門120，而邏輯門120又耦合到邏輯門130。邏輯門130耦合到脈沖多米諾閂鎖140。一般而言，可掃描的觸發(fā)器110可以對(duì)應(yīng)于諸如靜態(tài)觸發(fā)器之類的任何合適的可掃描的狀態(tài)兀件?？蓲呙璧挠|發(fā)器110可以響應(yīng)于時(shí)鐘信號(hào)來操作，以捕捉和存儲(chǔ)輸入數(shù)據(jù)。例如，可掃描的觸發(fā)器110可以是電平觸發(fā)的或邊緣觸發(fā)的狀態(tài)元件。邏輯門120和130可以被配置成實(shí)現(xiàn)任何合適的類型(例如，AND( “與”)、OR(“或，，)、NAND (“非與”)、N0R (“非或”)、X0R( “異或”)、XN0R (“異或非”)，或任何合適的布爾表達(dá)式)的組合邏輯功能。脈沖多米諾閂鎖140可以實(shí)現(xiàn)組合邏輯和狀態(tài)元件的組合。例如，響應(yīng)于時(shí)鐘信號(hào)，脈沖多米諾閂鎖140可以操作以評(píng)估其輸入并捕捉和存儲(chǔ)結(jié)果。相比之下，典型的靜態(tài)組合邏輯門不保留其狀態(tài)，相反可以異步地評(píng)估其輸入，并且每當(dāng)輸入改變時(shí)就改變其輸出。脈沖多米諾門140可以縮短邏輯路徑相對(duì)于使用耦合到離散狀態(tài)元件的離散靜態(tài)邏輯門的總延遲，如此潛在地提高邏輯路徑的性能。值得注意的是，圖I所示出的邏輯門的數(shù)量以及連接性只是說明性示例，在其他實(shí)施例中，可以使用其他數(shù)量和配置的門以及狀態(tài)元件。在所示出的實(shí)施例中，脈沖多米諾閂鎖140不是可掃描的。如此，可能不能直接確定邏輯門120和130的結(jié)果，與耦合可掃描的狀態(tài)元件代替脈沖多米諾閂鎖140的情況相同。相反，為觀察邏輯門120和130，在邏輯門120和130的輸出與其他邏輯相結(jié)合之后，需要沿著邏輯路徑向下捕捉結(jié)果。這可能使測試更困難。圖2示出了使用可掃描的脈沖動(dòng)態(tài)門240來代替圖I所示出的非可掃描的脈沖多米諾閂鎖140的邏輯路徑的一部分。就在正常操作模式期間其功能特點(diǎn)而言，可掃描的脈沖多米諾門240可以類似于非可掃描的脈沖多米諾閂鎖140。例如，兩種類型的門都可以實(shí)現(xiàn)可以比相當(dāng)?shù)撵o態(tài)邏輯表現(xiàn)出較短的評(píng)估延遲的鐘控動(dòng)態(tài)邏輯。然而，在掃描模式期間，可以讀和/或?qū)懣蓲呙璧拿}沖多米諾門240的狀態(tài)，這可以便于對(duì)可掃描的脈沖多米諾門240的上游和/或下游的邏輯的測試。圖3示出了可掃描的脈沖動(dòng)態(tài)門240的實(shí)施例。在所示出的實(shí)施例中，輸入數(shù)據(jù)330耦合到評(píng)估網(wǎng)絡(luò)302，該評(píng)估網(wǎng)絡(luò)302又耦合到預(yù)先充電器件301和評(píng)估器件303。預(yù) 先充電器件301由脈沖信號(hào)319來控制，而評(píng)估器件303由pulse_no_scan (脈沖_無_掃描)信號(hào)321來控制。動(dòng)態(tài)節(jié)點(diǎn)325耦合到評(píng)估網(wǎng)絡(luò)302和預(yù)先充電器件301，并進(jìn)一步耦合到保持器倒相器(keeper inverter)304和305。動(dòng)態(tài)節(jié)點(diǎn)325進(jìn)一步稱合到由器件306和307所形成的倒相器，并進(jìn)一步由脈沖319 (通過器件308)和限定掃描信號(hào)SEIX 323 (通過器件309)進(jìn)行控制。由器件306和307所形成的倒相器的輸出耦合到通過倒相器312驅(qū)動(dòng)輸出324的閂鎖節(jié)點(diǎn)326。閂鎖節(jié)點(diǎn)326另外耦合到存儲(chǔ)元件332 (還可被稱為閂鎖臺(tái))并由SEIX 323 (通過上拉器件310)和脈沖#320 (通過上拉器件311)控制。閂鎖臺(tái)332包括一對(duì)交叉耦合的倒相器313和314，其中倒相器313被脈沖319和脈沖#320有選擇地控制。值得注意的是，諸如此處所示出和所描述的那些靜態(tài)CMOS反相器可以是可以在此處所描述的電路中使用的倒相放大器的特定實(shí)施例。然而，在其他實(shí)施例中，可以使用能夠顛倒信號(hào)的邏輯意義的任何合適配置的倒相放大器，包括使用除CMOS以外的技術(shù)構(gòu)建的倒相放大器。此外，值得注意的是，雖然預(yù)先充電器件、上拉器件、下拉器件，和/或評(píng)估器件可以被示為單個(gè)晶體管，但是在其他實(shí)施例中，這些器件中的任何器件都可以使用多個(gè)晶體管或其他合適的電路來實(shí)現(xiàn)。即，在各實(shí)施例中，“器件”可以對(duì)應(yīng)于任何合適的類型(例如，F(xiàn)ET)的單個(gè)晶體管或其他開關(guān)元件、晶體管或開關(guān)的集合、邏輯門或電路等等。在某些實(shí)施例中，評(píng)估網(wǎng)絡(luò)302可包括耦合以實(shí)現(xiàn)邏輯功能的諸如N型器件(例如，NFET)之類的器件樹。例如，響應(yīng)于特定的輸入組合，評(píng)估網(wǎng)絡(luò)302內(nèi)的某些相應(yīng)的器件可以被激活，創(chuàng)建到地線的一個(gè)或多個(gè)路徑。然后，評(píng)估網(wǎng)絡(luò)302可以通過這樣的路徑來使動(dòng)態(tài)節(jié)點(diǎn)325放電。即，響應(yīng)于滿足由評(píng)估網(wǎng)絡(luò)302所實(shí)現(xiàn)的邏輯功能的一個(gè)或多個(gè)輸入，在評(píng)估脈沖的有效期間，可以在器件之間生成通過評(píng)估網(wǎng)絡(luò)302的一個(gè)或多個(gè)放電路徑。在某些實(shí)施例中，評(píng)估網(wǎng)絡(luò)302可以耦合以接收以N取l(l-of-N)格式編碼的輸入。一般而言，在N取I格式中,輸入信號(hào)可以具有N個(gè)單個(gè)分量,在某一給定時(shí)間,其中至多一個(gè)可以有效或邏輯真。N取I信號(hào)的單個(gè)分量可以通過耦合到評(píng)估網(wǎng)絡(luò)302內(nèi)的一個(gè)或多個(gè)相應(yīng)的器件的相應(yīng)的線路或金屬跡線來實(shí)現(xiàn)。例如，4取I輸入信號(hào)可以實(shí)現(xiàn)為布線到可掃描的脈沖動(dòng)態(tài)門240的一捆四個(gè)線路，其中至多有I條線路可以在某一給定時(shí)間被驅(qū)動(dòng)到高電壓(對(duì)應(yīng)于有效)。當(dāng)特定線路被以這樣的方式置于有效時(shí)，評(píng)估網(wǎng)絡(luò)302內(nèi)的一個(gè)或多個(gè)相應(yīng)的器件可以被激活。取決于由評(píng)估網(wǎng)絡(luò)302所實(shí)現(xiàn)的邏輯功能，這樣的激活可能或可能不影響可掃描的脈沖動(dòng)態(tài)門240的輸出狀態(tài)。在所示出的實(shí)施例中，時(shí)鐘發(fā)生器317可以被配置成從輸入時(shí)鐘360和掃描啟用信號(hào)318生成多種變體的脈沖信號(hào)。在某些實(shí)施例中，脈沖可以對(duì)應(yīng)于從時(shí)鐘信號(hào)生成的但是有效時(shí)間長度比從其生成脈沖的時(shí)鐘信號(hào)的時(shí)間長度較短的信號(hào)。即，脈沖可以被理解為同步信號(hào)，如時(shí)鐘信號(hào)，但是可以具有不同于時(shí)鐘信號(hào)但取決于時(shí)鐘信號(hào)的時(shí)間選擇特征。在各實(shí)施例中，可以基于特定門或路徑的計(jì)時(shí)要求，來調(diào)節(jié)脈沖相對(duì)于時(shí)鐘信號(hào)的上升沿和下降沿的發(fā)生。脈沖的時(shí)長以及其邊緣相對(duì)于時(shí)鐘信號(hào)的位置可以是變化的。例如，脈沖可以這樣生成，以便其上升沿在時(shí)鐘信號(hào)的上升沿之后發(fā)生，其下降沿在時(shí)鐘周期的下降沿之前發(fā)生。使用脈沖而并非時(shí)鐘可以幫助提高電路性能。在動(dòng)態(tài)邏輯的上下文中，同步信號(hào)通常確定輸入被評(píng)估的時(shí)間段。例如，當(dāng)時(shí)鐘信號(hào)是高(還被稱為電路的“評(píng)估階段”)時(shí)，由時(shí)鐘信號(hào)控制的動(dòng)態(tài)邏輯電路可以評(píng)估其輸入。當(dāng)時(shí)鐘信號(hào)是低(還被稱為電路的“預(yù)先充電階段”)時(shí)，動(dòng)態(tài)邏輯電路可能對(duì)其輸入的變化不敏感。一般而言，常常需要確保動(dòng)態(tài)邏輯 電路的輸入信號(hào)在電路的評(píng)估階段和/或之后的某一時(shí)間長度(也被稱為“保持時(shí)間”)是穩(wěn)定的。例如，如果保持時(shí)間要求不被特定門的輸入滿足(即，如果輸入開始過早地過渡)，則輸入可能不能被門捕捉，可能導(dǎo)致門不能正確地評(píng)估?？闪磉x地，早熟的過渡可能會(huì)導(dǎo)致門虛假地評(píng)估(例如，通過在評(píng)估網(wǎng)絡(luò)302內(nèi)創(chuàng)建導(dǎo)致動(dòng)態(tài)節(jié)點(diǎn)325放電的路徑，如果沒有的話)。這樣的行為可能會(huì)導(dǎo)致不正確的電路操作。為減輕由于違犯保持時(shí)間所導(dǎo)致的失敗，設(shè)計(jì)者可以采用為各種信號(hào)指定最小保持時(shí)間的電路設(shè)計(jì)規(guī)則。然而，這樣的保持時(shí)間要求可能會(huì)限制電路操作的速度，因?yàn)閷?duì)于為另一門生成給定輸入信號(hào)的門，給定輸入信號(hào)的較長的保持時(shí)間通常為生成方便的門留下較少的時(shí)間來執(zhí)行有用的工作。在動(dòng)態(tài)門中，保持時(shí)間要求常常取決于評(píng)估階段的長度。即，一般不需要將輸入信號(hào)保持到評(píng)估階段的結(jié)束以外，因?yàn)檎_地操作動(dòng)態(tài)門應(yīng)該對(duì)在評(píng)估階段以外發(fā)生的輸入變化不敏感。通過使用脈沖而不是時(shí)鐘信號(hào)來控制對(duì)動(dòng)態(tài)門的評(píng)估，門的評(píng)估階段的長度可以縮短(因?yàn)?，如上文所討論的，脈沖比它們的相對(duì)應(yīng)的時(shí)鐘具有較短的有效時(shí)長)。通過縮短評(píng)估階段，可能允許輸入信號(hào)早于使用時(shí)鐘信號(hào)時(shí)的過渡。即，使用脈沖可以降低輸入信號(hào)保持時(shí)間要求。這又可以提高電路能夠操作的頻率。如圖3所示，脈沖發(fā)生器317可以生成脈沖輸出319以及具有和脈沖319相反的邏輯意義的脈沖#輸出320。(即，當(dāng)脈沖319是高時(shí)，脈沖#320是低，反之亦然。)脈沖發(fā)生器317還可生成利用掃描啟用318限定的pulse_n0_scan輸出321，以便當(dāng)掃描啟用318有效時(shí)(例如，高或邏輯真，指出掃描操作模式是有效的)，pulse_no_scan321被取消有效(例如，低或邏輯假)，防止動(dòng)態(tài)節(jié)點(diǎn)325放電。如此，在所示出的實(shí)施例中，脈沖發(fā)生器317可以生成每當(dāng)時(shí)鐘360正在運(yùn)行時(shí)就有效的自由運(yùn)轉(zhuǎn)的脈沖319，以及取決于電路是否在掃描模式下進(jìn)行操作而有效的限定的pulse_no_scan 321。值得注意的是,在其他實(shí)施例中,脈沖發(fā)生器317可以被配置成生成不同數(shù)量或配置的脈沖。所生成的脈沖的時(shí)間選擇特性可以隨著電路的特定實(shí)現(xiàn)約束而變化。
在所示出的實(shí)施例中，NAND門315可以被配置成組合掃描啟用SE 318與掃描數(shù)據(jù)SI 322以創(chuàng)建信號(hào)SEIX 323。就功能而言，SEIX323可以表示利用掃描啟用信號(hào)限定的顛倒的掃描數(shù)據(jù)。即，如果SE318被取消有效(例如，低)，則SEIX 323可以是高，不管掃描數(shù)據(jù)SI 322上的值如何。S卩，如果SE 318有效(例如，高)以指出掃描模式操作，那么SEIX323可以輸出SI 322的補(bǔ)碼(complement)。在某些實(shí)施例中，所示出的可掃描的脈沖動(dòng)態(tài)門可以按如下方式進(jìn)行操作。共同地參考圖3以及圖4中所示出的流程圖，操作可以取決于門是否在掃描模式進(jìn)行操作(框400)。首先考慮普通的非掃描操作模式，操作還可以進(jìn)一步取決于時(shí)鐘360的狀態(tài)(框402)。當(dāng)時(shí)鐘360無效(低)時(shí)，脈沖319也可以是低，導(dǎo)致動(dòng)態(tài)節(jié)點(diǎn)325通過器件301被預(yù)先充電到高(框404)。在正常模式操作期間，掃描啟用SE 318是低，導(dǎo)致SEIX 323為高，如上文所討論的。這又激活器件309。當(dāng)時(shí)鐘360有效(高)并且掃描啟用SE 318保持低時(shí)，脈沖發(fā)生器317生成脈沖319、脈沖#320，以及pulse_no_scan 321(框406)。在這些脈沖的時(shí)長內(nèi)，器件301以及器 件303、308和311都是無效的?？梢栽u(píng)估到評(píng)估網(wǎng)絡(luò)302的輸入330的狀態(tài)(框408)，在此期間，動(dòng)態(tài)節(jié)點(diǎn)325可能或者也可能不通過評(píng)估網(wǎng)絡(luò)302和器件303放電。如果動(dòng)態(tài)節(jié)點(diǎn)325不用這種方式放電，則保持器網(wǎng)絡(luò)(K^per Network)(示為保持器倒相器304以及305)可以在脈沖的時(shí)長內(nèi)保持動(dòng)態(tài)節(jié)點(diǎn)325的預(yù)先充電的狀態(tài)。然后，可以將動(dòng)態(tài)節(jié)點(diǎn)325上的值呈現(xiàn)給閂鎖節(jié)點(diǎn)(框410)。如果動(dòng)態(tài)節(jié)點(diǎn)325放電，那么動(dòng)態(tài)節(jié)點(diǎn)325上的低電壓導(dǎo)致高電壓通過器件306傳輸?shù)介V鎖節(jié)點(diǎn)326。如果動(dòng)態(tài)節(jié)點(diǎn)325不放電，那么當(dāng)脈沖319有效時(shí)，動(dòng)態(tài)節(jié)點(diǎn)325上的高電壓導(dǎo)致低電壓通過器件307,308以及309傳輸?shù)介V鎖節(jié)點(diǎn)326。(如上文所指出的，SEIX 323在正常模式操作期間是高，導(dǎo)致器件309被激活。)然后，閂鎖節(jié)點(diǎn)326的值被顛倒，并呈現(xiàn)為輸出324，但是在其他實(shí)施例中，可以另選地或另外地提供非顛倒的輸出。當(dāng)脈沖319以及脈沖#320處于它們的有效狀態(tài)(例如，分別是高和低)時(shí)，三態(tài)倒相器313可以被置于防止閂鎖節(jié)點(diǎn)326上的爭用的高阻狀態(tài)。當(dāng)脈沖319以及脈沖#320返回到不活動(dòng)狀態(tài)(例如，分別是低和高)時(shí)，三態(tài)倒相器313可以激活并驅(qū)動(dòng)閂鎖節(jié)點(diǎn)326，導(dǎo)致閂鎖節(jié)點(diǎn)326的值通過三態(tài)倒相器313和倒相器314的反饋環(huán)被捕捉和存儲(chǔ)(框412)。在掃描操作模式期間，如上文所提及的，pulse_no_scan 321將保持無效，導(dǎo)致動(dòng)態(tài)節(jié)點(diǎn)325保持預(yù)先充電，不管呈現(xiàn)給評(píng)估網(wǎng)絡(luò)302的輸入30是什么(框414)。在掃描模式期間，閂鎖節(jié)點(diǎn)326的值可以取決于SEIX 323的狀態(tài)(框416)。如果掃描輸入數(shù)據(jù)SI322是低，則SEIX 323將是高。與動(dòng)態(tài)節(jié)點(diǎn)325的高狀態(tài)相結(jié)合，當(dāng)脈沖319是有效時(shí)，此配置可以導(dǎo)致低電壓被傳輸?shù)介V鎖節(jié)點(diǎn)326。(對(duì)于輸入的此組合，SEIX 323的高狀態(tài)導(dǎo)致器件310無效。)如果掃描輸入數(shù)據(jù)SI 322在掃描模式期間是高，則SEIX 323將是低，導(dǎo)致器件309關(guān)閉，而器件310接通。當(dāng)脈沖#320有效(低)時(shí)，器件311也將是有效。此配置可以導(dǎo)致高電壓被傳輸?shù)介V鎖節(jié)點(diǎn)326。三態(tài)倒相器313和倒相器314的閂鎖置于閂鎖節(jié)點(diǎn)326上的掃描數(shù)據(jù)值的操作可以類似于上文對(duì)于正常操作模式所描述的操作(框418)。圖5示出了可以被用來實(shí)現(xiàn)圖3的可掃描的脈沖動(dòng)態(tài)門240的存儲(chǔ)功能的電路的一個(gè)特定示例。在所示出的實(shí)施例中，在電路的左上方部分示出了實(shí)現(xiàn)NAND 315的晶體管。D輸入可以耦合到動(dòng)態(tài)節(jié)點(diǎn)325，而P輸入可以耦合到脈沖319。(在圖5中，互補(bǔ)的脈沖#信號(hào)被示為從脈沖319的逆本地生成的，雖然此信號(hào)也可以由外部源生成。)如圖5所示，器件306、307、308以及309的順序可以隨著實(shí)現(xiàn)選擇而變化(例如，將時(shí)間選擇關(guān)鍵性輸入與門的輸出更靠近)。如前面所指出的，在某些實(shí)施例中，可以省略輸出倒相器。值得注意的是，雖然圖5 —般性地示出了電平敏感的閂鎖，但是在其他實(shí)施例中，可以使用任何其他合適類型的存儲(chǔ)元件來將值存儲(chǔ)在此處所討論的各實(shí)施例中的任何一種內(nèi)，包括其中包括邊緣觸發(fā)電路、動(dòng)態(tài)電路、非易失性存儲(chǔ)器等等的存儲(chǔ)元件。圖6示出了可以被用來實(shí)現(xiàn)脈沖發(fā)生器317的電路的示例。在所示出的實(shí)施例中，輸入時(shí)鐘CK穿過可包括多種不同類型的器件的延遲鏈帶有冗余器件的倒相器，耦合到信號(hào)通路的電容性負(fù)載，和/或線路延遲。取決于要被驅(qū)動(dòng)的門的時(shí)間選擇特性，延遲鏈的特定配置可以對(duì)于脈沖發(fā)生器317的每一個(gè)給定實(shí)例而變化。例如，較長的延遲鏈可以產(chǎn)生較長的脈沖，反之亦然。此外，從兩種時(shí)鐘路徑中添加或刪除延遲可以改變輸入時(shí)鐘的上升沿和所產(chǎn)生的脈沖的上升沿之間的相對(duì)延遲。CK的延遲版本通過NAND門耦合到輸入時(shí)鐘CK，以生成表示為PB的逆脈沖。然后， 此脈沖穿過倒相器以生成正的意義的脈沖P。PB也通過NOR門與掃描啟用信號(hào)相結(jié)合以生成掃描限定的脈沖PS。在圖6的實(shí)施例中，信號(hào)P、PB以及PS可以分別對(duì)應(yīng)于圖3的信號(hào)脈沖 19、脈沖 #20、以及 pulse_no_scan 21。圖7示出了使用可掃描的脈沖動(dòng)態(tài)門來實(shí)現(xiàn)特定邏輯功能的示例。在所示出的實(shí)施例中，門的組合可以被配置成實(shí)現(xiàn)8取I多路復(fù)用器(S卩，有選擇地輸出八個(gè)輸入值中的任何一個(gè)的電路)。在所示出的實(shí)施例中，脈沖發(fā)生器電路PG 720被示為耦合以接收時(shí)鐘輸入CK和掃描啟用信號(hào)SE，并產(chǎn)生脈沖信號(hào)P、PB以及PS。例如，圖6所示出的脈沖發(fā)生器電路317或合適的替代方案可以用于圖7中。在圖7的電路中，圖3中所示出的一般性評(píng)估網(wǎng)絡(luò)被替換為兩晶體管疊層的八個(gè)實(shí)例，其中，頂部晶體管被SO到S7所表示的八個(gè)可能的選定信號(hào)中的一個(gè)來控制，以及其中，底部晶體管被DO到D7所表示的八個(gè)可能的數(shù)據(jù)值中的一個(gè)來控制。(為簡明起見，此示例的評(píng)估樹的所有十六個(gè)器件沒有分別地示出。)兩晶體管疊層的頂部連接到被脈沖P控制的一個(gè)或多個(gè)預(yù)先充電器件701，而疊層的底部連接到也被脈沖P控制的一個(gè)或多個(gè)評(píng)估器件702。圖7所示出的保持結(jié)構(gòu)705在某種程度上不同于圖3所示出的倒相器304和305，但是當(dāng)它不通過評(píng)估網(wǎng)絡(luò)放電時(shí)可以執(zhí)行保留動(dòng)態(tài)節(jié)點(diǎn)710上的值的類似的功能。動(dòng)態(tài)節(jié)點(diǎn)耦合到閂鎖715，該閂鎖715可以對(duì)應(yīng)于圖5所示出的閂鎖電路，或另一種合適類型的閂鎖電路。在普通非掃描操作期間，當(dāng)信號(hào)PS有效時(shí)，圖7的電路評(píng)估輸入SO到S7和DO到D7。在所示出的實(shí)施例中，選擇輸入SO到S7中的至多一個(gè)可以有效。如果有效的選擇輸入的相對(duì)應(yīng)的數(shù)據(jù)輸入也有效，則動(dòng)態(tài)節(jié)點(diǎn)可以放電，導(dǎo)致低電壓被呈現(xiàn)給閂鎖電路715。如果有效的選擇輸入的相對(duì)應(yīng)的數(shù)據(jù)輸入不有效，則動(dòng)態(tài)節(jié)點(diǎn)可以保持預(yù)先充電，導(dǎo)致高電壓被呈現(xiàn)給閂鎖電路715。如上文參考圖3-5所討論的，動(dòng)態(tài)節(jié)點(diǎn)上的值可以被存儲(chǔ)在閂鎖內(nèi)，并以實(shí)代碼或補(bǔ)碼形式從閂鎖驅(qū)動(dòng)。在掃描操作期間，脈沖發(fā)生器電路PG 720可以導(dǎo)致脈沖信號(hào)PS保持無效，防止動(dòng)態(tài)節(jié)點(diǎn)通過評(píng)估網(wǎng)絡(luò)放電。相反，可以以類似于上文參考圖3和4所討論的方式由掃描數(shù)據(jù)輸入SI來確定寫入到閂鎖電路715中的值。
雖然圖3示出了一般性評(píng)估網(wǎng)絡(luò)，圖7示出了實(shí)現(xiàn)多路復(fù)用器的評(píng)估網(wǎng)絡(luò)，但是可以構(gòu)想，可以通過可掃描的脈沖動(dòng)態(tài)門的評(píng)估網(wǎng)絡(luò)來實(shí)現(xiàn)任何類型的布爾函數(shù)。進(jìn)一步構(gòu)想，可以使用若干種輸入編碼中的任何一種，包括單端的動(dòng)態(tài)輸入(例如，使用歸零或RTZ編碼)，雙軌道動(dòng)態(tài)輸入，或N取I動(dòng)態(tài)輸入，其中，N可以是任何數(shù)量。圖3中所示出的脈沖動(dòng)態(tài)門可以被理解實(shí)現(xiàn)掃描的多路復(fù)用的數(shù)據(jù)樣式，也可以被稱為MUX-D。一般而言，在MUX-D掃描中，在在普通功能模式(即，非掃描)操作期間所使用的相同的時(shí)鐘控制之下，掃描數(shù)據(jù)可以被多路復(fù)用到與在功能上生成的數(shù)據(jù)相同的路徑上。掃描實(shí)現(xiàn)的另一種樣式是電平敏感掃描設(shè)計(jì)(LSSD)，這會(huì)可以使用不同于功能模式時(shí)鐘的掃描時(shí)鐘。使用單獨(dú)的掃描時(shí)鐘可以啟用更健壯的掃描時(shí)間選擇性能(例如，通過縮短與掃描相關(guān)聯(lián)的保持時(shí)間問題)，但是，LSSD門可能需要比類似的MUX-D門更大的區(qū)域。圖8示出了實(shí)現(xiàn)LSSD樣式掃描功能的脈沖動(dòng)態(tài)門的示例。在所示出的實(shí)施例中，LSSD脈沖動(dòng)態(tài)門800接收耦合到評(píng)估網(wǎng)絡(luò)810的一個(gè)或多個(gè)數(shù)據(jù)輸入信號(hào)802，以及各種時(shí)鐘信號(hào)。脈沖輸入803可以對(duì)應(yīng)于以類似于上文參考圖3-5所討論的方式生成的脈沖信 號(hào)。信號(hào)elk 801可以對(duì)應(yīng)于從其生成脈沖的時(shí)鐘，或者相當(dāng)?shù)臅r(shí)鐘(例如，在不直接從elk801生成，而是從elk 801上游或下游的時(shí)鐘信號(hào)生成脈沖803的情況下)。信號(hào)sclk_m804和sclk_s 808分別表示主掃描時(shí)鐘和從屬掃描時(shí)鐘，而xclk_m 805和xclk_s 809表示這些掃描時(shí)鐘的逆。所示出的LSSD脈沖動(dòng)態(tài)門的主數(shù)據(jù)輸出被表示為out 850，而掃描數(shù)據(jù)輸入和掃描數(shù)據(jù)輸出被分別表不為sdi 806和sdo 810。在某些實(shí)施例中，LSSD脈沖動(dòng)態(tài)門800可以按如下方式進(jìn)行操作。共同地參考圖8以及圖9中所示出的流程圖，操作可以取決于門是否在掃描模式進(jìn)行操作(框900)。首先考慮普通的非掃描操作模式，sclk_m 804和sclk_s 808可以被設(shè)置為低狀態(tài),而它們的逆xclk_m 805和xclk_s 809可以設(shè)置為高狀態(tài)(框902)。操作還可以進(jìn)一步取決于elk 801和脈沖803的狀態(tài)。一開始，elk 801和脈沖803可以被設(shè)置為低狀態(tài)(例如，通過低電壓來表示的邏輯O足以接通PFET器件和關(guān)閉NFET器件)，將門800置于預(yù)先充電狀態(tài)(框904)。在所示出的實(shí)施例中，晶體管819可以是關(guān)閉，820可以是接通，導(dǎo)致動(dòng)態(tài)節(jié)點(diǎn)815被預(yù)先充電到高狀態(tài)(例如，通過高電壓來表示的邏輯I足以關(guān)閉PFET器件并接通NFET器件)，又導(dǎo)致晶體管821關(guān)閉，晶體管822接通。另外，在此狀態(tài)下，晶體管826和831可以是接通(通過sclk_m 804和elk 801分別是低和高)。這可以導(dǎo)致節(jié)點(diǎn)RTZ 816是高，啟用晶體管825并禁用晶體管824。(節(jié)點(diǎn)RTZ 816也可以作為反饋節(jié)點(diǎn)更一般地被引用)通過晶體管822和825接通，存在從輸出850到地線的路徑，導(dǎo)致輸出850為低。為開始從預(yù)先充電過渡到評(píng)估模式，elk 801可以過渡到高狀態(tài)(框906)。在所示出的實(shí)施例中，在elk 801上的過渡可以導(dǎo)致晶體管831關(guān)閉，晶體管829接通。節(jié)點(diǎn)RTZ816的狀態(tài)此時(shí)可能不變化，因?yàn)橹灰敵?50仍保持為低，預(yù)先充電模式狀態(tài)，晶體管827將保持接通，晶體管828將保持關(guān)閉，使RTZ 816保持為高。在elk 801過渡為高之后，脈沖803可以過渡為高，而門800可以進(jìn)入評(píng)估模式(框908)。在所示出的實(shí)施例中，此在脈沖803上的過渡可以接通晶體管819和823，關(guān)閉晶體管820。取決于輸入802的狀態(tài)，評(píng)估樹810可以或者也可以不使動(dòng)態(tài)節(jié)點(diǎn)815放電(框910)。例如，輸入信號(hào)的狀態(tài)可能或可能不通過評(píng)估樹810和晶體管819創(chuàng)建從動(dòng)態(tài)節(jié)點(diǎn)815到地線的路徑。假設(shè)動(dòng)態(tài)節(jié)點(diǎn)815不放電，在評(píng)估模式期間，節(jié)點(diǎn)RTZ 816和輸出850可以仍保持在它們的預(yù)先充電狀態(tài)(框912)。最終，脈沖803和elk 801可以過渡回到低狀態(tài)，而門800可以響應(yīng)地返回到上文所描述的預(yù)先充電狀態(tài)。假設(shè)動(dòng)態(tài)節(jié)點(diǎn)815確實(shí)放電，輸出850可以過渡到高狀態(tài)(框914)。在所示出的實(shí)施例中，動(dòng)態(tài)節(jié)點(diǎn)815的放電可以將晶體管822關(guān)閉，將晶體管821接通，而后一器件可以上拉輸出850。輸出850上的高狀態(tài)可以導(dǎo)致晶體管827關(guān)閉，導(dǎo)致晶體管828接通。由于晶體管829和830已經(jīng)接通(由于elk 801和xsclk_m 805兩者都是高)，因此節(jié)點(diǎn)RTZ816可以響應(yīng)于輸出850上的上升過渡，放電到接地。這又可以接通晶體管824，關(guān)閉晶體管825，創(chuàng)建導(dǎo)致輸出850繼續(xù)通過晶體管824被拉高的反饋環(huán)，而不管動(dòng)態(tài)節(jié)點(diǎn)815的狀態(tài)是什么。器件826-831可以分別地或共同地被稱為反饋器件。在其他實(shí)施例中，門800的反饋器件可包括晶體管、門、電路等等的不同的布局。 在動(dòng)態(tài)節(jié)點(diǎn)815放電之后，脈沖803可以返回到低狀態(tài)(框916)。在所示出的實(shí)施例中，晶體管819和823響應(yīng)地關(guān)閉，而晶體管820響應(yīng)地接通，導(dǎo)致動(dòng)態(tài)節(jié)點(diǎn)815開始預(yù)先充電。然而，上文所討論的反饋環(huán)可以在脈沖803的下降沿和clkSOl的下降沿之間的時(shí)間段內(nèi)使輸出850保持為高。更具體而言，在所示出的實(shí)施例中，輸出850是以歸零格式來實(shí)現(xiàn)的，其中如果輸出850處于非零狀態(tài)，它被保持直到elk 801的下降沿，以及然后重置到零。例如，如上文所討論的，當(dāng)輸出850是低時(shí)，節(jié)點(diǎn)RTZ 816可以是高，不管elk 801的狀態(tài)是什么，導(dǎo)致輸出850在elk 801的整個(gè)時(shí)長內(nèi)保持為低，如果動(dòng)態(tài)節(jié)點(diǎn)815保持預(yù)先充電。如果評(píng)估樹810使動(dòng)態(tài)節(jié)點(diǎn)815放電，則輸出850可以在評(píng)估階段(例如，當(dāng)脈沖803是高時(shí))變?yōu)楦?。在這種情況下，只要輸出和elk兩者都保持為高，RTZ節(jié)點(diǎn)將是低，導(dǎo)致輸出通過由RTZ節(jié)點(diǎn)所控制的上拉器件而保持為高。最終，elk 801將返回到低狀態(tài)(框918)。當(dāng)它確實(shí)這樣時(shí)，驅(qū)動(dòng)RTZ節(jié)點(diǎn)(例如，晶體管827、828、829以及831)的NAND結(jié)構(gòu)可以導(dǎo)致節(jié)點(diǎn)RTZ 816上升，這又可以導(dǎo)致輸出850通過晶體管825和822過渡到低。S卩，elk 801的下降沿可以導(dǎo)致輸出850復(fù)位到低狀態(tài)，如果它處于高狀態(tài)，或仍保持低狀態(tài)，如果已經(jīng)是低。值得注意的是，盡管RTZ輸出可以對(duì)將動(dòng)態(tài)門連接到其他類型的邏輯(例如，靜態(tài)邏輯)有用，但是這種樣式的輸出是可選的，以及在其他實(shí)施例中，LSSD脈沖動(dòng)態(tài)門可以利用任何合適類型的輸出來實(shí)現(xiàn)。一個(gè)elk 801返回到低狀態(tài)，則循環(huán)完成，以及另一個(gè)預(yù)先充電評(píng)估循環(huán)可以發(fā)生。在門800的掃描模式操作期間，外部掃描數(shù)據(jù)可以被加載到輸出850上，或可以捕捉輸出850的當(dāng)前狀態(tài)，并通過sdo 810輸出到掃描鏈。雖然這些在圖9中被示為單獨(dú)的操作，但是取決于主掃描時(shí)鐘sClk_m 804和從屬掃描時(shí)鐘sclk_s 808的序列，在某些實(shí)施例中，可以捕捉輸出850的當(dāng)前狀態(tài)并將外部掃描數(shù)據(jù)加載到輸出850上，或?qū)⑼獠繏呙钄?shù)據(jù)加載到輸出850，導(dǎo)致此外部數(shù)據(jù)也被輸出到掃描鏈。可以通過sdi 806輸入將外部數(shù)據(jù)加載到所示出的門的輸出節(jié)點(diǎn)上(框920)。在所示出的實(shí)施例中，sClk_m 804可以最初被設(shè)置為高，這可以通過去激活晶體管826來禁用RTZ NAND結(jié)構(gòu)，并可以啟用耦合到sdi 806的時(shí)鐘限定的倒相器811。(倒相器811中所包括的器件可以分別地或共同地被稱為掃描輸入器件，在其他實(shí)施例中，可以使用掃描輸入器件的不同的布局。)這又可以導(dǎo)致Sdi 806的逆耦合到節(jié)點(diǎn)RTZ 816。S卩，如果sdi 806是低，則RTZ 816可以是高，導(dǎo)致輸出850通過晶體管825和822被驅(qū)動(dòng)為低。相反，如果sdi 806是高，則RTZ 816可以是低，導(dǎo)致輸出850通過晶體管824被驅(qū)動(dòng)為高。然后，在輸出850上存在的當(dāng)前數(shù)據(jù)可以被閂鎖(框922)。如上文所指出的，當(dāng)前數(shù)據(jù)可以是剛剛通過sdi 806加載的數(shù)據(jù)，或者作為評(píng)估樹810的評(píng)估的結(jié)果的輸出850的當(dāng)前狀態(tài)。在所示出的實(shí)施例中，輸出850捕捉到從屬閂鎖812中可以通過將sclk_m 804返回到低狀態(tài)(如果有效)以及分別將sclk_s 808和xsclk_s 809設(shè)置為高和低狀態(tài)來啟動(dòng)。這可以導(dǎo)致保存在脈沖動(dòng)態(tài)門800的輸出850處的數(shù)據(jù)經(jīng)過通晶體管808-809，被傳輸?shù)綊呙钄?shù)據(jù)輸出端口 sdo 810。當(dāng)由閂鎖812捕捉了輸出850的狀態(tài)時(shí)，clk_s 808可以變?yōu)榈?，以及xclk_s 809可以變?yōu)楦摺４藭r(shí)，通晶體管808-809可以關(guān)閉，輸出850的狀態(tài)可以保存在閂鎖812內(nèi)的所示出的保持器倒相器中。在clk_s808變?yōu)榈鸵约皵?shù)據(jù)在 從屬閂鎖中被閂鎖之后，脈沖動(dòng)態(tài)門800可以返回到預(yù)先充電狀態(tài)。在某些實(shí)施例中，一個(gè)脈沖動(dòng)態(tài)門的sdo 810輸出可以耦合到另一個(gè)脈沖動(dòng)態(tài)門的sdi 806輸入，以形成掃描鏈。值得注意的是,如果sclk_m 804和sclk_s 808以替換的方式按順序脈動(dòng)，則掃描數(shù)據(jù)序列可以沿著掃描鏈傳播，以沿著掃描鏈將數(shù)據(jù)加載到門中和/或從那些門中讀取數(shù)據(jù)。值得注意的是，雖然上文討論了各種特定電路布局和器件類型，但是在其他實(shí)施例中，也可以使用其他類型的電路、設(shè)計(jì)樣式和/或器件類型。例如，雖然上文示出和描述了使用N型和P型場效應(yīng)晶體管(分別是NFET和PFET )，但是在其他實(shí)施例中，也可以使用其他類型的器件(諸如，例如雙極結(jié)型晶體管或其他合適類型的開關(guān)器件)。處理器概述現(xiàn)在轉(zhuǎn)向圖10，該圖示出了處理器10的實(shí)施例的框圖。處理器10可包括引入上文所描述的某些或所有特征的一個(gè)或多個(gè)可掃描的脈沖動(dòng)態(tài)門。在所示出的實(shí)施例中，處理器10包括獲取控制單元12、指令緩存14、解碼單元16、映射器18、調(diào)度器20、寄存器文件22、執(zhí)行核24、以及接口單元34。獲取控制單元12耦合以提供用于從指令緩存14中獲取的程序計(jì)數(shù)器地址(PC)。指令緩存14耦合以向解碼單元16提供指令(帶有PC)，解碼單元16耦合以向映射器18提供經(jīng)解碼的指令操作(操作，也帶有PC)。指令緩存14進(jìn)一步被配置成向獲取控制單元12提供命中指示以及ICache PC。映射器18耦合以向調(diào)度器20提供操作、調(diào)度器編號(hào)(SCH#)、源操作數(shù)編號(hào)(S0#s)、一個(gè)或多個(gè)依賴性矢量、以及PC。調(diào)度器20耦合以從執(zhí)行核24接收重播、錯(cuò)誤預(yù)測、以及異常指示，耦合以向獲取控制單元12以及映射器18提供重定向指示和重定向PC，耦合到寄存器文件22，并且耦合以向執(zhí)行核24提供供執(zhí)行的操作。寄存器文件耦合以向執(zhí)行核24提供操作數(shù)，被耦合以從執(zhí)行核24接收要向寄存器文件22寫入的結(jié)果。執(zhí)行核24耦合到接口單元34，接口單元34又進(jìn)一步耦合到處理器10的外部接口。獲取控制單元12可以被配置成為指令緩存14生成獲取PC。在某些實(shí)施例中，獲取控制單元12可包括一種或多種類型的分支預(yù)測器。例如，獲取控制單元12可包括被配置成預(yù)測間接分支指令的目標(biāo)地址的間接分支目標(biāo)預(yù)測器，被配置成預(yù)測條件分支的結(jié)果的條件分支預(yù)測器，和/或任何其他合適類型的分支預(yù)測器。在操作期間，獲取控制單元12可以基于選定的分支預(yù)測器的輸出來生成獲取PC。如果預(yù)測以后原來不正確，則獲取控制單元12可以重定向以從不同的地址獲取。當(dāng)生成獲取PC時(shí)，在沒有非順序的分支目標(biāo)的情況下(即，分支或到非順序的地址其他重定向，無論是投機(jī)性的還是非投機(jī)性的)，獲取控制單元12可以生成獲取PC作為當(dāng)前PC值的順序函數(shù)。例如，取決于在某一時(shí)間從指令緩存14獲取了多少字節(jié)，獲取控制單元12可以通過將已知偏移與當(dāng)前PC值相加來生成順序的獲取PC。指令緩存14可以是用于存儲(chǔ)要由處理器10執(zhí)行的指令的緩存。指令緩存14可以具有任何容量和結(jié)構(gòu)(例如，直接映射，組相聯(lián)，完全相聯(lián)等等)。指令緩存14可以具有任何緩存線大小。例如，在一個(gè)實(shí)施例中，可以實(shí)現(xiàn)64字節(jié)緩存線。其他實(shí)施例可以使用更大或較小緩存線大小。響應(yīng)于來自獲取控制單元12的給定PC，指令緩存14可以輸出最大數(shù)量的指令?？梢詷?gòu)想，處理器10可以實(shí)現(xiàn)任何合適的指令集體系結(jié)構(gòu)(ISA)，諸如，例如，ARM 、PowerPC 或 x86ISA 或其組合。
在某些實(shí)施例中，處理器10可以實(shí)現(xiàn)地址轉(zhuǎn)換方案，其中，使一個(gè)或多個(gè)虛擬地址空間對(duì)執(zhí)行軟件可見。虛擬地址空間內(nèi)的存儲(chǔ)器訪問被轉(zhuǎn)換為對(duì)應(yīng)于對(duì)系統(tǒng)可用的實(shí)際物理存儲(chǔ)器的物理地址空間，例如，使用一組頁表、段或其他虛擬存儲(chǔ)器轉(zhuǎn)換方案。在使用地址轉(zhuǎn)換的各實(shí)施例中，指令緩存14可以使用物理地址比特而并非虛擬地址比特來部分地或完全地尋址。例如，指令緩存14可以將虛擬地址比特用于緩存索引，以及將物理地址比特用于緩存標(biāo)記。為了避免當(dāng)執(zhí)行緩存訪問時(shí)執(zhí)行完全的存儲(chǔ)器轉(zhuǎn)換的成本，處理器10可以將一組最近的和/或頻繁地使用的虛擬到物理地址轉(zhuǎn)換存儲(chǔ)在諸如指令TLB (ITLB) 30之類的轉(zhuǎn)換后援緩沖器(TLB)中。在操作期間，ITLB 30 (可以實(shí)現(xiàn)為緩存、按內(nèi)容尋址的存儲(chǔ)器(CAM)，或使用任何其他合適的電路結(jié)構(gòu))可以接收虛擬地址信息并確定是否存在有效轉(zhuǎn)換。如果存在，則ITLB 30可以向指令緩存14提供相對(duì)應(yīng)的物理地址比特。如果不，則ITLB30可以導(dǎo)致轉(zhuǎn)換被確定，例如，通過引發(fā)虛擬存儲(chǔ)器異常。解碼單元16可以一般被配置成將指令解碼為指令操作。一般而言，指令操作可以是執(zhí)行核24中所包括的硬件能夠執(zhí)行的操作。每一指令都可以轉(zhuǎn)換為一個(gè)或多個(gè)指令操作，當(dāng)執(zhí)行時(shí)，這些指令操作導(dǎo)致為該指令定義的操作根據(jù)通過處理器10來實(shí)現(xiàn)的指令集體系結(jié)構(gòu)被執(zhí)行。在某些實(shí)施例中，每一指令都可以解碼為單個(gè)指令操作。解碼單元16可以被配置成標(biāo)識(shí)指令的類型、源操作數(shù)，等等，經(jīng)解碼的指令操作可包括指令以及一些解碼信息。在其中每一指令都被轉(zhuǎn)換為單個(gè)操作的其他實(shí)施例中，每一操作都可以簡單地是相對(duì)應(yīng)的指令或其一部分(例如，指令的一個(gè)或多個(gè)操作碼字段)。在其中在指令和操作之間有一一對(duì)應(yīng)關(guān)系的某些實(shí)施例中，解碼單元16和映射器18可以被組合和/或解碼以及映射操作可以在一個(gè)時(shí)鐘周期發(fā)生。在其他實(shí)施例中，某些指令可以解碼為多個(gè)指令操作。在某些實(shí)施例中，解碼單元16可包括電路和/或微編碼的任何組合以便為指令生成操作。例如，相對(duì)簡單的操作生成(例如，每個(gè)指令一個(gè)或兩個(gè)操作)可以以硬件來處理，而比較費(fèi)勁的操作生成(例如，指令的三個(gè)以上的操作)可以以微代碼來處理。由解碼單元16所生成的操作可以提供到映射器18。映射器18可以實(shí)現(xiàn)寄存器重命名，以將來自操作的源寄存器地址映射到標(biāo)識(shí)重命名的源寄存器的源操作數(shù)編號(hào)(S0#s)o另外，映射器18可以被配置成指定調(diào)度器條目以存儲(chǔ)由SCH#所標(biāo)識(shí)的每一操作。在一個(gè)實(shí)施例中，SCH#也可以被配置成標(biāo)識(shí)指定給操作的目的地的重命名寄存器。在其他實(shí)施例中，映射器18可以被配置成指定單獨(dú)的目的地寄存器編號(hào)。另外，映射器18可以被配置成為操作生成依賴性矢量。依賴性矢量可以標(biāo)識(shí)給定操作所依賴的操作。在一個(gè)實(shí)施例中，依賴性由相應(yīng)操作的SCH#來指出，而依賴性矢量比特位置可以對(duì)應(yīng)于SCH#s。在其他實(shí)施例中，依賴性可以基于寄存器編號(hào)來記錄，而依賴性矢量比特位置可以對(duì)應(yīng)于寄存器編號(hào)。映射器18可以向調(diào)度器20提供操作，以及SCH#、S0#s, PC,以及每一個(gè)操作的依賴性矢量。調(diào)度器20可以被配置成將操作存儲(chǔ)在由相應(yīng)的SCH#s以及S0#s和PC所標(biāo)識(shí)的調(diào)度器條目中。調(diào)度器可以被配置成將依賴性矢量存儲(chǔ)在依賴性陣列中，依賴性陣列評(píng)估哪些操作有資格被調(diào)度。調(diào)度器20可以被配置成調(diào)度操作，供在執(zhí)行核24中執(zhí)行。當(dāng)調(diào)度一個(gè)操作時(shí)，調(diào)度器20可以被配置成從寄存器文件22中讀取其源操作數(shù)，并可以向執(zhí)行核24提供源操作數(shù)。執(zhí)行核24可以被配置成將更新寄存器的操作的結(jié)果返回到寄存器文件22。在某些情況下，執(zhí)行核24可以轉(zhuǎn)發(fā)將向寄存器文件22寫入代替從寄存器文件22中讀取的值的結(jié)果(例如，在依賴的操作的背對(duì)背調(diào)度的情況下)。 執(zhí)行核24還可被配置成在執(zhí)行操作期間檢測可以報(bào)告給調(diào)度器的各種事件。分支操作可能被錯(cuò)誤預(yù)測，以及某些加載/存儲(chǔ)操作可能被重播(例如，對(duì)于正在被寫入/讀取的數(shù)據(jù)的基于地址的沖突)?？梢詸z測各種異常(例如，對(duì)于存儲(chǔ)器訪問或?qū)τ谠诜翘貦?quán)模式下執(zhí)行的有特權(quán)的指令的保護(hù)異常，對(duì)于無地址轉(zhuǎn)換的異常等等。)。異常可以導(dǎo)致相應(yīng)的異常處理例程被執(zhí)行。執(zhí)行核24可以被配置成執(zhí)行預(yù)測的分支操作，并可以接收最初被提供到獲取控制單元12的預(yù)測的目標(biāo)地址。執(zhí)行核24可以被配置成從分支操作的操作數(shù)來計(jì)算目標(biāo)地址，并將計(jì)算出的目標(biāo)地址與預(yù)測的目標(biāo)地址進(jìn)行比較，以檢測正確的預(yù)測或錯(cuò)誤預(yù)測。執(zhí)行核24也可以評(píng)估對(duì)于分支操作進(jìn)行的任何其他預(yù)測，諸如對(duì)分支操作的方向的預(yù)測。如果檢測到錯(cuò)誤預(yù)測，則執(zhí)行核24可以發(fā)出獲取控制單元12應(yīng)該被重定向到正確的獲取目標(biāo)的信號(hào)。諸如調(diào)度器20、映射器18、以及解碼單元16之類的其他單元可以從投機(jī)性的指令流中清空錯(cuò)誤預(yù)測的分支之后的或取決于錯(cuò)誤預(yù)測的分支的掛起操作/指令。處理核可包括數(shù)據(jù)緩存26，該數(shù)據(jù)緩存26可以是用于存儲(chǔ)要被處理器10處理的數(shù)據(jù)的緩存。類似于指令緩存14，數(shù)據(jù)緩存26可以具有任何合適的容量、結(jié)構(gòu)或線大小(例如，直接映射，組相聯(lián)，完全相聯(lián)等等)。此外，數(shù)據(jù)緩存26可以在這些細(xì)節(jié)中的任何方面不同于指令緩存14。如同指令緩存14，在某些實(shí)施例中，數(shù)據(jù)緩存26可以使用物理地址比特部分地或完全地尋址。相應(yīng)地，可以提供數(shù)據(jù)TLB(DTLB)32以緩存虛擬到物理地址轉(zhuǎn)換，用于以類似于上文參考ITLB 30所描述的方式來訪問數(shù)據(jù)緩存26。值得注意的是，雖然ITLB30和DTLB 32可以執(zhí)行類似的功能，但是在各實(shí)施例中，它們可以以不同的方式實(shí)現(xiàn)。例如，它們可以存儲(chǔ)不同數(shù)量的轉(zhuǎn)換和/或不同的轉(zhuǎn)換信息。寄存器文件22可以一般包括可被用來存儲(chǔ)操作數(shù)以及在處理器10中執(zhí)行的操作的結(jié)果的任何寄存器組。在某些實(shí)施例中，寄存器文件22可包括一組物理寄存器，以及映射器18可以被配置成將邏輯寄存器映射到物理寄存器。邏輯寄存器可包括通過處理器10來實(shí)現(xiàn)的指令集體系結(jié)構(gòu)所指定的構(gòu)建寄存器，以及可以被用作臨時(shí)結(jié)果(以及隨后的操作的源)的操作目的地的暫時(shí)寄存器。在其他實(shí)施例中，寄存器文件22可包括包含邏輯寄存器的提交狀態(tài)的構(gòu)建寄存器組以及包含投機(jī)性的寄存器狀態(tài)的投機(jī)性寄存器組。接口單元24可以一般包括用于將處理器10連接到外部接口上的其他器件的電路。外部接口可包括任何類型的互連(例如，總線、數(shù)據(jù)包等等)。如果處理器10與一個(gè)或多個(gè)其他組件集成(例如，片上系統(tǒng)配置)，則外部接口可以是芯片內(nèi)互連。如果處理器10不與其他組件集成，則外部接口可以是外部電路的開關(guān)芯片互連。在各實(shí)施例中，處理器10可以實(shí)現(xiàn)任何指令集體系結(jié)構(gòu)。 系統(tǒng)和計(jì)算機(jī)可訪問的存儲(chǔ)介質(zhì)接下來參看圖11，該圖示出了系統(tǒng)150的實(shí)施例的框圖。在所示出的實(shí)施例中，系統(tǒng)150至少包括集成電路152的一個(gè)實(shí)例。集成電路152可包括處理器10的一個(gè)或多個(gè)實(shí)例(參見圖9)。在一個(gè)實(shí)施例中，集成電路152可以是片上系統(tǒng),包括處理器10的一個(gè)或多個(gè)實(shí)例，以及各種其他電路，如存儲(chǔ)器控制器、視頻和/或音頻處理電路、芯片內(nèi)外圍器件和/或耦合到片外外圍器件的外圍接口等等。集成電路152耦合到一個(gè)或多個(gè)外圍器件 154以及外部存儲(chǔ)器158。還提供了電源156，該電源156向集成電路152提供電源電壓以及向存儲(chǔ)器158和/或外圍器件154提供一個(gè)或多個(gè)電源電壓。在某些實(shí)施例中，可以包括集成電路152的一個(gè)以上的實(shí)例(也可以包括一個(gè)以上的外部存儲(chǔ)器158)。外圍器件154可包括任何所需的電路，取決于系統(tǒng)150的類型。例如，在一個(gè)實(shí)施例中，系統(tǒng)150可以是移動(dòng)設(shè)備(例如，個(gè)人數(shù)字助理(PDA)、智能電話等等)，外圍器件154可包括用于諸如wifi、藍(lán)牙、蜂窩式、全球定位系統(tǒng)等等之類的各種類型的無線通信的設(shè)備。外圍器件154也可以包括另外的存儲(chǔ)器，包括RAM存儲(chǔ)器、固態(tài)存儲(chǔ)器，或磁盤存儲(chǔ)器。外圍設(shè)備154可包括諸如顯示屏幕之類的用戶界面設(shè)備，包括觸摸顯示屏或多觸點(diǎn)顯示屏，鍵盤或其他輸入設(shè)備，麥克風(fēng)，揚(yáng)聲器等等。在其他實(shí)施例中，系統(tǒng)150可以是任何類型的計(jì)算系統(tǒng)(例如，臺(tái)式個(gè)人計(jì)算機(jī)、膝上型計(jì)算機(jī)、工作站，迷你電腦等等)。外部存儲(chǔ)器158可包括任何類型的存儲(chǔ)器。例如，外部存儲(chǔ)器158可包括SRAM、非易失性RAM (NVRAM，諸如“閃速”存儲(chǔ)器)，和/或諸如同步DRAM (SDRAM)、雙倍數(shù)據(jù)速率(DDR、DDR2、DDR3等等)SDRAM、RAMBUS DRAM等等之類的動(dòng)態(tài)RAM。外部存儲(chǔ)器158可包括存儲(chǔ)器設(shè)備安裝在其上的一個(gè)或多個(gè)存儲(chǔ)器模塊，如單列直插存儲(chǔ)器模塊(SIMM)、雙列直插存儲(chǔ)器模塊(DIMM)等等。根據(jù)某些實(shí)施例，諸如邏輯門之類的器件可包括耦合以響應(yīng)于評(píng)估脈沖的取消有效，將動(dòng)態(tài)節(jié)點(diǎn)預(yù)先充電到有效狀態(tài)的預(yù)先充電器件，其中，評(píng)估脈沖是從時(shí)鐘信號(hào)導(dǎo)出的，并且有效的時(shí)長比時(shí)鐘信號(hào)有效的時(shí)長短。設(shè)備也可以包括耦合以在評(píng)估脈沖的有效期間評(píng)估一個(gè)或多個(gè)輸入，并通過依賴于一個(gè)或多個(gè)輸入的評(píng)估器件來有選擇地使動(dòng)態(tài)節(jié)點(diǎn)放電的評(píng)估網(wǎng)絡(luò)。設(shè)備還可以包括耦合以接收動(dòng)態(tài)節(jié)點(diǎn)的值，并耦合以驅(qū)動(dòng)閂鎖節(jié)點(diǎn)的反相放大器，其中反相放大器取決于評(píng)估脈沖的有效以及限定的掃描啟用信號(hào)的有效兩者而啟用，其中，限定的掃描啟用信號(hào)是取決于掃描啟用輸入信號(hào)和掃描數(shù)據(jù)輸入信號(hào)的邏輯NAND組合而變有效的。設(shè)備還可以包括耦合到R鎖節(jié)點(diǎn)的存儲(chǔ)元件，其中，存儲(chǔ)元件響應(yīng)于評(píng)估脈沖的有效而有選擇地存儲(chǔ)閂鎖節(jié)點(diǎn)的值。設(shè)備也可以包括耦合到閂鎖節(jié)點(diǎn)的一個(gè)或多個(gè)上拉器件，其中，一個(gè)或多個(gè)上拉器件耦合以響應(yīng)于限定的掃描啟用信號(hào)和評(píng)估脈沖兩者的取消有效而將閂鎖節(jié)點(diǎn)驅(qū)動(dòng)到有效狀態(tài)。根據(jù)某些實(shí)施例，諸如邏輯門之類的設(shè)備可包括耦合以響應(yīng)于評(píng)估脈沖的取消有效，將動(dòng)態(tài)節(jié)點(diǎn)預(yù)先充電到有效狀態(tài)的預(yù)先充電器件，其中，評(píng)估脈沖是從時(shí)鐘信號(hào)導(dǎo)出的，并且有效的時(shí)長比時(shí)鐘信號(hào)有效的時(shí)長短。設(shè)備也可以包括耦合以在評(píng)估脈沖的期間評(píng)估一個(gè)或多個(gè)輸入，并通過依賴于一個(gè)或多個(gè)輸入的評(píng)估器件來有選擇地使動(dòng)態(tài)節(jié)點(diǎn)放電的評(píng)估網(wǎng)絡(luò)。設(shè)備還可以包括耦合以接收動(dòng)態(tài)節(jié)點(diǎn)的值并耦合以驅(qū)動(dòng)輸出節(jié)點(diǎn)的反相放大器，其中，反相放大器是取決于評(píng)估脈沖的有效而啟用的。設(shè)備還可以包括耦合以響應(yīng)于反饋節(jié)點(diǎn)的取消有效而將輸出節(jié)點(diǎn)驅(qū)動(dòng)到有效狀態(tài)的一個(gè)或多個(gè)上拉器件，以及耦合以響應(yīng)于反饋節(jié)點(diǎn)的有效而將輸出節(jié)點(diǎn)驅(qū)動(dòng)到取消有效狀態(tài)的一個(gè)或多個(gè)下拉器件。設(shè)備也可以包括耦合以響應(yīng)于主掃描時(shí)鐘的有效而通過反饋節(jié)點(diǎn)將掃描輸入數(shù)據(jù)加載到輸出節(jié)點(diǎn)上的一個(gè)或多個(gè)掃描輸入器件，以及I禹合以響應(yīng)于從屬掃描時(shí)鐘的有效而接收和存儲(chǔ)輸出節(jié)點(diǎn)的值的閂鎖，其中，閂鎖進(jìn)一步耦合以驅(qū)動(dòng)掃描輸出數(shù)據(jù)節(jié)點(diǎn)。設(shè)備也可以包括由時(shí)鐘信號(hào)控制的耦合以接收輸出節(jié)點(diǎn)的值，并耦合以驅(qū)動(dòng)反饋節(jié)點(diǎn)的一個(gè)或多個(gè)反饋器件。根據(jù)某些實(shí)施例，諸如邏輯門之類的設(shè)備可包括耦合以在評(píng)估脈沖的有效期間評(píng)估一個(gè)或多個(gè)輸入并取決于所述一個(gè)或多個(gè)輸入而有選擇地使動(dòng)態(tài)節(jié)點(diǎn)放電的評(píng)估網(wǎng)絡(luò)，其中所述估脈沖是從時(shí)鐘信號(hào)導(dǎo)出的，并且有效的時(shí)長比時(shí)鐘信號(hào)有效的時(shí)長短。所述設(shè)備也可以包括耦合到所述動(dòng)態(tài)節(jié)點(diǎn)的一個(gè)或多個(gè)輸出器件，其中在操作期間所述一個(gè)或多 個(gè)輸出器件取決于所述動(dòng)態(tài)節(jié)點(diǎn)而驅(qū)動(dòng)輸出節(jié)點(diǎn)。所述設(shè)備還可以包括耦合以在掃描操作模式期間響應(yīng)于主掃描時(shí)鐘的有效而將掃描輸入數(shù)據(jù)加載到輸出節(jié)點(diǎn)上的一個(gè)或多個(gè)掃描輸入器件。設(shè)備也可以包括耦合以在掃描操作模式期間響應(yīng)于從屬掃描時(shí)鐘的有效而接收和存儲(chǔ)輸出節(jié)點(diǎn)的值的存儲(chǔ)元件，其中，存儲(chǔ)元件進(jìn)一步耦合以驅(qū)動(dòng)掃描輸出數(shù)據(jù)。根據(jù)某些實(shí)施例，方法可包括檢測動(dòng)態(tài)邏輯門的主掃描時(shí)鐘或者從屬掃描時(shí)鐘的有效，其中，動(dòng)態(tài)邏輯門包括耦合以驅(qū)動(dòng)輸出節(jié)點(diǎn)的動(dòng)態(tài)節(jié)點(diǎn)，其中，在動(dòng)態(tài)邏輯門的普通功能操作模式期間，在評(píng)估脈沖的有效期間，取決于一個(gè)或多個(gè)輸入，有選擇地使動(dòng)態(tài)節(jié)點(diǎn)放電，其中，所述評(píng)估脈沖是從時(shí)鐘信號(hào)導(dǎo)出的，并且有效的時(shí)長比時(shí)鐘信號(hào)有效的時(shí)長短。該方法還可包括，響應(yīng)于檢測到主掃描時(shí)鐘的有效，將掃描輸入數(shù)據(jù)加載到輸出節(jié)點(diǎn)中。該方法還可以包括，響應(yīng)于檢測到從屬掃描時(shí)鐘的有效，將輸出節(jié)點(diǎn)的值存儲(chǔ)在存儲(chǔ)元件中，其中，存儲(chǔ)元件進(jìn)一步耦合以驅(qū)動(dòng)掃描輸出數(shù)據(jù)。一旦完全理解了上面的說明，很多變化和修改方案對(duì)于那些本領(lǐng)域的技術(shù)人員將變得顯而易見。下面的權(quán)利要求應(yīng)被解釋為包括所有這樣的變化和修改方案。
權(quán)利要求
1.一種設(shè)備，包括 耦合以在評(píng)估脈沖的有效期間評(píng)估ー個(gè)或多個(gè)輸入并取決于所述ー個(gè)或多個(gè)輸入而有選擇地使動(dòng)態(tài)節(jié)點(diǎn)放電的評(píng)估網(wǎng)絡(luò)，其中所述評(píng)估脈沖是從時(shí)鐘信號(hào)導(dǎo)出的，并且有效的時(shí)長比所述時(shí)鐘信號(hào)有效的時(shí)長短； 耦合到所述動(dòng)態(tài)節(jié)點(diǎn)的輸出存儲(chǔ)元件，其中在操作期間，所述輸出存儲(chǔ)元件生成取決于所述動(dòng)態(tài)節(jié)點(diǎn)的輸出；以及 耦合以在掃描操作模式期間響應(yīng)于ー個(gè)或多個(gè)掃描輸入信號(hào)的有效，將掃描數(shù)據(jù)輸入到所述輸出存儲(chǔ)器元件的ー個(gè)或多個(gè)器件。
2.如權(quán)利要求I所述的設(shè)備，其中，所述ー個(gè)或多個(gè)器件被耦合以實(shí)現(xiàn)多路復(fù)用數(shù)據(jù)(MUX-D)掃描門，以及其中，所述評(píng)估脈沖的ー個(gè)或多個(gè)版本被耦合以控制所述MUX-D掃描門的正常功能模式操作和掃描模式操作。
3.如權(quán)利要求I所述的設(shè)備，其中，所述ー個(gè)或多個(gè)器件被耦合以實(shí)現(xiàn)電平敏感掃描設(shè)計(jì)(LSSD)掃描門，以及其中，不同于所述評(píng)估脈沖的掃描模式時(shí)鐘被耦合以控制所述LSSD掃描門的掃描模式操作。
4.如權(quán)利要求I所述的設(shè)備，其中，所述評(píng)估網(wǎng)絡(luò)包括被配置為實(shí)現(xiàn)所述ー個(gè)或多個(gè)輸入的邏輯功能的ー個(gè)或多個(gè)器件，其中，響應(yīng)于在所述評(píng)估脈沖的有效期間滿足所述邏輯功能的所述ー個(gè)或多個(gè)輸入，在所述ー個(gè)或多個(gè)器件之間生成通過所述評(píng)估網(wǎng)絡(luò)的ー個(gè)或多個(gè)放電路徑。
5.如權(quán)利要求4所述的設(shè)備,其中,所述ー個(gè)或多個(gè)器件包括ー個(gè)或多個(gè)N型場效應(yīng)晶體管(NFET)。
6.如權(quán)利要求I所述的設(shè)備，其中，所述ー個(gè)或多個(gè)輸入以N取I格式編碼。
7.如權(quán)利要求I所述的設(shè)備，其中，在所述掃描操作模式期間，所述評(píng)估脈沖無效。
8.如權(quán)利要求I所述的設(shè)備，其中，所述評(píng)估脈沖是從所述時(shí)鐘信號(hào)導(dǎo)出的，以便所述評(píng)估脈沖的上升沿在所述時(shí)鐘信號(hào)的上升沿之后發(fā)生，以及所述評(píng)估脈沖的下降沿在所述時(shí)鐘信號(hào)的下降沿之前發(fā)生。
9.如權(quán)利要求I所述的設(shè)備，還包括脈沖發(fā)生器，所述脈沖發(fā)生器在操作期間，組合所述時(shí)鐘信號(hào)與所述時(shí)鐘信號(hào)的延遲版本，以生成所述評(píng)估脈沖。
10.如權(quán)利要求I所述的設(shè)備，還包括由所述時(shí)鐘信號(hào)控制的一個(gè)或多個(gè)反饋器件，其中在所述動(dòng)態(tài)節(jié)點(diǎn)放電以及評(píng)估器件的取消有效之后，所述ー個(gè)或多個(gè)反饋器件被配置成將所述輸出保持在有效狀態(tài)。
11.如權(quán)利要求10所述的設(shè)備，其中，響應(yīng)于所述時(shí)鐘信號(hào)的取消有效，所述ー個(gè)或多個(gè)反饋器件被配置成將輸出重置到取消有效狀態(tài)。
12.—種方法,包括 檢測動(dòng)態(tài)邏輯門的掃描操作模式，其中所述動(dòng)態(tài)邏輯門包括動(dòng)態(tài)節(jié)點(diǎn)，其中在所述動(dòng)態(tài)邏輯門的正常功能操作模式期間，所述動(dòng)態(tài)節(jié)點(diǎn)在評(píng)估脈沖的限定版本有效期間取決于ー個(gè)或多個(gè)輸入而有選擇地放電，其中所述評(píng)估脈沖是從時(shí)鐘信號(hào)導(dǎo)出的，并且有效的時(shí)長比所述時(shí)鐘信號(hào)有效的時(shí)長短，以及其中，所述評(píng)估脈沖的所述限定版本在所述掃描操作模式期間無效； 響應(yīng)于檢測到所述掃描操作模式，獨(dú)立于呈現(xiàn)給所述動(dòng)態(tài)邏輯門的所述ー個(gè)或多個(gè)輸入，將所述動(dòng)態(tài)節(jié)點(diǎn)保持在預(yù)先充電的狀態(tài)； 在所述掃描操作模式期間，響應(yīng)于所述評(píng)估脈沖的有效，將掃描數(shù)據(jù)存儲(chǔ)到所述動(dòng)態(tài)邏輯門的存儲(chǔ)元件中，其中所述評(píng)估脈沖耦合以控制所述動(dòng)態(tài)邏輯門的正常功能模式操作以及掃描模式操作。
13.如權(quán)利要求12所述的方法，其中，所述ー個(gè)或多個(gè)輸入以N取I格式編碼。
14.如權(quán)利要求12所述的方法，其中，所述評(píng)估脈沖是從所述時(shí)鐘信號(hào)導(dǎo)出的，以便所述評(píng)估脈沖的上升沿在所述時(shí)鐘信號(hào)的上升沿之后發(fā)生，以及所述評(píng)估脈沖的下降沿在所述時(shí)鐘信號(hào)的下降沿之前發(fā)生。
15.—種集成電路,包括 多個(gè)可掃描的脈沖動(dòng)態(tài)邏輯門，每一可掃描的脈沖動(dòng)態(tài)邏輯門都包括如權(quán)利要求I所述的設(shè)備的實(shí)例；以及 互連所述可掃描的脈沖動(dòng)態(tài)邏輯門的掃描鏈。
16.—種系統(tǒng),包括 存儲(chǔ)器；以及 耦合到所述存儲(chǔ)器的如權(quán)利要求15所述的集成電路。
全文摘要
本發(fā)明涉及帶有MUX-D掃描功能的脈沖動(dòng)態(tài)邏輯門?？蓲呙璧拿}沖動(dòng)態(tài)邏輯門可包括響應(yīng)于評(píng)估脈沖的有效而評(píng)估動(dòng)態(tài)輸入的評(píng)估網(wǎng)絡(luò)?？梢詮臅r(shí)鐘信號(hào)生成評(píng)估脈沖，使得其時(shí)長比時(shí)鐘信號(hào)的短。在正常操作模式期間，當(dāng)評(píng)估脈沖有效時(shí)，評(píng)估網(wǎng)絡(luò)可以取決于動(dòng)態(tài)輸入的狀態(tài)而使動(dòng)態(tài)節(jié)點(diǎn)放電。動(dòng)態(tài)節(jié)點(diǎn)的所產(chǎn)生的狀態(tài)可以被存儲(chǔ)在輸出存儲(chǔ)元件內(nèi)。當(dāng)評(píng)估脈沖被取消有效時(shí)，動(dòng)態(tài)節(jié)點(diǎn)可以被預(yù)先充電。在掃描操作模式期間，動(dòng)態(tài)節(jié)點(diǎn)可以保持預(yù)先充電。在掃描相關(guān)的控制信號(hào)的控制下，掃描數(shù)據(jù)可以被傳輸?shù)捷敵龃鎯?chǔ)元件。
文檔編號(hào)G06F11/267GK102844742SQ201180016003
公開日2012年12月26日 申請(qǐng)日期2011年2月15日 優(yōu)先權(quán)日2010年2月16日
發(fā)明者M·R·賽寧根, M·E·魯納斯 申請(qǐng)人:蘋果公司