專(zhuān)利名稱(chēng)：I²C總線(xiàn)啟動(dòng)與停止電路結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型特別涉及一種用于總線(xiàn)傳輸協(xié)議的I2C總線(xiàn)啟動(dòng)與停止電路結(jié)構(gòu)，屬于集成電路技術(shù)領(lǐng)域。對(duì)于應(yīng)用了 I2C總線(xiàn)協(xié)議的電路結(jié)構(gòu)，I2C總線(xiàn)的啟動(dòng)與停止影響著I2C協(xié)議的正確執(zhí)行。在時(shí)鐘總線(xiàn)SCK保持為高電平期間，檢測(cè)到數(shù)據(jù)總線(xiàn)SDA由高電平跳變?yōu)榈碗娖綍r(shí),標(biāo)志總線(xiàn)啟動(dòng)位有效,即啟動(dòng)I2C總線(xiàn)，開(kāi)始傳輸數(shù)據(jù)；而在時(shí)鐘總線(xiàn)SCK保持為高電平期間，檢測(cè)到數(shù)據(jù)總線(xiàn)SDA由低電平跳變?yōu)楦唠娖?，?biāo)志總線(xiàn)停止位有效，即結(jié)束I2C總線(xiàn)數(shù)據(jù)傳輸。在數(shù)據(jù)傳輸?shù)倪^(guò)程中，只有在時(shí)鐘為低電平期間，數(shù)據(jù)才可以變化(如圖I所示)。普通I2C總線(xiàn)電路結(jié)構(gòu)只要檢測(cè)到時(shí)鐘總線(xiàn)SCK保持為高電平期間，數(shù)據(jù)總線(xiàn)SDA由高電平跳變?yōu)榈碗娖奖銌?dòng)I2C總線(xiàn)。如果啟動(dòng)階段數(shù)據(jù)總線(xiàn)上有數(shù)據(jù)的跳變，可能使 總線(xiàn)未啟動(dòng)就進(jìn)入停止，影響啟動(dòng)電路的正常執(zhí)行。在檢測(cè)到總線(xiàn)停止信號(hào)之后，總線(xiàn)數(shù)據(jù)便停止傳輸數(shù)據(jù)。如果時(shí)鐘總線(xiàn)SCK保持為高電平期間，數(shù)據(jù)總線(xiàn)出現(xiàn)由高跳低的干擾，總線(xiàn)就可能再次的啟動(dòng)，數(shù)據(jù)會(huì)錯(cuò)誤傳輸，影響電路的正常執(zhí)行。本實(shí)用新型的目的在于提供ー種I2C總線(xiàn)啟動(dòng)與停止電路結(jié)構(gòu)，其能夠穩(wěn)定的鎖存啟動(dòng)與停止信號(hào)，防止啟動(dòng)時(shí)數(shù)據(jù)總線(xiàn)的錯(cuò)誤數(shù)據(jù)對(duì)電路的影響和停止后再次的啟動(dòng)對(duì)電路正常執(zhí)行的影響，從而克服了現(xiàn)有技術(shù)中的不足。為實(shí)現(xiàn)上述實(shí)用新型目的，本實(shí)用新型采用了如下技術(shù)方案ー種I2C總線(xiàn)啟動(dòng)與停止電路結(jié)構(gòu)，它包括總線(xiàn)啟動(dòng)模塊和總線(xiàn)停止模塊；所述總線(xiàn)啟動(dòng)模塊包括第一ニ輸入與非門(mén)，第一三輸入或非門(mén)，第一、第二、第三、第五、第七，第八非門(mén)以及第一、第二 D觸發(fā)器；所述總線(xiàn)停止模塊包括第二、第三、第四ニ輸入或非門(mén)，第四、第五、第六非門(mén)以及第ニ、第三D觸發(fā)器；其中，第一非門(mén)輸入端接復(fù)位信號(hào)，其輸出端與第一ニ輸入或非門(mén)的ー輸入端連接，該第一二輸入或非門(mén)的另一輸入端接SCK信號(hào)，第一ニ輸入或非門(mén)的輸出端經(jīng)第二非門(mén)與第一 D觸發(fā)器的R端連接,該第一 D觸發(fā)器的CLK端經(jīng)第三非門(mén)接SDA信號(hào),而該第一D觸發(fā)器的D端接工作電壓(VDD)，同時(shí)，該第一 D觸發(fā)器的Q輸出端經(jīng)第六非門(mén)與第二D觸發(fā)器的R端連接，該第二 D觸發(fā)器的Q輸出端與SCK信號(hào)分別接第二ニ輸入或非門(mén)的兩個(gè)輸入端，該第ニニ輸入或非門(mén)的輸出端經(jīng)第四非門(mén)接第二 D觸發(fā)器的D端，該第二 D觸發(fā)器的Q輸出端與復(fù)位信號(hào)接第三ニ輸入或非門(mén)的兩個(gè)輸入端，第三ニ輸入或非門(mén)的輸出接第三D觸發(fā)器的R端，該第一 D觸發(fā)器的Q輸出端經(jīng)第七非門(mén)與第三D觸發(fā)器的CLK端連接，該第三D觸發(fā)器的D端接工作電壓(VDD)，同時(shí)，第三D觸發(fā)器的Q端與第五非門(mén)連接作為第一三輸入或非門(mén)的一個(gè)輸入端，復(fù)位信號(hào)與第一 D觸發(fā)器的Q端分別作為該第一三輸入或非門(mén)的另兩個(gè)輸入端，該三輸入或非門(mén)的輸出端接啟動(dòng)或停止信號(hào)。進(jìn)ー步的，所述I2C總線(xiàn)啟動(dòng)停止電路結(jié)構(gòu)還包括第六、第七非門(mén)；第一觸發(fā)器的Q端經(jīng)第六非門(mén)與第二D觸發(fā)器的R端連接，第一觸發(fā)器的Q端經(jīng)第七非門(mén)與第三D觸發(fā)器的CLK端連接。進(jìn)一步的，所述D觸發(fā)器均采用上升沿觸發(fā)的結(jié)構(gòu)。更進(jìn)一步的，所述D觸發(fā)器均采用下降沿觸發(fā)結(jié)構(gòu)，且D觸發(fā)器的時(shí)鐘端連接有一級(jí)反向器。圖I為現(xiàn)有技術(shù)中I2C總線(xiàn)啟動(dòng)與停止時(shí)序原理圖；圖2a為本實(shí)用新型一較佳實(shí)施方式中I2C總線(xiàn)啟動(dòng)與停止電路圖；圖2b為本實(shí)用新型另一較佳實(shí)施方式中I2C總線(xiàn)啟動(dòng)與停止電路圖；圖3為本實(shí)用新型一較佳實(shí)施方式中I2C總線(xiàn)啟動(dòng)與停止電路中總線(xiàn)啟動(dòng)模塊的電路圖； 圖4為本實(shí)用新型一較佳實(shí)施例方式I2C總線(xiàn)啟動(dòng)與停止電路中總線(xiàn)停止模塊的電路圖；圖5為本實(shí)用新型一較佳實(shí)施例方式I2C總線(xiàn)啟動(dòng)與停止電路啟動(dòng)和停止的實(shí)現(xiàn)結(jié)果原理圖；圖6為本實(shí)用新型一優(yōu)選實(shí)施例的電路圖。參閱圖2a_2b，作為本實(shí)用新型的優(yōu)選實(shí)施方式，該I2C總線(xiàn)啟動(dòng)與停止電路結(jié)構(gòu)，它包括總線(xiàn)啟動(dòng)模塊和總線(xiàn)停止模塊，所述總線(xiàn)啟動(dòng)模塊包括第一二輸入與非門(mén)，第一三輸入或非門(mén)，第一、第二、第三、第五、第七，第八非門(mén)以及第一、第二 D觸發(fā)器，所述總線(xiàn)停止模塊包括第二、第三、第四二輸入或非門(mén)，第四、第五、第六非門(mén)以及第二、第三D觸發(fā)器；該I2C總線(xiàn)啟動(dòng)與停止電路通過(guò)SCK對(duì)第一 D觸發(fā)器的復(fù)位端R的控制，在第一 D觸發(fā)器檢測(cè)到啟動(dòng)信號(hào)后，只有SCK從高變低時(shí)，第一 D觸發(fā)器的Q端才跳0，第三D觸發(fā)器的Q端跳1，S/P跳1，總線(xiàn)啟動(dòng)；通過(guò)SCK對(duì)第二 D觸發(fā)器輸入信號(hào)D的控制，在SCK為高電平期間，D恒定為1，在停止信號(hào)到來(lái)時(shí)，使得第三觸發(fā)器的復(fù)位信號(hào)恒定有效，S/P保持為O，總線(xiàn)停止。進(jìn)一步的講，參閱圖3，當(dāng)時(shí)鐘總線(xiàn)SCK保持為高電平期間，數(shù)據(jù)總線(xiàn)SDA由高電平跳變?yōu)榈碗娖?而時(shí)鐘總線(xiàn)仍為高電平時(shí),啟動(dòng)標(biāo)志位并不立刻有效,等待時(shí)鐘總線(xiàn)由高電平跳為低時(shí)，總線(xiàn)才啟動(dòng)數(shù)據(jù)的傳輸。其中rst為上電復(fù)位信號(hào)，SCK為時(shí)鐘總線(xiàn)，SDA為數(shù)據(jù)總線(xiàn)。通過(guò)SCK對(duì)第一 D觸發(fā)器的復(fù)位端R的控制，只有SCK從高變低時(shí)，第一 D觸發(fā)器的Q端才跳0，第三D觸發(fā)器的Q端跳1，S/P跳1，總線(xiàn)啟動(dòng)。參閱圖4，在時(shí)鐘總線(xiàn)SCK保持為高電平期間，檢測(cè)到數(shù)據(jù)總線(xiàn)SDA由低電平跳變?yōu)楦唠娖?，通過(guò)D觸發(fā)器的鎖存，停止標(biāo)志位有效，此時(shí)數(shù)據(jù)總線(xiàn)SDA再次由高電平跳變?yōu)榈碗娖?，也不?huì)重新啟動(dòng)。其中rst為上電復(fù)位信號(hào),rstl為與啟動(dòng)相關(guān)的復(fù)位信號(hào),啟動(dòng)后為0，SCK為時(shí)鐘總線(xiàn)，SDA為數(shù)據(jù)總線(xiàn)。通過(guò)SCK對(duì)第二 D觸發(fā)器的輸入信號(hào)D的控制，在SCK為高電平期間，D恒定為1，使得第三D觸發(fā)器的復(fù)位信號(hào)恒定有效，S/P保持為0，總線(xiàn)停止。參閱圖5系該I2C總線(xiàn)啟動(dòng)與停止電路整體的實(shí)現(xiàn)結(jié)果，包括正常的啟動(dòng)的與停止，可以看到，在檢測(cè)到啟動(dòng)與停止信號(hào)時(shí)，數(shù)據(jù)線(xiàn)上的脈沖不會(huì)影響電路的正常啟動(dòng)與停止。本實(shí)用新型基于I2C總線(xiàn)的協(xié)議，在正確實(shí)現(xiàn)I2C總線(xiàn)數(shù)據(jù)傳輸基礎(chǔ)上，保證I2C總線(xiàn)啟動(dòng)時(shí)不會(huì)因?yàn)閿?shù)據(jù)線(xiàn)上的錯(cuò)誤跳變或干擾影響正常啟動(dòng)且停止后不會(huì)因數(shù)據(jù)線(xiàn)上的錯(cuò)誤跳變或干擾重新啟動(dòng)。在所有使用I2C總線(xiàn)傳輸協(xié)議的集成電路中都可以使用上述的啟動(dòng)與停止電路結(jié)構(gòu)。總線(xiàn)在輸入端ロ最好經(jīng)過(guò)SChimitt觸發(fā)器的整形，消除不必要的干擾。以下結(jié)合一較佳實(shí)施例及附圖
對(duì)本實(shí)用新型的技術(shù)方案作進(jìn)ー步的說(shuō)明。該I2C總線(xiàn)啟動(dòng)與停止電路系應(yīng)用在基于I2C協(xié)議的數(shù)據(jù)監(jiān)視采集系列芯片中，其整體結(jié)構(gòu)參閱圖6，本實(shí)施例由一集成電路及少量外圍器件組成。該實(shí)例內(nèi)置I2C協(xié)議接ロ，通過(guò)I2C協(xié)議與MCU通訊，信號(hào)可雙向傳輸。SDA作為2線(xiàn)制串行接ロ的數(shù)據(jù)線(xiàn)，內(nèi)置上拉開(kāi)漏模式。SCK作為2線(xiàn)制串行接ロ的時(shí)鐘線(xiàn)，內(nèi)置上拉電阻。MCU通過(guò)SCK與SDA將指令傳輸給控制器，而控制器在接收到MCU指令后可將響應(yīng)信號(hào)傳輸給MCU。以上僅是本實(shí)用新型的具體應(yīng)用范例，對(duì)本實(shí)用新型的保護(hù)范圍不構(gòu)成任何限制。凡采用等同變換或者等效替換而形成的技術(shù)方案，均落在本實(shí)用新型權(quán)利保護(hù)范圍之。
權(quán)利要求1.一種I2C總線(xiàn)啟動(dòng)與停止電路結(jié)構(gòu)，其特征在于，它包括總線(xiàn)啟動(dòng)模塊和總線(xiàn)停止模塊； 所述總線(xiàn)啟動(dòng)模塊包括第一二輸入與非門(mén)，第一三輸入或非門(mén)，第一、第二、第三、第五、第七，第八非門(mén)以及第一、第二 D觸發(fā)器； 所述總線(xiàn)停止模塊包括第二、第三、第四二輸入或非門(mén)，第四、第五、第六非門(mén)以及第二、第三D觸發(fā)器； 其中，第一非門(mén)輸入端接復(fù)位信號(hào)，其輸出端與第一二輸入或非門(mén)的一輸入端連接，該第一二輸入或非門(mén)的另一輸入端接SCK信號(hào)，第一二輸入或非門(mén)的輸出端經(jīng)第二非門(mén)與第一 D觸發(fā)器的R端連接，該第一 D觸發(fā)器的CLK端經(jīng)第三非門(mén)接SDA信號(hào)，而該第一 D觸發(fā)器的D端接工作電壓(VDD)，同時(shí)，該第一 D觸發(fā)器的Q輸出端經(jīng)第六非門(mén)與第二 D觸發(fā)器的R端連接，該第二 D觸發(fā)器的Q輸出端與SCK信號(hào)分別接第二二輸入或非門(mén)的兩個(gè)輸入端，該第二二輸入或非門(mén)的輸出端經(jīng)第四非門(mén)接第二 D觸發(fā)器的D端，該第二 D觸發(fā)器的Q輸出端與復(fù)位信號(hào)接第三二輸入或非門(mén)的兩個(gè)輸入端，第三二輸入或非門(mén)的輸出接第三D觸發(fā)器的R端，該第一 D觸發(fā)器的Q輸出端經(jīng)第七非門(mén)與第三D觸發(fā)器的CLK端連接，該第三D觸發(fā)器的D端接工作電壓(VDD)，同時(shí)，第三D觸發(fā)器的Q端與第五非門(mén)連接作為第一三輸入或非門(mén)的一個(gè)輸入端，復(fù)位信號(hào)與第一 D觸發(fā)器的Q端分別作為該第一三輸入或非門(mén)的另兩個(gè)輸入端，該三輸入或非門(mén)的輸出端接啟動(dòng)或停止信號(hào)。
2.根據(jù)權(quán)利要求I所述的I2C總線(xiàn)啟動(dòng)與停止電路結(jié)構(gòu)，其特征在于所述I2C總線(xiàn)啟動(dòng)停止電路結(jié)構(gòu)還包括第六、第七非門(mén)；第一觸發(fā)器的Q端經(jīng)第六非門(mén)與第二D觸發(fā)器的R端連接，第一觸發(fā)器的Q端經(jīng)第七非門(mén)與第三D觸發(fā)器的CLK端連接。
3.根據(jù)權(quán)利要求I所述的I2C總線(xiàn)啟動(dòng)與停止電路結(jié)構(gòu)，其特征在于所述D觸發(fā)器均采用上升沿觸發(fā)的結(jié)構(gòu)。
4.根據(jù)權(quán)利要求I所述的I2C總線(xiàn)啟動(dòng)與停止電路結(jié)構(gòu)，其特征在于所述D觸發(fā)器均采用下降沿觸發(fā)結(jié)構(gòu)，且D觸發(fā)器的時(shí)鐘端連接有一級(jí)反向器。
專(zhuān)利摘要本實(shí)用新型公開(kāi)了一種I2C總線(xiàn)啟動(dòng)停止電路結(jié)構(gòu)，它包括總線(xiàn)啟動(dòng)模塊和總線(xiàn)停止模塊。本實(shí)用新型通過(guò)SCK對(duì)第一D觸發(fā)器的復(fù)位端R的控制，在第一D觸發(fā)器檢測(cè)到啟動(dòng)信號(hào)后，只有SCK從高變低時(shí)，第一D觸發(fā)器的Q端才跳0，第三D觸發(fā)器的Q端跳1，S/P跳1，總線(xiàn)啟動(dòng)；在第二D觸發(fā)器檢測(cè)到停止信號(hào)后，通過(guò)SCK對(duì)第二D觸發(fā)器輸入信號(hào)D的控制，在SCK為高電平期間，D恒定為1，第三觸發(fā)器的復(fù)位信號(hào)恒定有效，S/P保持為0，總線(xiàn)停止。本實(shí)用新型在正確實(shí)現(xiàn)I2C總線(xiàn)數(shù)據(jù)傳輸基礎(chǔ)上，保證I2C總線(xiàn)啟動(dòng)時(shí)不會(huì)因?yàn)閿?shù)據(jù)線(xiàn)上的錯(cuò)誤跳變或干擾影響正常啟動(dòng)且停止后不會(huì)因數(shù)據(jù)線(xiàn)上的錯(cuò)誤跳變或干擾重新啟動(dòng)。
文檔編號(hào)G06F13/42GK202600693SQ20112054585
公開(kāi)日2012年12月12日 申請(qǐng)日期2011年12月23日 優(yōu)先權(quán)日2011年12月23日
發(fā)明者江猛, 徐君怡, 韓紅娟 申請(qǐng)人:蘇州華芯微電子股份有限公司