專利名稱：一種分時(shí)復(fù)用串口的切換電路的制作方法
技術(shù)領(lǐng)域：
—種分時(shí)復(fù)用串口的切換電路
技術(shù)領(lǐng)域：
本實(shí)用新型涉及一種分時(shí)復(fù)用串口的切換電路，解決兩個(gè)串口設(shè)備分時(shí)與CPU通訊時(shí)有可能造成的沖突問題。
背景技術(shù)：
在電子產(chǎn)品設(shè)計(jì)過程中會(huì)碰到這樣的情況CPU的一個(gè)串口要同時(shí)與兩個(gè)串口設(shè)備進(jìn)行連接，并在不同時(shí)候通訊，兩個(gè)串口不能互相干擾。現(xiàn)有的類似的實(shí)現(xiàn)方案是CPU通過對(duì)通道芯片的控制，來實(shí)現(xiàn)不同時(shí)間與不同的串口設(shè)備進(jìn)行通訊。普通的做法是CPU的串口通過一個(gè)通道切換芯片與兩個(gè)串口設(shè)備進(jìn)行連接，CPU再通過幾個(gè)I/o 口對(duì)通道切換芯片進(jìn)行控制，實(shí)現(xiàn)在不同時(shí)間在不同的通道與外接的串口設(shè)備進(jìn)行通訊。其缺點(diǎn)是要浪費(fèi)CPU的I/O 口對(duì)通道切換進(jìn)行控制，而且要使用通道切換
-H-* I I
心/T

發(fā)明內(nèi)容本實(shí)用新型要解決的技術(shù)問題，在于提供一種分時(shí)復(fù)用串口的切換電路，通過一個(gè)簡(jiǎn)單的電路，實(shí)現(xiàn)了在不同時(shí)間與兩個(gè)串口設(shè)備通訊，節(jié)省了 CPU的控制I/O 口，去除了通道切換芯片，降低了生產(chǎn)成本。本實(shí)用新型是這樣實(shí)現(xiàn)的一種分時(shí)復(fù)用串口的切換電路，連接在CPU和兩個(gè)串口設(shè)備之間，所述切換電路包括兩個(gè)二極管D38、D39以及三個(gè)上拉電阻R374、R375、R376 ；所述二極管D38連接在CPU的串口接收腳RXD和第一串口設(shè)備的串口發(fā)送腳TXDl之間，所述二極管D39連接在CPU的串口接收腳RXD和第二串口設(shè)備的串口發(fā)送腳TXD2之間；所述上拉電阻R374由二極管D38與串口發(fā)送腳TXDl之間的連線連接至D3. 3V，所述上拉電阻R375由二極管D39與串口發(fā)送腳TXD2之間的連線連接至D3. 3V，所述上拉電阻R376由CPU的串口接收腳RXD與二極管D38之間的連線連接至D3. 3V ;所述CPU的串口發(fā)送腳TXD分別連接至第一串口設(shè)備的串口接收腳RXDl和第二串口設(shè)備的串口接收腳RXD2。所述CPU的串口發(fā)送腳TXD是通過電阻R377連接至第一串口設(shè)備的串口接收腳RXD1，通過電阻R378連接至第二串口設(shè)備的串口接收腳RXD2。其中，所述電阻R377和電阻R378可用于調(diào)節(jié)其兩端I/O 口電壓匹配。本實(shí)用新型的優(yōu)點(diǎn)在于通過兩個(gè)二極管以及三個(gè)上拉電阻組成一個(gè)簡(jiǎn)單的電路，實(shí)現(xiàn)了在不同時(shí)間與兩個(gè)串口設(shè)備通訊，節(jié)省了 CPU的控制I/O 口，去除了通道切換芯片，降低了生產(chǎn)成本。

下面參照附圖結(jié)合實(shí)施例對(duì)本實(shí)用新型作進(jìn)一步的說明。圖I是本實(shí)用新型的示意圖。
具體實(shí)施方式
請(qǐng)參閱圖I所示，本實(shí)用新型的分時(shí)復(fù)用串口的切換電路，連接在CPU和兩個(gè)串口設(shè)備之間，所述切換電路包括兩個(gè)二極管D38、D39以及三個(gè)上拉電阻R374、R375、R376 ;所述二極管D38連接在CPU的串口接收腳RXD和第一串口設(shè)備的串口發(fā)送腳TXDl之間，所述二極管D39連接在CPU的串口接收腳RXD和第二串口設(shè)備的串口發(fā)送腳TXD2之間；所述上拉電阻R374由二極管D38與串口發(fā)送腳TXDl之間的連線連接至D3. 3V，所述上拉電阻R375由二極管D39與串口發(fā)送腳TXD2之間的連線連接至D3. 3V，所述上拉電阻R376由CPU的串口接收腳RXD與二極管D38之間的連線連接至D3. 3V ;所述CPU的串口發(fā)送腳TXD是通過電阻R377連接至第一串口設(shè)備的串口接收腳RXD1，通過電阻R378連接至第二串口設(shè)備的串口接收腳RXD2。需要說明的是，本實(shí)用新型的分時(shí)復(fù)用串口的切換電路使用的前提是 I、第一串口設(shè)備和第二串口設(shè)備不會(huì)同時(shí)使用；2、第一串口設(shè)備和第二串口設(shè)備的通訊協(xié)議不同；3、第一串口設(shè)備和第二串口設(shè)備與CPU的通訊由CPU控制，是由CPU主動(dòng)發(fā)起通訊請(qǐng)求，而設(shè)備不能主動(dòng)向CPU發(fā)送數(shù)據(jù)。由本領(lǐng)域的技術(shù)人員可知，串口的電壓范圍是0-3. 3V，當(dāng)電壓低于0. 7V時(shí)，CPU會(huì)識(shí)別成信號(hào)“0”;當(dāng)電壓高于2. 4V時(shí)，CPU會(huì)識(shí)別成信號(hào)“I”;當(dāng)電壓在0. 7V-2. 4V之間時(shí)，串口就會(huì)產(chǎn)生誤判斷，因此如何保證電壓不會(huì)落入在0. 7V-2. 4V之間才是分時(shí)復(fù)用串口的切換電路設(shè)計(jì)的關(guān)鍵。本實(shí)用新型的工作原理是假如第一串口設(shè)備發(fā)送數(shù)據(jù)，此時(shí)第二串口設(shè)備不工作，如果第一串口設(shè)備發(fā)送信號(hào)“I”時(shí)，TXDl端的電壓在2. 4V-3. 3V之間，由于RXD和TXDl用二極管D38相連，二極管是單向?qū)?，由于二極管D38分配一定電壓，所以TXDl端的電壓會(huì)受影響而具有一定降低的，此時(shí)RXD端的電壓也隨之降低。又由于RXD和TXD2之間用二極管D39相連，TXD2的電壓被上拉到3. 3V，此時(shí)，RXD端的電壓低于TXD2端的電壓，由于二極管是單向?qū)ǎ琑XD端的電壓不會(huì)被TXD2端的電壓拉高，即RXD端的電壓不會(huì)因TXD2端的電壓的變化而受影響，如此CPU能正確地識(shí)別到TXDl端發(fā)送的信號(hào)“I”。與此相似，當(dāng)?shù)谝淮谠O(shè)備發(fā)送信號(hào)“0”時(shí)TXDl端的電壓在0V-0. 7V之間，由于RXD和TXDl用二極管D38相連，二極管是單向?qū)?，TXDl端電壓下降的時(shí)候，此時(shí)RXD端的電壓也隨之降低。又由于RXD和TXD2之間用二極管D39相連，TXD2的電壓被上拉到3. 3V,此時(shí)，RXD端的電壓低于TXD2端的電壓，由于二極管是單向?qū)ǎ琑XD端的電壓不會(huì)被TXD2端的電壓拉高，即RXD端的電壓不會(huì)因TXD2端的電壓的變化而受影響，如此CPU能正確地識(shí)別到TXDl端發(fā)送的信號(hào)“O”。同理，第二串口設(shè)備發(fā)送信號(hào)“I”和信號(hào)“0”的時(shí)候，CPU都能讀取到正確的數(shù)據(jù)，不會(huì)受到第一串口設(shè)備的影響而被干擾。如上所述，TXD是CPU的串口發(fā)送腳，RXDl是第一串口設(shè)備的串口接收腳，RXD2是第二串口設(shè)備的串口接收腳。由于是CPU主動(dòng)發(fā)送數(shù)據(jù)，設(shè)備是被動(dòng)接收數(shù)據(jù)，所以不會(huì)產(chǎn)生干擾。RXD是CPU的串口接收腳，TXDl是第一串口設(shè)備的串口發(fā)送腳，TXD2是第二串口設(shè)備的串口發(fā)送腳。如果采用現(xiàn)有技術(shù)中普通的設(shè)計(jì)方案，RXD腳要通過一個(gè)通道切換的芯片與TXDl和TXD2腳相連，而且還要增加CPU的I/O 口對(duì)芯片進(jìn)行控制。因此綜上所述，本實(shí)用新型的優(yōu)點(diǎn)在于通過兩個(gè)二極管以及三個(gè)上拉電阻組成一個(gè)簡(jiǎn)單的電路，實(shí)現(xiàn)了在不同時(shí)間與兩個(gè)串口設(shè)備通訊，節(jié)省了 CPU的控制I/O 口，去除了通道切換芯片，降低了生產(chǎn)成本。雖然以上描述了本實(shí)用新型的具體實(shí)施方式
，但是熟悉本技術(shù)領(lǐng)域的技術(shù)人員應(yīng)當(dāng)理解，我們所描述的具體的實(shí)施例只是說明性的，而不是用于對(duì)本實(shí)用新型的范圍的限定，熟悉本領(lǐng)域的技 術(shù)人員在依照本實(shí)用新型的精神所作的等效的修飾以及變化，都應(yīng)當(dāng)涵蓋在本實(shí)用 新型的權(quán)利要求所保護(hù)的范圍內(nèi)。
權(quán)利要求1.一種分時(shí)復(fù)用串口的切換電路，連接在CPU和兩個(gè)串口設(shè)備之間，其特征在于所述切換電路包括兩個(gè)二極管D38、D39以及三個(gè)上拉電阻R374、R375、R376 ； 所述二極管D38連接在CPU的串口接收腳RXD和第一串口設(shè)備的串口發(fā)送腳TXDl之間，所述二極管D39連接在CPU的串口接收腳RXD和第二串口設(shè)備的串口發(fā)送腳TXD2之間； 所述上拉電阻R374由二極管D38與串口發(fā)送腳TXDl之間的連線連接至D3. 3V，所述上拉電阻R375由二極管D39與串口發(fā)送腳TXD2之間的連線連接至D3. 3V，所述上拉電阻R376由CPU的串口接收腳RXD與二極管D38之間的連線連接至D3. 3V ； 所述CPU的串口發(fā)送腳TXD分別連接至第一串口設(shè)備的串口接收腳RXDl和第二串口設(shè)備的串口接收腳RXD2。
2.如權(quán)利要求I所述的一種分時(shí)復(fù)用串口的切換電路，其特征在于所述CPU的串口發(fā)送腳TXD是通過電阻R377連接至第一串口設(shè)備的串口接收腳RXDl，通過電阻R378連接至第二串口設(shè)備的串口接收腳RXD2。
專利摘要本實(shí)用新型提供了一種分時(shí)復(fù)用串口的切換電路，包括兩個(gè)二極管D38、D39以及三個(gè)上拉電阻R374、R375、R376；所述二極管D38連接在CPU的串口接收腳RXD和第一串口設(shè)備的串口發(fā)送腳TXD1之間，所述二極管D39連接在CPU的串口接收腳RXD和第二串口設(shè)備的串口發(fā)送腳TXD2之間；所述上拉電阻R374由二極管D38與串口發(fā)送腳TXD1之間的連線連接至D3.3V，所述上拉電阻R375由二極管D39與串口發(fā)送腳TXD2之間的連線連接至D3.3V，所述上拉電阻R376由CPU的串口接收腳RXD與二極管D38之間的連線連接至D3.3V；所述CPU的串口發(fā)送腳TXD分別連接至第一串口設(shè)備的串口接收腳RXD1和第二串口設(shè)備的串口接收腳RXD2。其通過一個(gè)簡(jiǎn)單的電路，實(shí)現(xiàn)了在不同時(shí)間與兩個(gè)串口設(shè)備通訊，降低了生產(chǎn)成本。
文檔編號(hào)G06F13/40GK202372976SQ20112052339
公開日2012年8月8日 申請(qǐng)日期2011年12月15日 優(yōu)先權(quán)日2011年12月15日
發(fā)明者蔡鈺鋮, 陳文耀 申請(qǐng)人:福建鑫諾通訊技術(shù)有限公司