專利名稱：包含超越函數(shù)計算的處理器實現(xiàn)裝置的制作方法
技術領域：
本實用新型涉及一種包含超越函數(shù)計算的處理器實現(xiàn)裝置，屬數(shù)字信號處理器技術領域。
背景技術：
目前，計算機對超越函數(shù)的計算，通常是采用軟件來實現(xiàn)的。由于采用軟件的方式實現(xiàn)超越函數(shù)的求解，其速度較慢，故無法滿足對計算速度要求較高的場合，特別是無法滿足數(shù)字信號處理領域中對對數(shù)及反三角函數(shù)之類的超越函數(shù)的快速求解。
發(fā)明內容本實用新型的目的在于提供一種能夠快速實現(xiàn)對定點反正切、浮點倒數(shù)、浮點自然對數(shù)和浮點開方進行計算的包含超越函數(shù)計算的處理器實現(xiàn)裝置。其技術方案是一種包含超越函數(shù)計算的處理器實現(xiàn)裝置，其特征在于所述實現(xiàn)裝置依次由地址發(fā)生器和第一數(shù)據(jù)寄存器構成的取數(shù)級，由tab0、tabl、兩個乘加模塊和第二數(shù)據(jù)寄存器構成的執(zhí)行級，以及由截位模塊和標志生成模塊構成的寫回級組成三級流水的架構；取數(shù)級，根據(jù)控制信號和輸入數(shù)據(jù)，用于在地址發(fā)生器內產生查表所需的地址，并將執(zhí)行級和寫回級所需的控制信號、變換后的輸入數(shù)據(jù)以及地址信號寄存送到執(zhí)行級計算；執(zhí)行級，用于完成定點反正切、浮點倒數(shù)、浮點自然對數(shù)和浮點開方的計算；寫回級，用于標志的生成以及運算結果的截位輸出。其技術效果是本實用新型首先通過取數(shù)級將接收的數(shù)據(jù)表示成定點或浮點的形式，將其作為執(zhí)行超越函數(shù)計算的輸入值；然后通過執(zhí)行級將特定函數(shù)按照泰勒公式展開， 根據(jù)計算精度要求提取泰勒級數(shù)部分分項構成乘加形式，并通過查找表的方式獲取部分分項值，在1個時鐘周期內完成超越函數(shù)的近似值計算；最后通過寫回級對中間計算結果進行修正，獲取最終結果，從而實現(xiàn)對定點反正切、浮點倒數(shù)、浮點自然對數(shù)和浮點開方的快速計算。

圖1為本實用新型的電路框圖。圖2為定點反正切arctg(X)的實現(xiàn)流程圖。圖3為浮點倒數(shù)1/x的實現(xiàn)流程圖。圖4為浮點自然對數(shù)In(X)的實現(xiàn)流程圖。圖5為浮點開方sqrt(x)的實現(xiàn)流程圖。
具體實施方式
3[0014]如圖1所示，一種包含超越函數(shù)計算的處理器實現(xiàn)裝置，依次由取數(shù)級、執(zhí)行級和寫回級組成三級流水的架構。取數(shù)級由地址發(fā)生器和第一數(shù)據(jù)寄存器構成，根據(jù)控制信號和輸入數(shù)據(jù)，用于在地址發(fā)生器內產生查表所需的地址，并將執(zhí)行級和寫回級所需的控制信號、變換后的輸入數(shù)據(jù)以及地址信號寄存送到執(zhí)行級計算。執(zhí)行級由tabO、tabl、兩個乘加模塊和第二數(shù)據(jù)寄存器構成，主要用于完成1/x、 sqrt(x)和In (χ)的計算。其中，tabO中包含有用于查詢的rec_tab、rec2_tab、sqr_tab、 recsqr_tab 禾口 ln_t￡ib 21 ; ^ Tabl ^^fSWfflTSi^W arctg_tabO> arctg_tabl> sqr_ tab_fix和recsqr_tab_fix四張表，以及一個用于計算spxln(2)的Iffi^xlgto的乘法器。 通過Tabl可以完成arctanOO以及浮點指數(shù)為奇數(shù)的開方運算。TabO的查表結果通過乘加模塊后可以直接得到1/x的計算結果。計算開方sqrt(x)時只能得到源操作數(shù)的浮點指數(shù)(無偏)為偶數(shù)的值，即sqrt(zQ+Xl)= sqrt(x0) + 0.5xx1/sqrt(x0)，浮點指數(shù)(無偏)為奇數(shù)的值需根據(jù)tabl中查表結果計算，最終的計算結果要根據(jù)指數(shù)的奇偶性通過選擇輸出。計算In(X)時利用tabO計算得到1^(1^) + 111(14^/ )，利用tabl計算得到《φχ1η(2)，最終合
成In (X)= In(X0)Ito(Rji1ZX0) +expxln(2)。寫回級由截位模塊和標志生成模塊構成，主要用于標志的生成以及運算結果的截位輸出。標志寄存器分為浮點溢出，定點溢出及浮點非數(shù)，能夠產生浮點溢出標志的主要有兩種情況一是計算浮點倒數(shù)時輸入數(shù)據(jù)為浮點0 ；二是計算浮點開方時輸入數(shù)據(jù)為浮點的無窮大。當浮點運算的輸入源操作數(shù)為非數(shù)時，將產生浮點非數(shù)標志。只有計算ln(o) 時才會產生定點溢出標志。截位模塊主要完成計算結果的修正，并將最終結果截斷成32位數(shù)據(jù)輸出。其實現(xiàn)定點反正切arctg(X)，浮點倒數(shù)l/χ，浮點自然對數(shù)In (χ)及浮點開方sqrt (χ)計算的流程如下1、完成32位定點數(shù)據(jù)的反正切計算反正切的計算結果為16位定點數(shù)。在數(shù)學意義上，本實用新型實現(xiàn)arctg(X)所能接受的源操作數(shù)χ，是一個大于等于-1，小于1的數(shù)。所得到結果，是把W，65536)區(qū)間歸一化到[0，2Π)區(qū)間所得到的數(shù)值，即，若本實用新型取得一個結果Φ，那么數(shù)學意義上的弧度結果應該是ΦΧ(2Π/ 65536)。具體實現(xiàn)如下所示arctg(x)白勺 Talor 展開式為 arctg(K) = χ —χ3/3 + xJ/5 —χ7/7 + χ9/9+......,令|x| = h0x2_1 + asx2_2+......+ ajχ2"30 + a0 χ2"31 ,取
x0 = a30 χ 2Γ1 + a29 χ 2-2 +......+ a23 χ 2"8 , X1 ^a23 χ 2^1 +a21 χ 2-10 +......+ a_23 χ 2-23，則arctg (| χ |)可表示成arctg (| χ |) =arctg (Xc^X1) = (Xc^X1) - (Xc^X1) 3/3+ (Xc^X1) 5/5_ (Xc^X1)1/1+......= x0-x03/ 3+x05/ 5-x07/ 7+......+X1 (l-x02+x04-x06+......) +X12 X0 (1-2 X02 + 3 X04-4 X06+......) +......= arctg (x0) +X1 (l+x02) ^+X12X0 (l+x02) ............(1)
4[0028]如圖2所示，在地址發(fā)生器中，首先計算χ的絕對值|x|，即公式(1)中的
權利要求1.包含超越函數(shù)計算的處理器實現(xiàn)裝置，其特征在于所述實現(xiàn)裝置依次由取數(shù)級、 執(zhí)行級和寫回級組成三級流水的架構；取數(shù)級由地址發(fā)生器和第一數(shù)據(jù)寄存器構成，根據(jù)控制信號和輸入數(shù)據(jù)，用于在地址發(fā)生器內產生查表所需的地址，并將執(zhí)行級和寫回級所需的控制信號、變換后的輸入數(shù)據(jù)以及地址信號寄存送到執(zhí)行級計算；執(zhí)行級由tabo、tabl兩個乘加模塊和第二數(shù)據(jù)寄存器構成，用于完成定點反正切、浮點倒數(shù)、浮點自然對數(shù)和浮點開方的計算；寫回級由截位模塊和標志生成模塊構成，用于標志的生成以及運算結果的截位輸出。
專利摘要包含超越函數(shù)計算的處理器實現(xiàn)裝置，屬數(shù)字信號處理器技術領域。其目的是提供一種能夠快速實現(xiàn)定點反正切、浮點倒數(shù)、浮點自然對數(shù)和浮點開方計算的硬件。該硬件電路依次由地址發(fā)生器和第一數(shù)據(jù)寄存器構成的取數(shù)級，由tab0、tab1、兩個乘加模塊和第二數(shù)據(jù)寄存器構成的執(zhí)行級，以及由截位模塊和標志生成模塊構成的寫回級組成三級流水的架構；取數(shù)級用于產生查表所需的地址，并將執(zhí)行級和寫回級所需的控制信號、變換后的輸入數(shù)據(jù)以及地址信號寄存送到執(zhí)行級計算；執(zhí)行級用于完成定點反正切、浮點倒數(shù)、浮點自然對數(shù)和浮點開方的運算；寫回級用于標志的生成以及運算結果的截位輸出。
文檔編號G06F7/544GK202075727SQ20112005276
公開日2011年12月14日 申請日期2011年3月2日 優(yōu)先權日2011年3月2日
發(fā)明者劉小明, 宋何娟, 洪一, 鐘小艷, 龔曉華 申請人:中國電子科技集團公司第三十八研究所