專利名稱：一種殘幣面積檢測(cè)系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及接觸式圖像傳感技術(shù)與圖像處理技術(shù)，具體地，涉及一種殘幣面 積檢測(cè)系統(tǒng)。
技術(shù)背景 眾所周知，在我國自2004年2月1日起開始施行的《中國人民銀行殘缺污損人民 幣兌換辦法》第四條中規(guī)定對(duì)殘缺、污損人民幣兌換分“全額”、“半額”兩種情況，具體如 下第一種情況能辨別面額，票面剩余四分之三(含四分之三)以上，其圖案、文字能 按原樣連接的殘缺、污損人民幣，金融機(jī)構(gòu)應(yīng)向持有人按原面額全額兌換；第二種情況能辨別面額，票面剩余二分之一(含二分之一)至四分之三以下，其 圖案、文字能按原樣連接的殘缺、污損人民幣，金融機(jī)構(gòu)應(yīng)向持有人按原面額的一半兌換； 并且，紙幣呈正十字形缺少四分之一的，按原面額的一半兌換。顯然，在上述兌換辦法中，需要根據(jù)殘幣及污損人民幣缺失的面積，分類別進(jìn)行兌 換?；谶@種殘幣面積的檢測(cè)需求，出現(xiàn)了許多殘幣面積的檢測(cè)技術(shù)，可以為殘幣兌換提供 方便。例如，在專利(申請(qǐng))號(hào)為“02274934. 9”、公開號(hào)為“CN2562255”的中國專利文獻(xiàn) 中，公開了一種智能殘幣兌換鑒別儀，其主要特征是采用電荷耦合器件(Charge Coupled Device，簡稱(XD)獲取殘幣面積。但是，由于該專利中通過C⑶獲取的圖像未進(jìn)行幾何失 真校正，當(dāng)殘幣擺放位置變化時(shí)，對(duì)殘幣面積的鑒定存在偏差，精確度不高。在專利(申請(qǐng))號(hào)為“200510200254. 9”、公開號(hào)為“CN1847778”的中國專利文獻(xiàn) 中，公開了一種手工計(jì)算殘幣面積的殘幣票面測(cè)量儀，其主要特征是在與對(duì)應(yīng)幣值相同大 小的透明塑料板上，刻有100塊同等大小的小格子，每個(gè)方塊是票面面積的百分之一，并在 百分之二十和百分之五十的部位有明顯的粗線標(biāo)出，能使使用者很容易，并準(zhǔn)確地將殘缺 部分與原票面面積的比率關(guān)系判斷出來。但是，該專利中，需要通過殘幣票面測(cè)量儀進(jìn)行手 工計(jì)算，且對(duì)于殘缺面積不規(guī)則的紙幣，通過該測(cè)量儀不容易測(cè)量出剩余部分面積。在專利(申請(qǐng))號(hào)為“200620085690. 6”、公開號(hào)為“CN2924474”的中國專利文獻(xiàn) 中，公開了一種殘幣兌換參考模板，屬于一種測(cè)量工具、特別是測(cè)量殘幣的測(cè)量工具；其主 要特征為模板底版上有全長寬標(biāo)線組，3/4長寬標(biāo)線組，1/2長寬標(biāo)線組。但是，該專利中， 需要利用參考模板手工計(jì)算殘幣面積，與上述專利(申請(qǐng))號(hào)為“200510200254. 9”的中國 專利文獻(xiàn)中公布的殘幣票面測(cè)量儀，具有同樣的不足。在專利(申請(qǐng))號(hào)為“200810239695. 3”、公開號(hào)為“CN101532828”的中國專利文 獻(xiàn)中，公開了一種基于FPGA的殘幣面積檢測(cè)系統(tǒng)與桶形失真校正方法，其主要特征是采 用CMOS圖像傳感器對(duì)殘幣圖像進(jìn)行采集，由于采集到的圖像會(huì)產(chǎn)生幾何失真，因此再采用 算法對(duì)幾何失真進(jìn)行校正。但是，由于CMOS圖像傳感器與被采集圖像的距離越小，幾何失 真情況越嚴(yán)重，因此，該系統(tǒng)體積較大，對(duì)圖像幾何失真的校正精度難以保證，且成本高，實(shí)時(shí)性較差。綜上所述，在實(shí)現(xiàn)本實(shí)用新型的過程中，發(fā)明人發(fā)現(xiàn)上述文獻(xiàn)已公開的裝置、儀器 及方法至少存在以下缺陷(1)測(cè)量準(zhǔn)確性差在專利(申請(qǐng))號(hào)為“02274934. 9”的中國專利文獻(xiàn)中，智能殘 幣兌換鑒別儀通過CCD獲取的圖像未進(jìn)行幾何失真校正，當(dāng)殘幣擺放位置變化時(shí)，對(duì)殘幣 面積的鑒定存在偏差，精確度不高；在專利(申請(qǐng))號(hào)為“200510200254. 9”、以及專利(申 請(qǐng))號(hào)為“200620085690. 6”的中國專利文獻(xiàn)中，均需手工計(jì)算，且對(duì)于殘缺面積不規(guī)則的 紙幣，通過該測(cè)量儀不容易測(cè)量出剩余部分面積，測(cè)量準(zhǔn)確性難以保證；(2)手工勞動(dòng)量大在專利(申請(qǐng))號(hào)為“200510200254. 9”的中國專利文獻(xiàn)中， 需要?dú)垘牌泵鏈y(cè)量儀進(jìn)行手工計(jì)算；在專利(申請(qǐng))號(hào)為“200620085690. 6”的中國專利文 獻(xiàn)中，也需要利用參考模板手工計(jì)算殘幣面積；(3)體積大由于CMOS圖像傳感器與被采集圖像的距離越小，幾何失真情況越嚴(yán) 重，使得基于FPGA的殘幣面積檢測(cè)系統(tǒng)的體積較大；(4)實(shí)時(shí)性差在專利(申請(qǐng))號(hào)為“200810239695. 3”的中國專利文獻(xiàn)中，基 于FPGA的殘幣面積檢測(cè)系統(tǒng)的體積較大，對(duì)圖像幾何失真的校正精度難以保證，實(shí)時(shí)性較 差；(5)成本高在專利(申請(qǐng))號(hào)為“200810239695. 3”的中國專利文獻(xiàn)中，基于FPGA 的殘幣面積檢測(cè)系統(tǒng)的體積較大，硬件成本較高。
發(fā)明內(nèi)容本實(shí)用新型的目的在于，針對(duì)上述問題，提出一種殘幣面積檢測(cè)系統(tǒng)，以實(shí)現(xiàn)測(cè)量 準(zhǔn)確性好、自動(dòng)化程度高、體積小、實(shí)時(shí)性好、以及成本低的優(yōu)點(diǎn)。為實(shí)現(xiàn)上述目的，本實(shí)用新型采用的技術(shù)方案是一種殘幣面積檢測(cè)系統(tǒng)，包括殘 幣版本及面值信息輸入單元、FPGA控制單元、CIS殘幣圖像采集單元、數(shù)據(jù)預(yù)處理單元、DSP 數(shù)字圖像處理及計(jì)算單元、以及結(jié)果顯示單元，其中所述殘幣版本及面值信息輸入單元的 輸出端，與FPGA控制單元的殘幣版本及面值信息輸入端連接；所述CIS殘幣圖像采集單元 的輸入端，與FPGA控制單元的圖像采集時(shí)序控制端連接；所述CIS殘幣圖像采集單元的輸 出端，與數(shù)據(jù)預(yù)處理單元的輸入端連接；所述數(shù)據(jù)預(yù)處理單元的輸出端，與FPGA控制單元 的A/D轉(zhuǎn)換結(jié)果讀取及存儲(chǔ)端連接；所述數(shù)據(jù)預(yù)處理單元的啟動(dòng)端，與FPGA控制單元的A/ D轉(zhuǎn)換控制端連接；所述DSP數(shù)字圖像處理及計(jì)算單元的輸入端，與FPGA控制單元的掃描 結(jié)果存儲(chǔ)、合成及發(fā)送端連接；所述DSP數(shù)字圖像處理及計(jì)算單元的輸出端，與FPGA控制單 元的DSP數(shù)字圖像處理及計(jì)算結(jié)果接收端連接；所述結(jié)果顯示單元的輸入端，與FPGA控制 單元的最終處理結(jié)果發(fā)送端連接。進(jìn)一步地，所述FPGA控制單元包括殘幣版本及面值信息接收模塊，圖像采集時(shí)序 控制模塊，A/D轉(zhuǎn)換控制模塊，A/D轉(zhuǎn)換結(jié)果讀取及存儲(chǔ)模塊，掃描結(jié)果存儲(chǔ)、合成及發(fā)送模 塊，DSP數(shù)字圖像處理及計(jì)算結(jié)果接收模塊，以及最終處理結(jié)果發(fā)送模塊；其中所述殘幣 版本及面值信息輸入單元的輸出端、殘幣版本及面值信息接收模塊的輸入端、以及圖像采 集時(shí)序控制模塊的輸入端依次連接；所述殘幣版本及面值信息接收模塊的第一輸出端，與 圖像采集時(shí)序控制模塊的輸入端連接；所述殘幣版本及面值信息接收模塊的第二輸出端，與掃描結(jié)果存儲(chǔ)、合成及發(fā)送模塊的第二輸入端連接；所述圖像采集時(shí)序控制模塊的輸出 端，與CIS殘幣圖像采集單元的輸入端連接；所述數(shù)據(jù)預(yù)處理單元的啟動(dòng)端，與A/D轉(zhuǎn)換控 制模塊的控制端連接；所述數(shù)據(jù)預(yù)處理單元的輸出端，與A/D轉(zhuǎn)換結(jié)果讀取及存儲(chǔ)模塊的 第二輸入端連接；所述A/D轉(zhuǎn)換控制模塊的輸出端，A/D轉(zhuǎn)換結(jié)果讀取及存儲(chǔ)模塊的第一輸 入端，A/D轉(zhuǎn)換結(jié)果讀取及存儲(chǔ)模塊的第一輸出端，掃描結(jié)果存儲(chǔ)、合成及發(fā)送模塊的第一 輸入端，掃描結(jié)果存儲(chǔ)、合成及發(fā)送模塊的第一輸出端，DSP數(shù)字圖像處理及計(jì)算結(jié)果接收 模塊的控制端，DSP數(shù)字圖像處理及計(jì)算結(jié)果接收模塊的輸出端，最終處理結(jié)果發(fā)送模塊， 以及結(jié)果顯示單元的輸入端依次連接；所述掃描結(jié)果存儲(chǔ)、合成及發(fā)送模塊的第二輸出端， 與DSP數(shù)字圖像處理及計(jì)算單元的輸入端連接；所述DSP數(shù)字圖像處理及計(jì)算結(jié)果接收模 塊的輸入端，與DSP數(shù)字圖像處理及計(jì)算單元的輸出端連接。進(jìn)一步地，所述CIS殘幣圖像采集單元包括步進(jìn)電機(jī)驅(qū)動(dòng)電路、步進(jìn)電機(jī)、以及內(nèi) 置LED照明光源的線陣CIS傳感器，所述步進(jìn)電機(jī)與內(nèi)置LED照明光源的線陣CIS傳感器 固定連接；所述圖像采集時(shí)序控制模塊的輸出端，分別與步進(jìn)電機(jī)驅(qū)動(dòng) 電路的輸入端、以及 內(nèi)置LED照明光源的線陣CIS傳感器的輸入端連接；所述步進(jìn)電機(jī)驅(qū)動(dòng)電路的輸出端與步 進(jìn)電機(jī)的輸入端連接。進(jìn)一步地，所述數(shù)據(jù)預(yù)處理單元包括濾波電路、放大電路與A/D轉(zhuǎn)換電路；所述內(nèi) 置LED照明光源的線陣CIS傳感器的輸出端、濾波電路、放大電路、A/D轉(zhuǎn)換電路的輸入端、 A/D轉(zhuǎn)換電路的輸出端、以及A/D轉(zhuǎn)換結(jié)果讀取及存儲(chǔ)模塊的輸入端依次連接；所述A/D轉(zhuǎn) 換電路的啟動(dòng)端，與A/D轉(zhuǎn)換控制模塊的控制端連接。進(jìn)一步地，所述DSP數(shù)字圖像處理及計(jì)算單元包括圖像數(shù)據(jù)接收模塊、圖像處理 模塊、殘幣面積計(jì)算模塊、以及計(jì)算結(jié)果輸出模塊；所述掃描結(jié)果存儲(chǔ)、合成及發(fā)送模塊的 第二輸出端，圖像數(shù)據(jù)接收模塊，圖像處理模塊，殘幣面積計(jì)算模塊，計(jì)算結(jié)果輸出模塊，以 及DSP數(shù)字圖像處理及計(jì)算結(jié)果接收模塊的輸入端依次連接。進(jìn)一步地，所述結(jié)果顯示單元包括顯示模塊與顯示模塊驅(qū)動(dòng)電路；所述DSP數(shù)字 圖像處理及計(jì)算結(jié)果接收模塊的輸出端、最終結(jié)果發(fā)送模塊、顯示模塊驅(qū)動(dòng)電路、以及顯示 模塊的輸入端依次連接。進(jìn)一步地，所述顯示模塊為IXD顯示屏，所述顯示模塊驅(qū)動(dòng)電路為IXD顯示屏驅(qū)動(dòng) 電路。進(jìn)一步地，所述殘幣版本及面值信息輸入單元包括殘幣版本信息輸入單元與殘幣 面值信息輸入單元；所述殘幣版本信息輸入單元與殘幣面值信息輸入單元，分別與殘幣版 本及面值信息接收模塊的輸入端連接。進(jìn)一步地，所述殘幣版本及面值信息輸入單元為鍵盤輸入單元。本實(shí)用新型各實(shí)施例的殘幣面積檢測(cè)系統(tǒng)，由于包括殘幣版本及面值信息輸入單 元、FPGA控制單元、CIS殘幣圖像采集單元、數(shù)據(jù)預(yù)處理單元、DSP數(shù)字圖像處理及計(jì)算單 元、以及結(jié)果顯示單元；可以根據(jù)不同版本、不同面值的鈔票，通過殘幣版本及面值信息輸 入單元輸入相應(yīng)信息；CIS殘幣圖像采集單元，在FPGA控制模塊的控制下，按照線陣掃描的 方式逐行采集圖像，掃描所產(chǎn)生的是模擬信號(hào)，送入數(shù)據(jù)預(yù)處理單元；數(shù)據(jù)預(yù)處理單元，首 先要對(duì)模擬信號(hào)進(jìn)行濾波、減小干擾；再進(jìn)行放大，然后轉(zhuǎn)換成數(shù)字信號(hào)，送入FPGA控制單 元；FPGA控制單元，輸入的殘幣版本及面值信息，控制殘幣圖像采集模塊的時(shí)序，向數(shù)據(jù)預(yù)處理單元發(fā)出A/D轉(zhuǎn)換信號(hào)，完成轉(zhuǎn)換后，讀取并存儲(chǔ)數(shù)據(jù)，在完成整幅圖像的掃描后，將每次存儲(chǔ)的數(shù)據(jù)合成整幅圖像，與殘幣版本及面值信息一起，發(fā)送至DSP數(shù)字圖像處理及 計(jì)算單元，同時(shí)FPGA控制單元還接收DSP數(shù)字圖像處理及計(jì)算模塊的面積計(jì)算結(jié)果，將最 終結(jié)果發(fā)送到結(jié)果顯示單元，進(jìn)行顯示；結(jié)果顯示單元的作用是將計(jì)算結(jié)果呈現(xiàn)出來，顯示 的信息包括“殘幣版本”、“殘幣面值”、“完整紙幣面積”、“殘幣面積”、“面積百分比”及“兌換 金額”;DSP數(shù)字圖像處理及計(jì)算單元接收FPGA控制單元輸出的完整圖像數(shù)據(jù)，通過對(duì)圖像 進(jìn)行處理，計(jì)算出圖像中殘幣的面積，并將計(jì)算結(jié)果輸出給FPGA控制單元；從而可以克服 現(xiàn)有技術(shù)中測(cè)量準(zhǔn)確性差、手工勞動(dòng)量大、體積大、實(shí)時(shí)性差、以及成本高的缺陷，以實(shí)現(xiàn)測(cè) 量準(zhǔn)確性好、自動(dòng)化程度高、體積小、實(shí)時(shí)性好、以及成本低的優(yōu)點(diǎn)。本實(shí)用新型的其它特征和優(yōu)點(diǎn)將在隨后的說明書中闡述，并且，部分地從說明書 中變得顯而易見，或者通過實(shí)施本實(shí)用新型而了解。本實(shí)用新型的目的和其他優(yōu)點(diǎn)可通過 在所寫的說明書、權(quán)利要求書、以及附圖中所特別指出的結(jié)構(gòu)來實(shí)現(xiàn)和獲得。下面通過附圖和實(shí)施例，對(duì)本實(shí)用新型的技術(shù)方案做進(jìn)一步的詳細(xì)描述。

附圖用來提供對(duì)本實(shí)用新型的進(jìn)一步理解，并且構(gòu)成說明書的一部分，與本實(shí)用 新型的實(shí)施例一起用于解釋本實(shí)用新型，并不構(gòu)成對(duì)本實(shí)用新型的限制。在附圖中圖1為根據(jù)本實(shí)用新型殘幣面積檢測(cè)系統(tǒng)的工作原理框圖；圖2為根據(jù)本實(shí)用新型殘幣面積檢測(cè)系統(tǒng)具體實(shí)施例中殘幣面積檢測(cè)裝置的俯 視圖的結(jié)構(gòu)示意圖；圖3為根據(jù)本實(shí)用新型殘幣面積檢測(cè)系統(tǒng)具體實(shí)施例中殘幣面積檢測(cè)裝置的左 視圖的結(jié)構(gòu)示意圖。結(jié)合附圖，本實(shí)用新型實(shí)施例中附圖標(biāo)記如下I-FPGA控制單元；101-殘幣版本及面值信息接收模塊；102-圖像采集時(shí)序控制 模塊；103-A/D轉(zhuǎn)換控制模塊；104-A/D轉(zhuǎn)換結(jié)果讀取及存儲(chǔ)模塊；105-掃描結(jié)果存儲(chǔ)、合 成及發(fā)送模塊；106-DSP數(shù)字圖像處理及計(jì)算結(jié)果接收模塊；107-最終處理結(jié)果發(fā)送模塊； 2-CIS殘幣圖像采集單元；201-步進(jìn)電機(jī)驅(qū)動(dòng)電路；202-步進(jìn)電機(jī)；203-內(nèi)置LED照明光 源的線陣CIS傳感器；3-數(shù)據(jù)預(yù)處理單元；301-濾波電路；302-放大電路；303-A/D轉(zhuǎn)換電 路；4-DSP數(shù)字圖像處理及計(jì)算單元；401-圖像數(shù)據(jù)接收模塊圖像數(shù)據(jù)接收模塊；402-圖 像處理模塊；403-殘幣面積計(jì)算模塊；404-計(jì)算結(jié)果輸出模塊；5-殘幣版本及面值信息 輸入單元；501-殘幣版本信息輸入單元；502-殘幣面值信息輸入單元；6-結(jié)果顯示單元； 601-顯示模塊驅(qū)動(dòng)電路；602-顯示模塊；7-外殼；8-上蓋；9-面值選擇按鍵；10-版本選 擇滑動(dòng)開關(guān)；Il-IXD液晶顯示屏；12-外接電源接口 ；13-船式電源開關(guān)；14-電源接口 ； 15-保險(xiǎn)絲盒。
具體實(shí)施方式
以下結(jié)合附圖對(duì)本實(shí)用新型的優(yōu)選實(shí)施例進(jìn)行說明，應(yīng)當(dāng)理解，此處所描述的優(yōu) 選實(shí)施例僅用于說明和解釋本實(shí)用新型，并不用于限定本實(shí)用新型。根據(jù)本實(shí)用新型實(shí)施例，提供了一種殘幣面積檢測(cè)系統(tǒng)。如圖1所示，本實(shí)施例包括殘幣版本及面值信息輸入單元5、現(xiàn)場可編程門陣列(Field-Programmable Gate Array, 簡稱FPGA)控制單元1、接觸式圖像傳感器(Contact image sensor，簡稱CIS)殘幣圖像采 集單元2、數(shù)據(jù)預(yù)處理單元3、數(shù)字信號(hào)處理器(Digital Signal Processing，簡稱DSP)數(shù) 字圖像處理及計(jì)算單元4、以及結(jié)果顯示單元6，其中殘幣版本及面值信息輸入單元5的輸 出端，與FPGA控制單元1的殘幣版本及面值信息輸入端連接；CIS殘幣圖像采集單元2的輸 入端，與FPGA控制單元1的圖像采集時(shí)序控制端連接；CIS殘幣圖像采集單元2的輸出端， 與數(shù)據(jù)預(yù)處理單元3的輸入端連接；數(shù)據(jù)預(yù)處理單元3的輸出端，與FPGA控制單元1的A/ D轉(zhuǎn)換結(jié)果讀取及存儲(chǔ)端連接；數(shù)據(jù)預(yù)處理單元3的啟動(dòng)端，與FPGA控制單元1的A/D轉(zhuǎn) 換控制端連接；DSP數(shù)字圖像處理及計(jì)算單元4的輸入端，與FPGA控制單元1的掃描結(jié)果 存儲(chǔ)、合成及發(fā)送端連接；DSP數(shù)字圖像處理及計(jì)算單元4的輸出端，與FPGA控制單元1的 DSP數(shù)字圖像處理及計(jì)算結(jié)果接收端連接；結(jié)果顯示單元6的輸入端，與FPGA控制單元1的 最終處理結(jié)果發(fā)送端連接。其中，殘幣版本及面值信息輸入單元5可以包括殘幣版本信息輸入單元501與殘 幣面值信息輸入單元502，殘幣版本信息輸入單元501與殘幣面值信息輸入單元502分別與 FPGA控制單元1的殘幣版本及面值信息輸入端(即殘幣版本及面值信息接收模塊101的輸 入端)連接；其中，殘幣版本信息輸入單元501用于輸入殘幣的版本信息；殘幣面值信息輸 入單元502用于輸入殘幣的面值信息。這里，殘幣版本信息輸入單元501與殘幣面值信息輸入單元502可以為鍵盤輸入 單元。當(dāng)鍵盤輸入單元用作殘幣版本信息輸入單元501時(shí)，可以根據(jù)不同版本的殘幣，選擇 不同版本；因?yàn)椴煌姹镜募垘琶娣e不同，因此需要用戶人為選擇。當(dāng)鍵盤輸入單元用作殘 幣面值信息輸入單元502時(shí)，可以根據(jù)不同面值的鈔票，選擇不同按鍵；因?yàn)椴煌嬷档募?幣面積不同，因此需要用戶人為選擇按鍵。在CIS殘幣圖像采集單元2中，CIS技術(shù)與CXD技術(shù)幾乎同時(shí)誕生，CIS感光器件 一般采用硫化鎘作為感光材料。FPGA是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專 用集成電路(即ASIC)領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克 服了原有可編程器件門電路數(shù)有限的缺點(diǎn)。DSP是一種具有特殊結(jié)構(gòu)的微處理器。DSP芯片的內(nèi)部采用程序和數(shù)據(jù)分開的哈 佛結(jié)構(gòu)，具有專門的硬件乘法器，廣泛采用流水線操作，提供特殊的DSP指令，可以用來快 速的實(shí)現(xiàn)各種數(shù)字信號(hào)處理算法和數(shù)字圖像處理算法。進(jìn)一步地，在本實(shí)施例中，F(xiàn)PGA控制單元1包括殘幣版本及面值信息接收模塊 101，圖像采集時(shí)序控制模塊102，A/D轉(zhuǎn)換控制模塊103，A/D轉(zhuǎn)換結(jié)果讀取及存儲(chǔ)模塊104， 掃描結(jié)果存儲(chǔ)、合成及發(fā)送模塊105，DSP數(shù)字圖像處理及計(jì)算結(jié)果接收模塊106，以及最終 處理結(jié)果發(fā)送模塊107 ；其中殘幣版本及面值信息輸入單元5的輸出端、殘幣版本及面值 信息接收模塊101的輸入端、以及圖像采集時(shí)序控制模塊102的輸入端依次連接；殘幣版本 及面值信息接收模塊101的第一輸出端，與圖像采集時(shí)序控制模塊102的輸入端連接；殘幣 版本及面值信息接收模塊101的第二輸出端，與掃描結(jié)果存儲(chǔ)、合成及發(fā)送模塊105的第二 輸入端連接；圖像采集時(shí)序控制模塊102的輸出端，與CIS殘幣圖像采集單元2的輸入端連 接；數(shù)據(jù)預(yù)處理單元3的啟動(dòng)端，與A/D轉(zhuǎn)換控制模塊103的控制端連接；數(shù)據(jù)預(yù)處理單元3的輸出端，與A/D轉(zhuǎn)換結(jié)果讀取及存儲(chǔ)模塊104的第二輸入端連接；A/D轉(zhuǎn)換控制模塊103 的輸出端，A/D轉(zhuǎn)換結(jié)果讀取及存儲(chǔ)模塊104的第一輸入端，A/D轉(zhuǎn)換結(jié)果讀取及存儲(chǔ)模塊 104的第一輸出端，掃描結(jié)果存儲(chǔ)、合成及發(fā)送模塊105的第一輸入端，掃描結(jié)果存儲(chǔ)、合成 及發(fā)送模塊105的第一輸出端，DSP數(shù)字圖像處理及計(jì)算結(jié)果接收模塊106的控制端，DSP 數(shù)字圖像處理及計(jì)算結(jié)果接收模塊106的輸出端，最終處理結(jié)果發(fā)送模塊107，以及結(jié)果顯 示單元6的輸入端依次連接；掃描結(jié)果存儲(chǔ)、合成及發(fā)送模塊105的第二輸出端，與DSP數(shù) 字圖像處理及計(jì)算單元4的輸入端連接；DSP數(shù)字圖像處理及計(jì)算結(jié)果接收模塊106的輸 入端，與DSP數(shù)字圖像處理及計(jì)算單元4的輸出端連接。這里，F(xiàn)PGA控制單元1的作用是接收殘幣版本及面值信息輸入單元5輸入的殘幣 版本及面值信息，控制CIS殘幣圖像采集單元2的時(shí)序，向數(shù)據(jù)預(yù)處理單元3發(fā)出A/D轉(zhuǎn)換 控制信號(hào)，在A/D轉(zhuǎn)換完成后，讀取并存儲(chǔ)轉(zhuǎn)換所得數(shù)據(jù)；在完成整幅圖像的掃描后，將每 次存儲(chǔ)的數(shù)據(jù)合成整幅圖像，與殘幣版本及面值信息一起，發(fā)送到DSP數(shù)字圖像處理及計(jì) 算單元4 ；同時(shí)FPGA控制單元1還接收DSP數(shù)字圖像處理及計(jì)算單元4的面積計(jì)算結(jié)果， 并將最終結(jié)果發(fā)送到結(jié)果顯示單元6，進(jìn)行顯示。進(jìn)一步地，在本實(shí)施例中，CIS殘幣圖像采集單元2包括步進(jìn)電機(jī)202驅(qū)動(dòng)電路 201、步進(jìn)電機(jī)202、以及內(nèi)置LED照明光源的線陣CIS傳感器203，步進(jìn)電機(jī)202與內(nèi)置LED 照明光源的線陣CIS傳感器203固定連接；圖像采集時(shí)序控制模塊102的輸出端，分別與步 進(jìn)電機(jī)驅(qū)動(dòng)電路201的輸出端，以及內(nèi)置LED照明光源的線陣CIS傳感器203的輸入端連 接；步進(jìn)電機(jī)驅(qū)動(dòng)電路201的輸出端與步進(jìn)電機(jī)202的輸入端連接。CIS殘幣圖像采集單 元2，可以在FPGA控制單元1的控制下，按照掃描的方式逐行采集圖像，實(shí)現(xiàn)殘幣圖像的采 集；同時(shí)，將掃描所產(chǎn)生的是模擬信號(hào)、發(fā)送到數(shù)據(jù)預(yù)處理單元3。這里，內(nèi)置LED照明光源的線陣CIS傳感器203是由一排光電傳感陣列、LED光源 陣列和柱狀透鏡陣列等部件組成一種新興圖像傳感器。這些部件全部集成在一個(gè)條狀方形 盒內(nèi)，不需要另外的光學(xué)附件，沒有調(diào)整光路和景深等問題。由傳感器直接從被掃描對(duì)象 表面獲取圖像，在光源工作正常的情況下，理論上不會(huì)產(chǎn)生色差和像差，能夠獲得最接近原 稿的圖像效果。由于結(jié)構(gòu)相對(duì)簡單，所以具有設(shè)計(jì)成本低、體積小、便攜性好、應(yīng)用方便等特 點(diǎn)。因此在一些應(yīng)用和設(shè)備上CIS傳感器比C⑶或CMOS等傳感器具有無法比擬的優(yōu)點(diǎn)。在 傳真機(jī)、掃描儀、紙幣清分兌現(xiàn)等領(lǐng)域應(yīng)用廣泛。進(jìn)一步地，在本實(shí)施例中，數(shù)據(jù)預(yù)處理單元3包括濾波電路301、放大電路302與 A/D轉(zhuǎn)換電路303 ；內(nèi)置LED照明光源的線陣CIS傳感器203的輸出端、濾波電路301、放大 電路302、A/D轉(zhuǎn)換電路303、以及A/D轉(zhuǎn)換結(jié)果讀取及存儲(chǔ)模塊104的輸入端依次連接；A/ D轉(zhuǎn)換電路303的啟動(dòng)端，與A/D轉(zhuǎn)換控制模塊103的控制端連接。數(shù)據(jù)預(yù)處理單元3，將 CIS殘幣圖像采集單元2發(fā)來的模擬信號(hào)轉(zhuǎn)換成數(shù)字信號(hào)；在數(shù)據(jù)預(yù)處理單元3中，首先需 要對(duì)模擬信號(hào)進(jìn)行濾波、以減小干擾；再對(duì)處理后的信號(hào)進(jìn)行放大，然后將放大后的模擬信 號(hào)轉(zhuǎn)換成數(shù)字信號(hào)，并送入FPGA控制單元1。進(jìn)一步地，在本實(shí)施例中，DSP數(shù)字圖像處理及計(jì)算單元4包括圖像數(shù)據(jù)接收模塊 401、圖像處理模塊402、殘幣面積計(jì)算模塊403、以及計(jì)算結(jié)果輸出模塊404 ；掃描結(jié)果存 儲(chǔ)、合成及發(fā)送模塊105的第二輸出端，圖像數(shù)據(jù)接收模塊401，圖像處理模塊402，殘幣面 積計(jì)算模塊403，計(jì)算結(jié)果輸出模塊404，以及DSP數(shù)字圖像處理及計(jì)算結(jié)果接收模塊106的輸入端依次連接。這里，DSP數(shù)字圖像處理及計(jì)算單元4，接收FPGA控制單元1輸出的完整圖像數(shù) 據(jù)，通過對(duì)圖像進(jìn)行處理，計(jì)算出圖像中殘幣的面積，并將計(jì)算結(jié)果輸出給FPGA控制單元
Io在上述實(shí)施例中，DSP數(shù)字圖像處理及計(jì)算單元4中對(duì)圖像進(jìn)行處理時(shí)，包括以下 步驟步驟1 數(shù)字圖像預(yù)處理，具體地 步驟1的目的是使被處理的圖像更清晰，在步驟1中，預(yù)處理的圖像可以是灰度圖 像，也可以是彩色圖像；預(yù)處理的過程包括對(duì)圖像亮度、對(duì)比度進(jìn)行調(diào)整，通過空間域圖像 增強(qiáng)方法和頻域圖像增強(qiáng)方法對(duì)圖像進(jìn)行增強(qiáng)處理。圖像亮度和對(duì)比度的調(diào)整可以使圖像 特征明顯，易于識(shí)別；圖像增強(qiáng)可以使被處理圖像濾除不必要噪聲，更加適用于當(dāng)前使用環(huán) 境，利于區(qū)分紙幣和背景；這里圖像增強(qiáng)方法可以采用直方圖修正、圖像平滑和銳化、圖像 膨脹和腐蝕相結(jié)合的方法；步驟2 圖像閾值分割與二值化，具體地步驟2的目的是區(qū)分出殘幣和背景，并將二者用不同的數(shù)字量分別表示；在步驟2 中，對(duì)圖像進(jìn)行閾值分割的方法是根據(jù)背景與紙幣的顏色特征或灰度特征的不同，設(shè)置合 理閾值，區(qū)分出背景與紙幣，并根據(jù)閾值分割結(jié)果對(duì)圖像進(jìn)行二值化處理；例如設(shè)背景板 顏色為黑色(灰度級(jí)為0)，而紙幣上所有符號(hào)均無黑色特征(灰度級(jí)均高于某值Z)，因此， 進(jìn)行閾值分割時(shí)，可選Z作為其閾值；同樣，對(duì)于不同幣種、不同面值，不同版本的紙幣，在 進(jìn)行閾值分割時(shí)，可在DSP中提前設(shè)定好對(duì)應(yīng)的分割閾值；并且，在進(jìn)行閾值分割之后，對(duì)圖像進(jìn)行二值化處理；例如背景用數(shù)字量“O”表 示，紙幣用數(shù)字量“1”表示；步驟3 中值濾波及面積計(jì)算，具體地在步驟2中進(jìn)行閾值分割的過程中，由于紙幣的污染等原因，難免造成二值化之 后的圖像數(shù)據(jù)中有噪聲，通過步驟3對(duì)二值化圖像進(jìn)行中值濾波，消除細(xì)小噪聲的影響；在步驟3中，面積計(jì)算即是統(tǒng)計(jì)出紙幣所占面積大小，可采用對(duì)二值圖像像素累 加的辦法，也可采用二重積分的辦法；其中，計(jì)算出圖像面積后，DSP數(shù)字圖像處理及計(jì)算 單元4將面積等數(shù)據(jù)發(fā)送到FPGA控制單元1 ；FPGA控制單元1，根據(jù)殘幣面積及完整紙幣 面積，計(jì)算出面積所占百分比，并將相關(guān)信息發(fā)送到結(jié)果顯示單元6，進(jìn)行顯示。進(jìn)一步地，在本實(shí)施例中，結(jié)果顯示單元6包括顯示模塊602與顯示模塊602驅(qū)動(dòng) 電路601 ；DSP數(shù)字圖像處理及計(jì)算結(jié)果接收模塊106的輸出端，最終結(jié)果發(fā)送模塊107，顯 示模塊驅(qū)動(dòng)電路601，以及顯示模塊602的輸入端依次連接。這里，結(jié)果顯示單元6的作用 是將計(jì)算結(jié)果呈現(xiàn)出來；其中，顯示模塊602為IXD顯示屏，顯示模塊602驅(qū)動(dòng)電路601為 IXD顯示屏驅(qū)動(dòng)電路，顯示模塊602顯示的信息包括“殘幣版本”、“殘幣面值”、“完整紙幣面 積”、“殘幣面積”、“面積百分比”及“兌換金額”。上述實(shí)施例的殘幣面積檢測(cè)系統(tǒng)，采用CIS傳感器采集圖像信息，采用FPGA+DSP 作為殘幣面積檢測(cè)系統(tǒng)的控制及計(jì)算核心，具有鍵盤輸入、顯示等功能；從而對(duì)各種面值的 殘幣的面積進(jìn)行快速、準(zhǔn)確的檢測(cè)。通過該殘幣面積檢測(cè)系統(tǒng)，可以實(shí)現(xiàn)對(duì)任意幣種、任意 面值、任意版本、任意形狀的殘幣面積的數(shù)字化檢測(cè)，通過修改程序中的設(shè)定值，可將本實(shí)施例專用于某一幣種不同版本的殘幣面積檢測(cè)裝置(可參見下面對(duì)圖2及圖3的相關(guān)說 明)。具體地，如圖2和圖3所示，殘幣面積檢測(cè)系統(tǒng)的具體實(shí)施例包括外殼7，在外殼7 內(nèi)部安裝有殘幣面積檢測(cè)系統(tǒng)，在外殼7上安裝有上蓋8、面值選擇按鍵9、版本選擇滑動(dòng)開 關(guān)10、IXD液晶顯示屏11、外接電源接口 12、船式電源開關(guān)13、電源接口 14、以及保險(xiǎn)絲盒 15。這里，面值選擇按鍵9可以起到殘幣版本及面值信息輸入單元5的作用，IXD液晶顯示 屏11可以起到結(jié)果顯示單元6的作用。其中，上蓋8、面值選擇按鍵9、版本選擇滑動(dòng)開關(guān)10、以及IXD液晶顯示屏11安裝 在外殼7的上表面，在上蓋8下方，設(shè)有透明玻璃板；外接電源接口 12、船式電源開關(guān)13、電 源接口 14、以及保險(xiǎn)絲盒15安裝在外殼7的側(cè)壁，電源接口 14靠近保險(xiǎn)絲盒15設(shè)置。面 值選擇按鍵9可以包括面值分別為1角、2角、5角、1元、2元、5元、10元、20元、50元以及 100元的紙幣和/或硬幣的輸入鍵。使用版本選擇滑動(dòng)開關(guān)10，可以根據(jù)選擇殘幣的版本 號(hào)，如“二”、“三”、“四，，、“五”以及“六”等。下面以第五套人民幣紙幣殘幣識(shí)別的操作過程為例，詳述上述實(shí)施例殘幣面積檢 測(cè)系統(tǒng)的使用方法。例如，有一張第五套人民幣中國面值為100元的殘幣，使用上述實(shí)施例的殘幣面 積檢測(cè)系統(tǒng)時(shí)，在殘幣面積檢測(cè)系統(tǒng)待機(jī)狀態(tài)下，打開上蓋8，將殘幣平整后放在上蓋8下 側(cè)的透明玻璃平板上，將上蓋8放下壓住殘幣，首先撥動(dòng)版本選擇滑動(dòng)開關(guān)10，使撥動(dòng)版本 選擇滑動(dòng)開關(guān)10處在版本號(hào)為“五”的位置，表示選擇的是第五套人民幣，然后，按下“ 100 元”相應(yīng)的面值選擇按鍵，此時(shí)，在LCD液晶顯示屏11上，即可顯示如下信息殘幣版本號(hào)第五套殘幣面值100元完整殘幣面積119· 35 殘幣面積XX.XX面積百分比X X % 兌換金額X X元綜上所述，本實(shí)用新型各實(shí)施例的殘幣面積檢測(cè)系統(tǒng)，由于包括殘幣版本及面值 信息輸入單元、FPGA控制單元、CIS殘幣圖像采集單元、數(shù)據(jù)預(yù)處理單元、DSP數(shù)字圖像處理 及計(jì)算單元、以及結(jié)果顯示單元；利用CIS接觸式圖像傳感器采集數(shù)據(jù)，并用FPGA+DSP對(duì) 采集后的殘幣圖像信息進(jìn)行處理和計(jì)算殘幣面積，可以實(shí)現(xiàn)對(duì)任意幣種、任意面值、任意版 本、任意形狀的殘幣面積的數(shù)字化檢測(cè)；從而可以克服現(xiàn)有技術(shù)中測(cè)量準(zhǔn)確性差、手工勞動(dòng) 量大、體積大、實(shí)時(shí)性差、以及成本高的缺陷，以實(shí)現(xiàn)測(cè)量準(zhǔn)確性好、自動(dòng)化程度高、體積小、 實(shí)時(shí)性好、以及成本低的優(yōu)點(diǎn)。最后應(yīng)說明的是以上所述僅為本實(shí)用新型的優(yōu)選實(shí)施例而已，并不用于限制本 實(shí)用新型，盡管參照前述實(shí)施例對(duì)本實(shí)用新型進(jìn)行了詳細(xì)的說明，對(duì)于本領(lǐng)域的技術(shù)人員 來說，其依然可以對(duì)前述各實(shí)施例所記載的技術(shù)方案進(jìn)行修改，或者對(duì)其中部分技術(shù)特征 進(jìn)行等同替換。凡在本實(shí)用新型的精神和原則之內(nèi)，所作的任何修改、等同替換、改進(jìn)等，均 應(yīng)包含在本實(shí)用新型的保護(hù)范圍之內(nèi)。
權(quán)利要求一種殘幣面積檢測(cè)系統(tǒng)，其特征在于，包括殘幣版本及面值信息輸入單元、FPGA控制單元、CIS殘幣圖像采集單元、數(shù)據(jù)預(yù)處理單元、DSP數(shù)字圖像處理及計(jì)算單元、以及結(jié)果顯示單元，其中所述殘幣版本及面值信息輸入單元的輸出端，與FPGA控制單元的殘幣版本及面值信息輸入端連接；所述CIS殘幣圖像采集單元的輸入端，與FPGA控制單元的圖像采集時(shí)序控制端連接；所述CIS殘幣圖像采集單元的輸出端，與數(shù)據(jù)預(yù)處理單元的輸入端連接；所述數(shù)據(jù)預(yù)處理單元的輸出端，與FPGA控制單元的A/D轉(zhuǎn)換結(jié)果讀取及存儲(chǔ)端連接；所述數(shù)據(jù)預(yù)處理單元的啟動(dòng)端，與FPGA控制單元的A/D轉(zhuǎn)換控制端連接；所述DSP數(shù)字圖像處理及計(jì)算單元的輸入端，與FPGA控制單元的掃描結(jié)果存儲(chǔ)、合成及發(fā)送端連接；所述DSP數(shù)字圖像處理及計(jì)算單元的輸出端，與FPGA控制單元的DSP數(shù)字圖像處理及計(jì)算結(jié)果接收端連接；所述結(jié)果顯示單元的輸入端，與FPGA控制單元的最終處理結(jié)果發(fā)送端連接。
2.根據(jù)權(quán)利要求1所述的殘幣面積檢測(cè)系統(tǒng)，其特征在于，所述FPGA控制單元包括殘 幣版本及面值信息接收模塊，圖像采集時(shí)序控制模塊，A/D轉(zhuǎn)換控制模塊，A/D轉(zhuǎn)換結(jié)果讀 取及存儲(chǔ)模塊，掃描結(jié)果存儲(chǔ)、合成及發(fā)送模塊，DSP數(shù)字圖像處理及計(jì)算結(jié)果接收模塊，以 及最終處理結(jié)果發(fā)送模塊；其中所述殘幣版本及面值信息輸入單元的輸出端、殘幣版本及面值信息接收模塊的輸入 端、以及圖像采集時(shí)序控制模塊的輸入端依次連接；所述殘幣版本及面值信息接收模塊的第一輸出端，與圖像采集時(shí)序控制模塊的輸入端 連接；所述殘幣版本及面值信息接收模塊的第二輸出端，與掃描結(jié)果存儲(chǔ)、合成及發(fā)送模塊 的第二輸入端連接；所述圖像采集時(shí)序控制模塊的輸出端，與CIS殘幣圖像采集單元的輸入端連接； 所述數(shù)據(jù)預(yù)處理單元的啟動(dòng)端，與A/D轉(zhuǎn)換控制模塊的控制端連接；所述數(shù)據(jù)預(yù)處理 單元的輸出端，與A/D轉(zhuǎn)換結(jié)果讀取及存儲(chǔ)模塊的第二輸入端連接；所述A/D轉(zhuǎn)換控制模塊的輸出端，A/D轉(zhuǎn)換結(jié)果讀取及存儲(chǔ)模塊的第一輸入端，A/D轉(zhuǎn) 換結(jié)果讀取及存儲(chǔ)模塊的第一輸出端，掃描結(jié)果存儲(chǔ)、合成及發(fā)送模塊的第一輸入端，掃描 結(jié)果存儲(chǔ)、合成及發(fā)送模塊的第一輸出端，DSP數(shù)字圖像處理及計(jì)算結(jié)果接收模塊的控制 端，DSP數(shù)字圖像處理及計(jì)算結(jié)果接收模塊的輸出端，最終處理結(jié)果發(fā)送模塊，以及結(jié)果顯 示單元的輸入端依次連接；所述掃描結(jié)果存儲(chǔ)、合成及發(fā)送模塊的第二輸出端，與DSP數(shù)字圖像處理及計(jì)算單元 的輸入端連接；所述DSP數(shù)字圖像處理及計(jì)算結(jié)果接收模塊的輸入端，與DSP數(shù)字圖像處理及計(jì)算單 元的輸出端連接。
3.根據(jù)權(quán)利要求2所述的殘幣面積檢測(cè)系統(tǒng)，其特征在于，所述CIS殘幣圖像采集單元 包括步進(jìn)電機(jī)驅(qū)動(dòng)電路、步進(jìn)電機(jī)、以及內(nèi)置LED照明光源的線陣CIS傳感器，所述步進(jìn)電 機(jī)與內(nèi)置LED照明光源的線陣CIS傳感器固定連接；所述圖像采集時(shí)序控制模塊的輸出端，分別與步進(jìn)電機(jī)驅(qū)動(dòng)電路的輸入端、以及內(nèi)置 LED照明光源的線陣CIS傳感器的輸入端連接；所述步進(jìn)電機(jī)驅(qū)動(dòng)電路的輸出端與步進(jìn)電機(jī)的輸入端連接。
4.根據(jù)權(quán)利要求3所述的殘幣面積檢測(cè)系統(tǒng)，其特征在于，所述數(shù)據(jù)預(yù)處理單元包括 濾波電路、放大電路與A/D轉(zhuǎn)換電路；所述內(nèi)置LED照明光源的線陣CIS傳感器的輸出端、濾波電路、放大電路、A/D轉(zhuǎn)換電路 的輸入端、A/D轉(zhuǎn)換電路的輸出端、以及A/D轉(zhuǎn)換結(jié)果讀取及存儲(chǔ)模塊的輸入端依次連接；所述A/D轉(zhuǎn)換電路的啟動(dòng)端，與A/D轉(zhuǎn)換控制模塊的控制端連接。
5.根據(jù)權(quán)利要求1所述的殘幣面積檢測(cè)系統(tǒng)，其特征在于，所述DSP數(shù)字圖像處理及 計(jì)算單元包括圖像數(shù)據(jù)接收模塊、圖像處理模塊、殘幣面積計(jì)算模塊、以及計(jì)算結(jié)果輸出模 塊；所述掃描結(jié)果存儲(chǔ)、合成及發(fā)送模塊的第二輸出端，圖像數(shù)據(jù)接收模塊，圖像處理模 塊，殘幣面積計(jì)算模塊，計(jì)算結(jié)果輸出模塊，以及DSP數(shù)字圖像處理及計(jì)算結(jié)果接收模塊的 輸入端依次連接。
6.根據(jù)權(quán)利要求5所述的殘幣面積檢測(cè)系統(tǒng)，其特征在于，所述結(jié)果顯示單元包括顯 示模塊與顯示模塊驅(qū)動(dòng)電路；所述DSP數(shù)字圖像處理及計(jì)算結(jié)果接收模塊的輸出端、最終結(jié)果發(fā)送模塊、顯示模塊 驅(qū)動(dòng)電路、以及顯示模塊的輸入端依次連接。
7.根據(jù)權(quán)利要求6所述的殘幣面積檢測(cè)系統(tǒng)，其特征在于，所述顯示模塊為LCD顯示 屏，所述顯示模塊驅(qū)動(dòng)電路為IXD顯示屏驅(qū)動(dòng)電路。
8.根據(jù)權(quán)利要求2所述的殘幣面積檢測(cè)系統(tǒng)，其特征在于，所述殘幣版本及面值信息 輸入單元包括殘幣版本信息輸入單元與殘幣面值信息輸入單元；所述殘幣版本信息輸入單元與殘幣面值信息輸入單元，分別與殘幣版本及面值信息接 收模塊的輸入端連接。
9.根據(jù)權(quán)利要求1或8所述的殘幣面積檢測(cè)系統(tǒng)，其特征在于，所述殘幣版本及面值信 息輸入單元為鍵盤輸入單元。
專利摘要本實(shí)用新型公開了一種殘幣面積檢測(cè)系統(tǒng)，包括殘幣版本及面值信息輸入單元、FPGA控制單元、CIS殘幣圖像采集單元、數(shù)據(jù)預(yù)處理單元、DSP數(shù)字圖像處理及計(jì)算單元、以及結(jié)果顯示單元，殘幣版本及面值信息輸入單元與FPGA控制單元連接，CIS殘幣圖像采集單元與FPGA控制單元及數(shù)據(jù)預(yù)處理單元連接，數(shù)據(jù)預(yù)處理單元與FPGA控制單元連接，DSP數(shù)字圖像處理及計(jì)算單元與FPGA控制單元連接，結(jié)果顯示單元與FPGA控制單元連接。本實(shí)用新型所述殘幣面積檢測(cè)系統(tǒng)，可以克服現(xiàn)有技術(shù)中測(cè)量準(zhǔn)確性差、手工勞動(dòng)量大、體積大、實(shí)時(shí)性差、以及成本高等缺陷，以實(shí)現(xiàn)測(cè)量準(zhǔn)確性好、自動(dòng)化程度高、體積小、實(shí)時(shí)性好、以及成本低的優(yōu)點(diǎn)。
文檔編號(hào)G06K9/20GK201611253SQ20102000105
公開日2010年10月20日 申請(qǐng)日期2010年1月18日 優(yōu)先權(quán)日2010年1月18日
發(fā)明者曹銀杰, 田存?zhèn)?申請(qǐng)人:聊城大學(xué)