專利名稱：具有在通用處理器上的信號(hào)處理的存儲(chǔ)器讀通道的制作方法
技術(shù)領(lǐng)域：
本發(fā)明一般涉及存儲(chǔ)器裝置，尤其是涉及對(duì)于數(shù)據(jù)可靠性和耐久性的改善技術(shù)。
背景技術(shù)：
對(duì)于任何存儲(chǔ)系統(tǒng)，改善的數(shù)據(jù)可靠性和耐久性都是重要的設(shè)計(jì)目標(biāo)。在固態(tài)盤中，耐久性可以表示為例如讀/寫周期的數(shù)量或最大擦除計(jì)數(shù)，而在硬盤驅(qū)動(dòng)器中可以表示為扇區(qū)錯(cuò)誤率。通常通過(guò)在讀通道中實(shí)現(xiàn)改善的信號(hào)處理或編碼及解碼算法來(lái)改善數(shù)據(jù)可靠性，所述讀通道諸如芯片上系統(tǒng)(SoC)內(nèi)的專用集成電路(ASIC)或知識(shí)產(chǎn)權(quán)(IP)核。在系統(tǒng)級(jí)上，可以通過(guò)以冗余的方式存儲(chǔ)文件來(lái)改善數(shù)據(jù)可靠性。例如，許多的存儲(chǔ)系統(tǒng)采用獨(dú)立盤冗余陣列(RAID)。RAID存儲(chǔ)系統(tǒng)通過(guò)將多個(gè)存儲(chǔ)裝置布置成冗余陣列來(lái)提供高級(jí)別的存儲(chǔ)可靠性。通常，RAID存儲(chǔ)方案在多個(gè)硬盤驅(qū)動(dòng)器之間劃分和復(fù)制數(shù)據(jù)。
在存儲(chǔ)裝置受損傷或者以另外的方式不可訪問(wèn)時(shí)，可以嘗試數(shù)據(jù)恢復(fù)技術(shù)來(lái)從存儲(chǔ)介質(zhì)挽回?cái)?shù)據(jù)。作為對(duì)存儲(chǔ)裝置的物理?yè)p傷或者對(duì)文件系統(tǒng)的邏輯損傷的結(jié)果，恢復(fù)可能是必要的。恢復(fù)技術(shù)包括對(duì)被損壞的數(shù)據(jù)的基于軟件的恢復(fù)和對(duì)受物理?yè)p傷的盤的硬件置換。在許多情況中，數(shù)據(jù)恢復(fù)被限制到在存儲(chǔ)介質(zhì)被丟棄之前對(duì)文件的一次恢復(fù)。盡管這些冗余存儲(chǔ)和數(shù)據(jù)恢復(fù)改善了存儲(chǔ)系統(tǒng)的可靠性，但是仍有許多的限制，如果克服了這些限制，那么可以進(jìn)一步改善存儲(chǔ)系統(tǒng)的可靠性和性能。例如，RAID存儲(chǔ)系統(tǒng)通常是昂貴的并且消耗過(guò)多的功率。另外，數(shù)據(jù)恢復(fù)技術(shù)通常要求將被損壞的存儲(chǔ)裝置寄送到數(shù)據(jù)恢復(fù)服務(wù)機(jī)構(gòu)，這可能是昂貴且不便的。在常規(guī)的讀通道中，通常利用專用硬件執(zhí)行信號(hào)處理。為了實(shí)現(xiàn)所需的數(shù)據(jù)率(data rate)并保持低的面積和功耗，專用硬件解碼器例如通常以固定的精度實(shí)現(xiàn)單個(gè)解碼算法。因此，在專用解碼模塊的解碼故障的情況下，沒(méi)有替代的解碼選擇并且數(shù)據(jù)將丟失。因此存在對(duì)于改善數(shù)據(jù)可靠性和耐久性的技術(shù)的需求。另外還存在對(duì)于允許數(shù)據(jù)在通用處理器上以軟件處理的存儲(chǔ)器讀通道的需求。

發(fā)明內(nèi)容
總的來(lái)說(shuō)，存儲(chǔ)器讀通道被提供以在通用處理器上的信號(hào)處理。根據(jù)本發(fā)明的一個(gè)方面，數(shù)據(jù)值在存儲(chǔ)器裝置的讀通道中被處理。所述數(shù)據(jù)值被接收并然后被提供用于通用處理器的處理。所述數(shù)據(jù)值不是解碼的數(shù)據(jù)，并且可以包括原始數(shù)據(jù)值和中間數(shù)據(jù)值中的一個(gè)或更多個(gè)?？梢栽诶鐧z測(cè)到一個(gè)或更多個(gè)預(yù)定的觸發(fā)條件時(shí)將所述數(shù)據(jù)值提供到所述通用處理器。所述預(yù)定的觸發(fā)條件可以包括例如檢測(cè)到解碼故障，檢測(cè)或解碼的數(shù)據(jù)的可靠性低，或者期望離線地或以較低數(shù)據(jù)率處理所述數(shù)據(jù)值。在一個(gè)示例性實(shí)施例中，可以例如利用復(fù)用器將所述數(shù)據(jù)值選擇性地提供到所述通用處理器。所述通用處理器由主機(jī)CPU提供。所述通用處理器可選地實(shí)現(xiàn)下列中的一個(gè)或更多個(gè)信號(hào)處理算法、解碼算法、和錯(cuò)誤平底減輕方案。在一個(gè)示例性實(shí)施例中，所述通用處理器實(shí)現(xiàn)下列中的一個(gè)或更多個(gè)維特比檢測(cè)功能、軟輸出維特比檢測(cè)功能、最大后驗(yàn)(MAP)檢測(cè)功能、和BCJR (Bahl-Cocke-Jelinek-Raviv)檢測(cè)功能。所述解碼算法可以包括LDPC解碼算法、諸如置信傳播(Belief Propagation)、消息傳遞、和積(Sum-Product)或最小和算法。在本發(fā)明的一個(gè)變型中，所述通用處理器連續(xù)實(shí)現(xiàn)多個(gè)信號(hào)處理算法。可選地，所述信號(hào)處理算法被連續(xù)實(shí)現(xiàn)直到所述至少一個(gè)數(shù)據(jù)值被成功解碼。所述信號(hào)處理算法可以以增加的精度和增加的復(fù)雜性中的一個(gè)或更多個(gè)來(lái)連續(xù)實(shí)現(xiàn)。根據(jù)本發(fā)明的另一方面，從存儲(chǔ)器裝置獲得數(shù)據(jù)值，并將該數(shù)據(jù)值重定向到通用處理器。所述數(shù)據(jù)值不是解碼的數(shù)據(jù)。如果一個(gè)或更多個(gè)預(yù)定的旁通條件存在，則可以有條 件地執(zhí)行所述重定向?？蛇x地，與一個(gè)或更多個(gè)另外的應(yīng)用時(shí)間共享所述通用處理器。可選地，利用復(fù)用器和旁通抽頭輸入中的一個(gè)或更多個(gè)執(zhí)行所述重定向。根據(jù)本發(fā)明的另一方面，利用通用處理器處理從存儲(chǔ)器裝置獲得的數(shù)據(jù)值。由所述通用處理器處理的所述數(shù)據(jù)值不是解碼的數(shù)據(jù)，并且可以包括原始數(shù)據(jù)值和中間數(shù)據(jù)值中的一個(gè)或更多個(gè)。通過(guò)參考下面的具體說(shuō)明和附圖，將獲得對(duì)本發(fā)明更加完整的理解以及本發(fā)明的另外的特征和優(yōu)點(diǎn)。


圖I是常規(guī)的存儲(chǔ)器系統(tǒng)的示意性框圖；圖2是根據(jù)本發(fā)明一個(gè)實(shí)施例的整合有旁通模式的固態(tài)盤(SSD)或閃存存儲(chǔ)器系統(tǒng)的示意性框圖；圖3是根據(jù)本發(fā)明另一實(shí)施例的整合有旁通模式的硬盤驅(qū)動(dòng)器(HDD)存儲(chǔ)器系統(tǒng)的示意性框圖；圖4是根據(jù)本發(fā)明的替代實(shí)施例的整合有旁通模式的讀通道的替代實(shí)現(xiàn)方式的框圖；圖5是允許讀通道算法在通用處理器上以軟件處理的存儲(chǔ)器系統(tǒng)的替代實(shí)現(xiàn)方式的框圖；以及圖6是說(shuō)明整合有本發(fā)明特征的讀通道控制處理過(guò)程的示例性實(shí)現(xiàn)方式的流程圖。具體實(shí)施例方式如下面討論的，本發(fā)明提供一種允許數(shù)據(jù)在通用處理器上以軟件處理的存儲(chǔ)器讀通道。根據(jù)本發(fā)明的一個(gè)方面，存儲(chǔ)器讀通道設(shè)置有允許數(shù)據(jù)在通用處理器上以軟件處理的旁通模式。例如，可以在通用處理器上以軟件利用一個(gè)或更多個(gè)替代的信號(hào)處理或解碼算法處理先前故障的數(shù)據(jù)。本發(fā)明適用于非易失性存儲(chǔ)器技術(shù)，包括硬盤驅(qū)動(dòng)器(HDD)、固態(tài)盤(SSD)以及閃存驅(qū)動(dòng)器。如本領(lǐng)域普通技術(shù)人員將明白的，本發(fā)明可以與用于在存儲(chǔ)器裝置中存儲(chǔ)值的任何存儲(chǔ)機(jī)制一起采用，諸如使用磁化、電壓、電流或電阻來(lái)表示存儲(chǔ)的數(shù)據(jù)。圖I是常規(guī)的存儲(chǔ)器系統(tǒng)100的示意性框圖。如圖I中所示，示例性存儲(chǔ)器系統(tǒng)100包括控制系統(tǒng)110以及存儲(chǔ)器塊160，其通過(guò)接口 150連接。示例性控制系統(tǒng)110包括通常在一個(gè)或更多個(gè)集成電路上的控制器120以及讀通道125。示例性讀通道125包括信號(hào)處理單元130、編碼器/解碼器模塊140、以及一個(gè)或更多個(gè)緩沖器145。注意，術(shù)語(yǔ)“讀通道”也可以涵蓋寫通道。在一個(gè)替代實(shí)施例中，編碼器/解碼器模塊140以及某些緩沖器145可以實(shí)現(xiàn)在控制器120內(nèi)。編碼器/解碼器模塊140以及緩沖器145可 以例如利用已知的可商業(yè)獲得的技術(shù)和/或產(chǎn)品來(lái)實(shí)現(xiàn)。示例性信號(hào)處理單元130以及編碼器/解碼器140通常以固定的精度實(shí)現(xiàn)單個(gè)算法。對(duì)于用于硬盤驅(qū)動(dòng)器的讀通道和信號(hào)處理算法的討論，見(jiàn)例如E. F. Haratsch和Z. A. Keirn所著的“DigitalSignal Processing in Read Channels，，，Custom Integrated Circuits Conference,683-90 (2005 年 9 月)，或 A. Kavcic 和 A. Patapoutian 所著的“The Read Channel，，,Proc.of the IEEE, Vol. 96，議題11,1761-74 (2008年11月)，通過(guò)引用將其中的每一個(gè)都并入在此。例如，在SSD或閃存驅(qū)動(dòng)器應(yīng)用中，信號(hào)處理單元130可以包括一個(gè)或更多個(gè)處理器，其實(shí)現(xiàn)一個(gè)或更多個(gè)軟解映射或軟數(shù)據(jù)生成處理，或者單元間干擾抵消處理。對(duì)于閃存驅(qū)動(dòng)器的SSD應(yīng)用中的合適的讀通道120、信號(hào)處理單元130和/或控制器120的更加詳細(xì)的討論，見(jiàn)例如國(guó)際專利申請(qǐng)序列號(hào)PCT/US09/49326，于2009年6月30日提交、名稱為 “Methods and Apparatus for Read-Side Intercell Interference Mitigation inFlash Memories” ；或國(guó)際專利申請(qǐng)序列號(hào)PCT/US09/59077，于2009年9月30日提交、名稱為“Methods and Apparatus for Soft Data Generation for Memory Devices，，,通過(guò)弓I用將其每一個(gè)都并入在此。示例性存儲(chǔ)器塊160包括存儲(chǔ)介質(zhì)170和一個(gè)或更多個(gè)緩沖器180，其每一個(gè)可以利用已知的可商業(yè)獲得的技術(shù)和/或產(chǎn)品來(lái)實(shí)現(xiàn)。存儲(chǔ)介質(zhì)170可以被實(shí)現(xiàn)為例如硬盤驅(qū)動(dòng)器(HDD)、固態(tài)盤(SSD)、閃存驅(qū)動(dòng)器、或另一其它非易失性存儲(chǔ)器。在固態(tài)盤實(shí)現(xiàn)方式中，例如，存儲(chǔ)介質(zhì)170可以被實(shí)施為例如，單級(jí)別(single-level)或多級(jí)別(multi-level)單元閃存存儲(chǔ)器，諸如NAND閃存存儲(chǔ)器、相變存儲(chǔ)器(PCM)、MRAM存儲(chǔ)器、NOR閃存存儲(chǔ)器或其他非易失性閃存存儲(chǔ)器。在讀取操作期間，接口 150傳送已經(jīng)從存儲(chǔ)介質(zhì)170獲得的硬和/或軟讀取值。存儲(chǔ)器系統(tǒng)100與主機(jī)中央處理單元(CPU)190交互，所述中央處理單元諸如可從Intel Corporation (Santa Clara, CA)商業(yè)獲得的 Intel Core 2 四方處理器或 IntelPentium 處理器，或者其他通用處理器。在SSD或者閃存存儲(chǔ)器應(yīng)用中，存儲(chǔ)介質(zhì)170可以例如基于測(cè)量電壓對(duì)電壓級(jí)別閾值對(duì)每一個(gè)存儲(chǔ)器單元分配一個(gè)或更多個(gè)位(對(duì)于利用電流或電阻的存儲(chǔ)器實(shí)現(xiàn)方式同樣如此)，其然后被作為硬判決發(fā)送到讀通道125。另外地或替代地，在利用軟信息的實(shí)現(xiàn)方式中，存儲(chǔ)器介質(zhì)110可以將測(cè)量電壓或測(cè)量電壓的量化版本作為軟信息發(fā)送到讀通道125，其中使用比存儲(chǔ)器單元中存儲(chǔ)的位數(shù)更大數(shù)量的位來(lái)表示測(cè)量電壓。所述軟信息可以包括例如可能性或可靠性信息。讀取通道旁通樽式如先前指出的，在常規(guī)的讀通道(諸如，圖I的讀通道125)中，通常利用信號(hào)處理單元130和編碼器/解碼器模塊140中的專用硬件來(lái)執(zhí)行信號(hào)處理。為了實(shí)現(xiàn)所需的數(shù)據(jù)率，信號(hào)處理單元130和編碼器/解碼器模塊140通常采用以固定的精度實(shí)現(xiàn)單個(gè)信號(hào)處理或解碼算法的專用硬件。因此，在專用的信號(hào)處理單元130和/或編碼器/解碼器模塊140解碼故障的情況下，相應(yīng)地沒(méi)有替代的信號(hào)處理或解碼選擇，并且數(shù)據(jù)將丟失。本發(fā)明認(rèn)識(shí)到，可以通過(guò)利用一個(gè)或更多個(gè)替代的信號(hào)處理或解碼技術(shù)來(lái)處理故障的數(shù)據(jù)來(lái)克服專用的信號(hào)處理單元130和/或編碼器/解碼器模塊140的故障。例如，可以在外部主機(jī)CPU或其他通用處理器上以軟件對(duì)故障的數(shù)據(jù)執(zhí)行一個(gè)或更多個(gè)替代的解碼技術(shù)。根據(jù)本發(fā)明的一個(gè)方面，如那些術(shù)語(yǔ)在此所定義的，讀通道提供旁通模式，該旁通模式提供對(duì)原始和/或中間數(shù)據(jù)的直接訪問(wèn)。例如，根據(jù)本發(fā)明的旁通模式可以將讀通道125中的專用的信號(hào)處理單元130和/或編碼器/解碼器模塊140旁通，并將原始和/或中間數(shù)據(jù)(諸如，硬和/或軟信息)直接提供到主機(jī)CPU 190。主機(jī)CPU 190然后可以實(shí)現(xiàn)例如一個(gè)或更多個(gè)替代的信號(hào)處理和/或解碼算法，諸如提供比讀通道125中的專用的編碼器/解碼器模塊140高的精度的解碼算法。在一個(gè)實(shí)現(xiàn)方式中，主機(jī)CPU 190以增加的 精度和/或計(jì)算復(fù)雜性連續(xù)實(shí)現(xiàn)多個(gè)替代算法(在下面的“信號(hào)處理例程”部分中進(jìn)一步討論)，直至先前故障的數(shù)據(jù)被成功解碼，諸如故障的扇區(qū)或頁(yè)的成功解碼。圖2是根據(jù)本發(fā)明一個(gè)實(shí)施例的整合有旁通模式的固態(tài)盤(SSD)或閃存存儲(chǔ)器系統(tǒng)200的示意性框圖。如圖2中所示，示例性存儲(chǔ)器系統(tǒng)200包括非易失性存儲(chǔ)器介質(zhì)120，諸如，閃存存儲(chǔ)器；讀通道220，其提供旁通模式；以及控制器260。通常，讀通道220可以如上面引用的國(guó)際專利申請(qǐng)中描述地實(shí)現(xiàn)。示例性讀通道220包括一個(gè)或更多個(gè)專用信號(hào)處理單元230、專用解碼器240、以及復(fù)用器250。專用信號(hào)處理單元230可以包括例如解映射器和/或單元間干擾抵消處理，其可以利用已知的技術(shù)來(lái)實(shí)現(xiàn)，諸如下列文獻(xiàn)中描述的技術(shù)國(guó)際專利申請(qǐng)序列號(hào)PCT/US09/49326，于 2009 年 6 月 30 日提交、名稱為 “Methods and Apparatus for Read-SideIntercell Interference Mitigation in Flash Memories” ；或，國(guó)際專利申請(qǐng)序列號(hào)PCT/US09/49333，于 2009 年 6 月 30 日提交、名稱為 “Methods and Apparatus for SoftDemapping and Intercell Interference Mitigation in Flash Memories”,通過(guò)弓I用將其每一個(gè)并入在此。所述專用的解碼器240可以利用LDPC解碼算法來(lái)實(shí)施，所述LDPC解碼算法諸如，置信傳播(Belief Propagation)、消息傳遞、和_積或最小和算法。請(qǐng)見(jiàn)，例如，A. J. Blanksby 和 C. J. Howland 所著的 “A 690-mff I-Gb/s 1024-b, Rate-1/2 Low-DensityParity-Check Decoder”，IEEE J. Solid-State Circuits, Vol. 37404-412 (2002 年3 月)；D.E. Hocevar 所著的“LDPC Code Construction With Flexible HardwareImplementation”，IEEE Int’I Conf. on Comm. (ICC), Anchorage, AK, 2708-2712 (2003年 5 月)，或 R. N. S. Ratnayake, E. F. Haratsch 和 Gu-Yeon Wei 所著的 “A Bit-NodeCentric Architecture for Low-Density Parity Check Decoders，，，IEEE GlobalTelecommunications Conference (Globecom),Washington,D. C. ,265-270 (2007 年 11 月)；通過(guò)引用將其每一個(gè)并入在此。存儲(chǔ)器系統(tǒng)200可以可選地包括一個(gè)或更多個(gè)緩沖器，諸如圖I中所示的，以存儲(chǔ)原始或中間數(shù)據(jù)(或兩者)。
如圖2中所示，并且如在此所使用的，直接從存儲(chǔ)器介質(zhì)(諸如，非易失性存儲(chǔ)器210)讀取的數(shù)據(jù)在此被稱作“原始數(shù)據(jù)”。在解碼器240的解碼之前已經(jīng)被讀通道220的一部分處理過(guò)的數(shù)據(jù)在此被稱作“中間數(shù)據(jù)”。最終，已經(jīng)由解碼器240生成的解碼數(shù)據(jù)在此被稱作“用戶數(shù)據(jù)”。本發(fā)明的各種方面在通用計(jì)算機(jī)上以軟件處理原始和/或中間數(shù)據(jù)。示例性復(fù)用器250具有與旁通模式相關(guān)聯(lián)的第一輸入(圖2中標(biāo)以“ I ”)，其直接從非易失性存儲(chǔ)器介質(zhì)210 (例如，通過(guò)發(fā)起非易失性存儲(chǔ)器介質(zhì)210的新的讀取操作)，或從讀通道220內(nèi)的緩沖器(未示出)，接收原始和/或中間數(shù)據(jù)，諸如硬和/或軟信息。因此，在旁通模式中，信號(hào)處理單元230和解碼器240被旁通，并且原始和/或中間數(shù)據(jù)被提供到控制器260?？刂破?60然后將編碼數(shù)據(jù)提供到主機(jī)CPU 270。注意，這樣的將整個(gè)讀通道220旁通的實(shí)施例允許實(shí)現(xiàn)本發(fā)明而無(wú)需修改讀通道220。示例性復(fù)用器250具有第二輸入(在圖2中標(biāo)以“0”)，其處理來(lái)自專用解碼器240的解碼輸出(用戶數(shù)據(jù))。如圖2中所示，通過(guò)由控制器260生成的旁通模式選擇信號(hào)控制 示例性復(fù)用器250。通常，在檢測(cè)到解碼故障(或其他預(yù)定的旁通模式的觸發(fā)條件，諸如檢測(cè)或解碼的數(shù)據(jù)的可靠性低、或者期望離線地和/或以較低數(shù)據(jù)率處理原始或中間數(shù)據(jù))的情況下，控制器260可以將所選擇的復(fù)用器輸入從默認(rèn)的第二輸入改變?yōu)榈谝惠斎?。以這樣的方式，原始和/或中間數(shù)據(jù)被提供到控制器260，控制器260又可以將該原始和/或中間數(shù)據(jù)提供到主機(jī)CPU 270。在一個(gè)另外的或者替代的實(shí)施例中，復(fù)用器250可以具有連接到信號(hào)處理單元230的輸出的輸入(未示出)。以這樣的方式，控制器260可以可選地獲得中間數(shù)據(jù)以用于進(jìn)一步處理。如下面結(jié)合圖4討論的，中間數(shù)據(jù)從信號(hào)處理模塊230或解碼器模塊240內(nèi)讀通道220的任何數(shù)字化的部分抽頭。存儲(chǔ)器系統(tǒng)200與主機(jī)CPU 270交互，并且主機(jī)CPU實(shí)現(xiàn)使用例如比讀通道220中的示例性的專用的信號(hào)處理單元230或LDPC解碼器模塊240高的精度的一個(gè)或更多個(gè)替代的信號(hào)處理算法280或一個(gè)或更多個(gè)替代的解碼算法。下面在“信號(hào)處理例程”部分中將進(jìn)一步討論示例性信號(hào)處理算法280。如下面結(jié)合圖5和/或6討論的，示例性的信號(hào)處理算法280以軟件實(shí)現(xiàn)并且在主機(jī)CPU 270上的通用處理器上執(zhí)行。圖3是根據(jù)本發(fā)明另一實(shí)施例的整合有旁通模式的硬盤驅(qū)動(dòng)器(HDD)存儲(chǔ)器系統(tǒng)300的示意性框圖。如圖3中所示，示例性的存儲(chǔ)器系統(tǒng)300包括HDD存儲(chǔ)器介質(zhì)310，諸如，硬盤；讀通道320，其提供旁通模式；以及控制器360。通常，讀通道320可以利用常規(guī)的硬盤驅(qū)動(dòng)器讀通道來(lái)實(shí)現(xiàn)，其在此被修改以整合有本發(fā)明的特征和功能。示例性的讀通道320包括模擬前端(AFE) 315，模數(shù)轉(zhuǎn)換器(ADC) 325，專用的環(huán)路(loops)、均衡器和檢測(cè)器模塊330，專用解碼器340、和復(fù)用器350。AFE模塊315通常包括可變?cè)鲆娣糯笃骱瓦B續(xù)時(shí)間濾波器(CTF)。ADC 325將模擬信號(hào)轉(zhuǎn)換成數(shù)字信號(hào)以用于進(jìn)一步信號(hào)處理和解碼。模塊330中的環(huán)路例如執(zhí)行時(shí)序恢復(fù)，并調(diào)節(jié)ADC 325的相位。模塊330內(nèi)的均衡器(通常被實(shí)現(xiàn)為有限沖激響應(yīng)濾波器)可以提供符號(hào)間(intersymbol)干擾減輕并將信號(hào)整形成目標(biāo)響應(yīng)，全都以已知的方式進(jìn)行。模塊330內(nèi)的檢測(cè)器可以提供進(jìn)一步的符號(hào)間干擾減輕并計(jì)算硬或軟輸出，所述硬或軟輸出被提供到解碼340。模塊330內(nèi)的檢測(cè)器通常被實(shí)現(xiàn)為維特比(Viterbi)檢測(cè)器、軟輸出維特比檢測(cè)器、最大后驗(yàn)(MAP)檢測(cè)器、或BCJR (Bahl-Cocke-Jelinek-Raviv)檢測(cè)器。在一個(gè)實(shí)現(xiàn)方式中，專用解碼器340可以例如利用LDPC解碼算法(諸如，置信傳播)、消息傳遞、和-積或最小和算法來(lái)實(shí)施?？梢栽诶缦铝形墨I(xiàn)中找到關(guān)于用于HDD的讀通道的更多細(xì)節(jié)E. F. Haratsch和Z. A. Keirn所著的 “Digital Signal Processing in Read Channels，，，Custom Integrated CircuitsConference, 683-90 (2005 年 9 月)，或 A. Kavcic 和 A. Patapoutian 所著的 “The ReadChannel，，，Proc. of the IEEE,Vol. 96，，議題 11，1761-74 (2008 年 11 月)，通過(guò)引用將其中的每一個(gè)都并入在此。示例性的復(fù)用器350具有與旁通模式相關(guān)聯(lián)的第一輸入(在圖3中標(biāo)以“1”)，其從環(huán)路、均衡器和檢測(cè)器模塊330接收中間數(shù)據(jù)，諸如，硬和/或軟信息。因此，在旁通模式中，解碼器340被旁通，并且中間數(shù)據(jù)被提供到控制器360。控制器360然后將中間數(shù)據(jù)提供到主機(jī)CPU 370。示例性復(fù)用器350具有第二輸入(在圖3中標(biāo)以“0”)，其處理來(lái)自專用解碼器340 的解碼輸出(用戶數(shù)據(jù))。如圖3中所示，該示例性的復(fù)用器350由控制器360生成的旁通模式選擇信號(hào)控制。通常，在檢測(cè)到解碼故障(或其他預(yù)定的旁通模式的觸發(fā)條件，諸如檢測(cè)或解碼的數(shù)據(jù)的可靠性低、或者期望以較低數(shù)據(jù)率處理原始和/或中間數(shù)據(jù))的情況下，控制器360可以將所選擇的復(fù)用器輸入從默認(rèn)的第二輸入改變?yōu)榈谝惠斎?。以這樣的方式，原始和/或中間數(shù)據(jù)被提供到控制器360，控制器360又可以將該原始和/或中間數(shù)據(jù)提供到主機(jī)CPU 370。在另外的或替代的實(shí)施例中，如下面結(jié)合圖4討論的，復(fù)用器350可以具有連接到讀通道320內(nèi)的任何數(shù)字點(diǎn)的一個(gè)或更多個(gè)另外的輸入(在圖3中未示出)(例如，可以在ADC 325之后抽頭任何數(shù)字信號(hào))。存儲(chǔ)器系統(tǒng)300與主機(jī)CPU 370交互，并且主機(jī)CPU 370實(shí)現(xiàn)提供比讀通道320中的示例性的專用的LDPC解碼器模塊340高的精度的一個(gè)或更多個(gè)替代的信號(hào)處理算法380 (諸如，一個(gè)更多個(gè)替代的解碼算法)。下面在“信號(hào)處理例程”部分中將進(jìn)一步討論示例性信號(hào)處理算法380。如下面結(jié)合圖5和/或6討論的，示例性的信號(hào)處理算法380被以軟件實(shí)現(xiàn)并且在主機(jī)CPU 370上的通用處理器上執(zhí)行。圖4是根據(jù)本發(fā)明的替代實(shí)施例的整合有旁通模式的讀通道400的替代實(shí)現(xiàn)方式的框圖。讀通道400可以用于硬盤驅(qū)動(dòng)器或固態(tài)盤。如圖4中所示，示例性的讀通道400包括存儲(chǔ)器介質(zhì)410，諸如，閃存存儲(chǔ)器或硬盤；一個(gè)或更多個(gè)信號(hào)處理單元420-1至420-N ;解碼器440 ;和控制器450。信號(hào)處理單元420實(shí)現(xiàn)例如上面結(jié)合讀通道220和320的討論描述的信號(hào)處理和解碼功能。如圖4中所示，控制器450具有一個(gè)或更多個(gè)旁通抽頭輸入460，其允許控制器450選擇性地在讀通道400中的期望的位置抽頭到原始和/或中間數(shù)據(jù)。然后控制器450將抽頭的原始和/或中間數(shù)據(jù)提供到主機(jī)CPU 470。通常，在檢測(cè)到解碼故障(或旁通模式的其他預(yù)定的觸發(fā)條件，諸如檢測(cè)或解碼的數(shù)據(jù)的可靠性低或者期望以較低數(shù)據(jù)率處理原始和/或中間數(shù)據(jù))的情況下，控制器450可以選擇期望的旁通抽頭輸入460。以這樣的方式，控制器450可以訪問(wèn)原始和/或中間數(shù)據(jù)并且又將該原始和/或中間數(shù)據(jù)提供到主機(jī)CPU 470。存儲(chǔ)器系統(tǒng)400與主機(jī)CPU 470交互，并且主機(jī)CPU 470實(shí)現(xiàn)一個(gè)或更多個(gè)替代的信號(hào)處理算法480，如下面在“信號(hào)處理例程部分”中所進(jìn)一步討論的。如下面結(jié)合圖5和/或6討論的，示例性的信號(hào)處理算法480以軟件實(shí)現(xiàn)并且在主機(jī)CPU 470上的通用處理器上執(zhí)行。信號(hào)處理例程如先前指出的，在旁通模式中，主機(jī)CPU270、370或470接收先前故障的原始和/或中間數(shù)據(jù)，并利用一個(gè)或更多個(gè)信號(hào)處理或解碼算法280、380、480，諸如，采用比讀通道220、320中的示例性的專用LDPC解碼器模塊240、340高的精度和/或計(jì)算復(fù)雜性的一個(gè)或更多個(gè)替代的解碼算法，來(lái)處理先前故障的原始和/或中間數(shù)據(jù)。另外，信號(hào)處理算法280、380可以包括一個(gè)或更多個(gè)“錯(cuò)誤平底減輕方案”。如本領(lǐng)域普通技術(shù)人員將明白的，在此描述的示例性的替代信號(hào)處理、解碼和錯(cuò)誤平底減輕算法意圖是以非限制的方式示例說(shuō)明本發(fā)明，并且主機(jī)CPU270、370或470可以實(shí)現(xiàn)其它算法而不偏離本發(fā)明的范圍。通常，“錯(cuò)誤平底”現(xiàn)象發(fā)生在給定的碼的錯(cuò)誤概率(諸如，位錯(cuò)誤率(BER)對(duì)于較高信噪比(SNR)不如它對(duì)于較低SNR那么快地逼近零時(shí)。本發(fā)明認(rèn)識(shí)到，錯(cuò)誤平底減輕方案 通常是計(jì)算復(fù)雜的，并且因此適用于利用主機(jī)CPU 270、370、470的離線處理。此外，對(duì)于圖2的SSD讀通道220，信號(hào)處理算法280可以包括一個(gè)或更多個(gè)替代的采用比讀通道220中的專用信號(hào)處理模塊230高的精度和/或計(jì)算復(fù)雜性的信號(hào)處理算法。另外，對(duì)于圖3的HDD讀通道320，信號(hào)處理算法380可以包括一個(gè)或更多個(gè)替代的采用比讀通道320中的專用模塊330高的精度和/或計(jì)算復(fù)雜性的環(huán)路、均衡或檢測(cè)算法。如先前指出的，在一個(gè)示例性的實(shí)現(xiàn)方式中，主機(jī)CPU 270、370、470以增加的精度和/或計(jì)算復(fù)雜性連續(xù)實(shí)現(xiàn)多個(gè)替代的信號(hào)處理或解碼算法280、380、480，直至先前故障的數(shù)據(jù)被成功解碼，諸如故障的扇區(qū)或頁(yè)的成功解碼。此外，主機(jī)CPU 270、370、470可以可選地實(shí)現(xiàn)一個(gè)或更多個(gè)錯(cuò)誤平底減輕方案直至故障的扇區(qū)或頁(yè)成功解碼。連續(xù)的替代的信號(hào)處理算法在一個(gè)特定的示例性實(shí)施例中，主機(jī)CPU 270、370、470以增加的精度和/或計(jì)算復(fù)雜性連續(xù)實(shí)現(xiàn)下面的替代的信號(hào)處理算法280、380、480中的一個(gè)或更多個(gè)，直至先前故障的數(shù)據(jù)被成功解碼(除非以另外的方式說(shuō)明，在上面所引述的文獻(xiàn)中詳細(xì)地說(shuō)明了這些算法)〇維特比檢測(cè)；〇軟輸出維特比檢測(cè)〇BCJR 檢測(cè)；〇單元間干擾減輕算法；以及〇軟解映射算法。連續(xù)的替代的解碼算法在一個(gè)特定的示例性實(shí)施例中，主機(jī)CPU 270、370、470以增加的精度和/或計(jì)算復(fù)雜性連續(xù)實(shí)現(xiàn)下面的替代的解碼算法280、380、480，直至先前故障的數(shù)據(jù)被成功解碼(除非以另外的方式說(shuō)明，在上面所引述的文獻(xiàn)中詳細(xì)地說(shuō)明了這些算法)〇和-積LDPC算法-對(duì)于全部消息和函數(shù)tp(x) = -log(tanh(x/2))利用高
分辨率浮點(diǎn)精度。〇最小和LDPC算法-對(duì)于全部消息利用大的字長(zhǎng)度(word length)。〇利用分層解碼器的LDPC解碼-見(jiàn)，例如，Hocevar所著的“A ReducedComplexity Decoder Architecture Via Layered Decoding of LDPC Codes”， IEEEWorkshop on Signal Processing Systems，107-12 (2004)(見(jiàn)，尤其是，式(9)至(13))，通過(guò)引用將其并入在此。連續(xù)的錯(cuò)誤平底減輕方案在一個(gè)特定的示例性實(shí)施例中，主機(jī)CPU 270、370、470以增加的精度和/或計(jì)算復(fù)雜性連續(xù)實(shí)現(xiàn)下面的錯(cuò)誤平底減輕方案280、380、480，直至先前故障的數(shù)據(jù)被成功解碼(除非以另外的方式說(shuō)明，在上面所引述的文獻(xiàn)中詳細(xì)地說(shuō)明了這些算法)〇平均解碼-見(jiàn)，例如，Stefan Laendner等人所著的“Algorithmic andCombinatorial Analysis of Trapping Sets in Structured LDPC Codes，，，WirelessNetworks,2005International Conference on Communications and Mobile Computing,Vol. I. 630-35 (2005)，通過(guò)引用將其并入在此。〇對(duì)于共同錯(cuò)誤碼型(Common Error Patterns)的校驗(yàn)子(syndrome)解碼(也稱 作俘獲集(trapping set))-使用預(yù)計(jì)算的查找表,其基于校驗(yàn)子(即，接收的向量的當(dāng)前硬判決和奇偶校驗(yàn)矩陣的乘)，提供錯(cuò)誤位向量。然后可以通過(guò)從當(dāng)前的硬判決向量減去該錯(cuò)誤向量來(lái)計(jì)算解碼的碼字。以軟件進(jìn)行的原始和/或中間數(shù)據(jù)的處理本發(fā)明的一個(gè)方面認(rèn)識(shí)到，隨著通用處理器變得更加強(qiáng)力并且在CPU中實(shí)現(xiàn)更多處理內(nèi)核，可以在CPU上以所需的數(shù)據(jù)率以軟件實(shí)現(xiàn)并執(zhí)行信號(hào)處理和/或數(shù)據(jù)解碼功能而無(wú)需利用專用的芯片或芯片內(nèi)核。圖5是允許讀通道算法在通用處理器上以軟件處理的存儲(chǔ)器系統(tǒng)500的替代實(shí)現(xiàn)方式的框圖。存儲(chǔ)器系統(tǒng)500可以用于硬盤驅(qū)動(dòng)器或固態(tài)盤。如圖5中所示，示例性的存儲(chǔ)器系統(tǒng)500包括存儲(chǔ)器介質(zhì)510，諸如閃存存儲(chǔ)器或硬盤；以及控制器550?？刂破?50將原始和/或中間數(shù)據(jù)傳遞至主機(jī)CPU 560 (諸如，通用處理器)。如圖5中所示，主機(jī)CPU 560接收所述原始和/或中間數(shù)據(jù)并利用一個(gè)或更多個(gè)信號(hào)處理算法570處理所述原始和/或中間數(shù)據(jù)，所述信號(hào)處理算法諸如，一個(gè)或更多個(gè)信號(hào)處理及解碼算法和/或一個(gè)或更多個(gè)“錯(cuò)誤平底”減輕方案，如上所述。主機(jī)CPU 560實(shí)現(xiàn)通常在讀通道中(諸如，在模塊230、240、330、340中)實(shí)現(xiàn)的信號(hào)處理及解碼功能。在一個(gè)示例性的實(shí)現(xiàn)方式中，主機(jī)CPU 560還實(shí)現(xiàn)通常由具有常規(guī)設(shè)計(jì)的控制器120 (圖I)實(shí)現(xiàn)的一部分功能。6是說(shuō)明整合有本發(fā)明的特征的讀通道控制處理過(guò)程600的示例性實(shí)現(xiàn)方式的流程圖。讀通道控制處理過(guò)程600可以例如，分別通過(guò)圖2-5中的控制器260、360、450、550實(shí)現(xiàn)。如圖6中所示，示例性的讀通道控制處理過(guò)程600最初在步驟610期間執(zhí)行可選的測(cè)試以確定是否存在一個(gè)或更多個(gè)預(yù)定的條件來(lái)觸發(fā)解碼器旁通。例如，所述預(yù)定的條件可以包括(i)檢測(cè)到解碼故障；(ii)檢測(cè)或解碼的數(shù)據(jù)的可靠性低(例如，檢測(cè)或解碼的數(shù)據(jù)的對(duì)數(shù)似然比的大小在閾值之下);或者(iii)要求離線地和/或以較低數(shù)據(jù)率處理原始或中間數(shù)據(jù)。如果在步驟610期間確定不存在一個(gè)或更多個(gè)預(yù)定的條件，于是程序控制返回步驟610直至這樣的條件存在。然而，如果在步驟610期間確定存在一個(gè)或更多個(gè)預(yù)定的條件，則讀通道控制處理過(guò)程600在步驟620期間通過(guò)配置復(fù)用器250、350和/或訪問(wèn)期望的旁通抽頭460獲得所述原始和/或中間數(shù)據(jù)。最終，在步驟630期間，讀通道控制處理過(guò)程600將所述原始和/或中間數(shù)據(jù)重定向(redirect)至通用處理器270、370、470、560，諸如與一個(gè)或更多個(gè)另外的應(yīng)用時(shí)間共享的通用處理器。以這樣的方式，處理器270、370、470、560被時(shí)間共享來(lái)提供以前由具有常規(guī)設(shè)計(jì)的讀通道125和控制器120 (圖I)提供的功能。以這樣的方式，處理器270、370、470、560實(shí)現(xiàn)信號(hào)處理、解碼或者錯(cuò)誤平底減輕算法，否則利用專用硬件模塊230、240、330,340,420-1至420-N實(shí)現(xiàn)所述信號(hào)處理、解碼或者錯(cuò)誤平底減輕算法。
處理過(guò)程、系統(tǒng)和產(chǎn)品的細(xì)節(jié)盡管這里的多個(gè)流程圖說(shuō)明了步驟的示例性的順序，但是順序可以被改變也是本發(fā)明的實(shí)施例。算法的各種排列被構(gòu)思作為本發(fā)明的替代實(shí)施例。盡管已經(jīng)就軟件程序中的處理步驟說(shuō)明了本發(fā)明的示例性實(shí)施例，但是如本領(lǐng)域技術(shù)人員將明白的，在數(shù)字領(lǐng)域中可以以軟件程序、以硬件通過(guò)電路元件或者狀態(tài)機(jī)、或者以軟件和硬件兩者的組合，來(lái)實(shí)現(xiàn)各種功能作為處理步驟。這樣的軟件可以被采用在例如數(shù)字信號(hào)處理器、專用集成電路、微控制器、或通用計(jì)算機(jī)中。這樣的硬件和軟件可以被實(shí)施在集成電路內(nèi)實(shí)現(xiàn)的電路內(nèi)。因此，本發(fā)明的功能可以以方法和用于踐行這些方法的裝置的形式來(lái)實(shí)施。本發(fā)明的一個(gè)或更多個(gè)方面可以以程序代碼的形式實(shí)施，例如，無(wú)論是存儲(chǔ)在存儲(chǔ)介質(zhì)中、加載到機(jī)器中和/或由機(jī)器執(zhí)行、或者通過(guò)某些傳輸介質(zhì)發(fā)送，其中，在程序代碼被加載到機(jī)器(諸如，計(jì)算機(jī))中并由機(jī)器執(zhí)行時(shí)，該機(jī)器成為用于踐行本發(fā)明的裝置。當(dāng)在通用處理器上實(shí)現(xiàn)時(shí)，程序代碼段與處理器組合來(lái)提供與特定邏輯電路類似操作的裝置。本發(fā)明也可以以集成電路、數(shù)字信號(hào)處理器、微處理器、和微控制器中的一個(gè)或更多個(gè)來(lái)實(shí)現(xiàn)。如本領(lǐng)域中已知的，在此討論的方法和裝置可以作為自身包括其上實(shí)施有計(jì)算機(jī)可讀代碼裝置的計(jì)算機(jī)可讀介質(zhì)的產(chǎn)品分發(fā)。計(jì)算機(jī)可讀程序代碼裝置是可操作來(lái)與計(jì)算機(jī)系統(tǒng)系統(tǒng)來(lái)執(zhí)行用于執(zhí)行所述方法的全部或者某些步驟或生成這里討論的裝置。所述計(jì)算機(jī)可讀介質(zhì)可以是可記錄介質(zhì)(例如，軟盤、硬盤驅(qū)動(dòng)器、壓縮盤、存儲(chǔ)卡、半導(dǎo)體裝置、芯片、專用集成電路(ASIC))或者可以是傳輸介質(zhì)(例如，利用時(shí)分多址、碼分多址、或其它射頻信道的包括光纖、萬(wàn)維網(wǎng)、線纜、或無(wú)線信道的網(wǎng)絡(luò))?？梢允褂眠m于與計(jì)算機(jī)系統(tǒng)一起使用的可以存儲(chǔ)信息的已知的或開發(fā)的任何介質(zhì)。計(jì)算機(jī)可讀代碼裝置可以是用于允許計(jì)算機(jī)讀取指令和數(shù)據(jù)的任何機(jī)制，諸如，磁性介質(zhì)上的磁性變化或壓縮盤表面上的高度變化。在此所述的計(jì)算機(jī)系統(tǒng)和服務(wù)器每一都包含存儲(chǔ)器，其將相關(guān)聯(lián)的處理器配置來(lái)實(shí)現(xiàn)在此公開的方法、步驟、和功能。所述存儲(chǔ)器可以是分布式的或本地的，所述處理器可以是分布式的或單個(gè)的。所述存儲(chǔ)器可以被實(shí)現(xiàn)為電、磁或光存儲(chǔ)器，或這些或其它類型的存儲(chǔ)裝置的組合。此外，術(shù)語(yǔ)“存儲(chǔ)器”應(yīng)當(dāng)被足夠?qū)挿旱卣J(rèn)為涵蓋任何能夠被從由相關(guān)聯(lián)的處理器訪問(wèn)的可尋址的空間中的地址讀取或?qū)懭氲皆摰刂返男畔?。就該定義而言，網(wǎng)絡(luò)上的信息也在存儲(chǔ)器的范圍內(nèi)，因?yàn)橄嚓P(guān)聯(lián)的處理器可以從網(wǎng)絡(luò)取回所述信息。應(yīng)當(dāng)理解，在此示出并說(shuō)明的實(shí)施例和變型僅僅是對(duì)本發(fā)明原理的說(shuō)明，并且本領(lǐng)域技術(shù)人員可以實(shí)現(xiàn)各種修改而不偏離本發(fā)明的精神和范圍。
權(quán)利要求
1.一種處理存儲(chǔ)器裝置的讀通道中至少ー個(gè)數(shù)據(jù)值的方法，所述方法包括 接收所述至少ー個(gè)數(shù)據(jù)值；以及 將所述至少ー個(gè)數(shù)據(jù)值提供以用于通用處理器的處理，其中所述至少一個(gè)數(shù)據(jù)值不是解碼的數(shù)據(jù)。
2.如權(quán)利要求I所述的方法，其中所述提供步驟在檢測(cè)到一個(gè)或更多個(gè)預(yù)定的觸發(fā)條件的情況下執(zhí)行。
3.如權(quán)利要求2所述的方法，其中所述ー個(gè)或更多個(gè)預(yù)定的觸發(fā)條件包括檢測(cè)到解碼故障。
4.如權(quán)利要求2所述的方法，其中所述ー個(gè)或更多個(gè)預(yù)定的觸發(fā)條件包括下列中的一個(gè)或更多個(gè)檢測(cè)到解碼故障，檢測(cè)或解碼的數(shù)據(jù)的可靠性低，期望離線地處理所述數(shù)據(jù)值，以及期望以較低數(shù)據(jù)率處理所述數(shù)據(jù)值。
5.如權(quán)利要求I所述的方法，其中所述提供步驟進(jìn)一歩包括選擇性地提供所述至少一個(gè)數(shù)據(jù)值以用于所述通用處理器的處理。
6.如權(quán)利要求5所述的方法，其中所述選擇性地提供所述至少一個(gè)數(shù)據(jù)值的步驟通過(guò)復(fù)用器執(zhí)行。
7.如權(quán)利要求I所述的方法，其中所述至少ー個(gè)數(shù)據(jù)值包括硬信息和軟信息中的ー個(gè)或更多個(gè)。
8.如權(quán)利要求I所述的方法,其中所述至少ー個(gè)數(shù)據(jù)值包括原始數(shù)據(jù)值和中間數(shù)據(jù)值中的一個(gè)或更多個(gè)。
9.如權(quán)利要求8所述的方法，進(jìn)ー步包括如下步驟在所述提供步驟之前，將所述原始數(shù)據(jù)值和中間數(shù)據(jù)值中的一個(gè)或更多個(gè)存儲(chǔ)在緩沖器中。
10.如權(quán)利要求I所述的方法，其中所述通用處理器實(shí)現(xiàn)下列中的ー個(gè)或更多個(gè)信號(hào)處理算法、解碼算法和錯(cuò)誤平底減輕方案。
11.如權(quán)利要求10所述的方法，其中所述解碼功能包括LDPC解碼算法。
12.如權(quán)利要求11所述的方法，其中所述LDPC解碼算法包括下列中的ー個(gè)或更多個(gè)置信傳播、消息傳遞、和積以及最小和算法。
13.如權(quán)利要求I其中所述的方法，其中所述通用處理器實(shí)現(xiàn)下列中的ー個(gè)或更多個(gè)維特比檢測(cè)功能、軟輸出維特比檢測(cè)功能、最大后驗(yàn)MAP檢測(cè)功能、和BCJR檢測(cè)功能。
14.如權(quán)利要求I所述的方法，其中所述通用處理器實(shí)現(xiàn)下列中的ー個(gè)或更多個(gè)単元間干擾減輕算法以及軟解映射算法。
15.如權(quán)利要求I所述的方法，其中所述通用處理器由主機(jī)CPU提供。
16.如權(quán)利要求I所述的方法，其中所述通用處理器連續(xù)實(shí)現(xiàn)多個(gè)信號(hào)處理算法。
17.如權(quán)利要求16所述的方法，其中所述多個(gè)信號(hào)處理算法被連續(xù)實(shí)現(xiàn)直至所述至少ー個(gè)數(shù)據(jù)值被成功解碼。
18.如權(quán)利要求16所述的方法，其中所述多個(gè)信號(hào)處理算法被以增加的精度和増加的復(fù)雜性中的ー個(gè)或更多個(gè)來(lái)連續(xù)實(shí)現(xiàn)。
19.一種用于處理從存儲(chǔ)器裝置獲得的至少ー個(gè)數(shù)據(jù)值的方法，所述方法包括 接收所述至少ー個(gè)數(shù)據(jù)值；以及 利用通用處理器處理所述至少ー個(gè)數(shù)據(jù)值，其中所述至少一個(gè)數(shù)據(jù)值不是解碼的數(shù)據(jù)。
20.如權(quán)利要求19所述的方法，其中所述至少ー個(gè)數(shù)據(jù)值包括原始數(shù)據(jù)值和中間數(shù)據(jù)值中的一個(gè)或更多個(gè)。
21.如權(quán)利要求20所述的方法，進(jìn)ー步包括如下步驟在所述處理步驟之前，將所述原始數(shù)據(jù)值和中間數(shù)據(jù)值中的一個(gè)或更多個(gè)存儲(chǔ)在緩沖器中。
22.如權(quán)利要求19所述的方法，其中所述存儲(chǔ)器裝置是閃存存儲(chǔ)器裝置。
23.如權(quán)利要求19所述的方法，其中所述通用處理器由主機(jī)CPU提供。
24.如權(quán)利要求19所述的方法，其中所述處理步驟在檢測(cè)到一個(gè)或更多個(gè)預(yù)定的觸發(fā)條件的情況下執(zhí)行。
25.如權(quán)利要求24所述的方法，其中所述ー個(gè)或更多個(gè)預(yù)定的觸發(fā)條件包括檢測(cè)到解碼故障。
26.如權(quán)利要求24所述的方法，其中所述ー個(gè)或更多個(gè)預(yù)定的觸發(fā)條件包括下列中的一個(gè)或更多個(gè)檢測(cè)到解碼故障、檢測(cè)或解碼的數(shù)據(jù)的可靠性低，期望離線地處理所述數(shù)據(jù)值、以及期望以較低數(shù)據(jù)率處理所述數(shù)據(jù)值。
27.如權(quán)利要求19所述的方法，其中所述處理步驟進(jìn)一歩包括選擇性地提供所述至少一個(gè)數(shù)據(jù)值以用于所述通用處理器的處理的步驟。
28.如權(quán)利要求27所述的方法，其中所述選擇性地提供所述至少ー個(gè)數(shù)據(jù)值的步驟通過(guò)復(fù)用器執(zhí)行。
29.如權(quán)利要求19所述的方法，其中所述至少ー個(gè)數(shù)據(jù)值包括硬信息和軟信息中的一個(gè)或更多個(gè)。
30.如權(quán)利要求19所述的方法，其中所述通用處理器實(shí)現(xiàn)下列中的ー個(gè)或更多個(gè)信號(hào)處理算法、解碼算法和錯(cuò)誤平底減輕方案。
31.如權(quán)利要求30所述的方法，其中所述解碼功能包括LDPC解碼算法。
32.如權(quán)利要求31所述的方法，其中所述LDPC解碼算法包括下列中的ー個(gè)或更多個(gè)置信傳播、消息傳遞、和積以及最小和算法。
33.如權(quán)利要求19所述的方法，其中所述通用處理器實(shí)現(xiàn)下列中的ー個(gè)或更多個(gè)維特比檢測(cè)功能、軟輸出維特比檢測(cè)功能、最大后驗(yàn)MAP檢測(cè)功能、和BCJR檢測(cè)功能。
34.如權(quán)利要求19所述的方法，其中所述通用處理器連續(xù)實(shí)現(xiàn)多個(gè)信號(hào)處理算法。
35.如權(quán)利要求34所述的方法，其中所述多個(gè)信號(hào)處理算法被連續(xù)實(shí)現(xiàn)直至所述至少ー個(gè)數(shù)據(jù)值被成功解碼。
36.如權(quán)利要求34所述的方法，其中所述多個(gè)信號(hào)處理算法被以增加的精度和增加的復(fù)雜性中的ー個(gè)或更多個(gè)來(lái)連續(xù)實(shí)現(xiàn)。
37.如權(quán)利要求19所述的方法，其中所述通用處理器實(shí)現(xiàn)下列中的ー個(gè)或更多個(gè)單元間干擾減輕算法以及軟解映射算法。
38.一種用于處理從存儲(chǔ)器裝置獲得的至少ー個(gè)數(shù)據(jù)值的方法，所述方法包括 接收所述至少ー個(gè)數(shù)據(jù)值；以及 將所述至少ー個(gè)數(shù)據(jù)值重定向至通用處理器，其中所述至少一個(gè)數(shù)據(jù)值不是解碼的數(shù)據(jù)。
39.如權(quán)利要求38所述的方法，進(jìn)ー步包括以下步驟如果ー個(gè)或更多個(gè)預(yù)定的旁通條件存在則有條件地執(zhí)行所述重定向步驟。
40.如權(quán)利要求39所述的方法，其中所述預(yù)定的條件包括下列中的ー個(gè)或更多個(gè)檢測(cè)到解碼故障，檢測(cè)或解碼的數(shù)據(jù)的可靠性低，要求離線地處理所述至少ー個(gè)數(shù)據(jù)值，以及要求以較低數(shù)據(jù)率處理所述至少ー個(gè)數(shù)據(jù)值。
41.如權(quán)利要求39所述的方法，其中與一個(gè)或更多個(gè)另外的應(yīng)用時(shí)間共享所述通用處理器。
42.如權(quán)利要求39所述的方法，其中利用復(fù)用器和旁通抽頭輸入中的一個(gè)或更多個(gè)執(zhí)行所述重定向步驟。
43.ー種用于處理存儲(chǔ)器裝置的讀通道中至少ー個(gè)數(shù)據(jù)值的系統(tǒng)，包括 存儲(chǔ)器；和 至少ー個(gè)處理器，其耦接至所述存儲(chǔ)器，操作來(lái) 接收所述至少ー個(gè)數(shù)據(jù)值；以及 將所述至少ー個(gè)數(shù)據(jù)值提供以用于通用處理器的處理，其中所述至少一個(gè)數(shù)據(jù)值不是解碼的數(shù)據(jù)。
44.一種用于處理從存儲(chǔ)器裝置獲得的至少ー個(gè)數(shù)據(jù)值的系統(tǒng)，包括 存儲(chǔ)器；和 至少ー個(gè)處理器，其耦接至所述存儲(chǔ)器，操作來(lái) 接收所述至少ー個(gè)數(shù)據(jù)值；以及 將所述至少ー個(gè)數(shù)據(jù)值重定向至通用處理器，其中所述至少一個(gè)數(shù)據(jù)值不是解碼的數(shù)據(jù)。
全文摘要
提供用于處理存儲(chǔ)器裝置的讀通道中的數(shù)據(jù)值的方法和裝置。數(shù)據(jù)值被提供至通用處理器以進(jìn)行處理。所述數(shù)據(jù)值不是解碼的數(shù)據(jù)，并且可以包括原始數(shù)據(jù)值和中間數(shù)據(jù)值中的一個(gè)或更多個(gè)。例如可以在檢測(cè)到一個(gè)或更多個(gè)預(yù)定的觸發(fā)條件時(shí)將所述數(shù)據(jù)值提供到所述通用處理器。所述數(shù)據(jù)值可以從存儲(chǔ)器裝置獲得并然后將其重定向到通用處理器。所述數(shù)據(jù)值不是解碼的數(shù)據(jù)。如果一個(gè)或更多個(gè)預(yù)定的旁通條件存在，則可以有條件地執(zhí)行重定向?？蛇x地，所述通用處理器被與一個(gè)或更多個(gè)另外的應(yīng)用時(shí)間共享。
文檔編號(hào)G06F11/08GK102696022SQ200980163238
公開日2012年9月26日 申請(qǐng)日期2009年11月30日 優(yōu)先權(quán)日2009年11月30日
發(fā)明者E·F·哈拉施, N·格雷弗 申請(qǐng)人:Lsi公司