專利名稱：一體化pci總線主機(jī)共享裝置的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及一種主機(jī)共享裝置，具體地說，是一種基于PCI總線的主機(jī)共享
裝置。
背景技術(shù)：
現(xiàn)有自動(dòng)化測(cè)量、工業(yè)控制或圖像顯示系統(tǒng)中，需要一臺(tái)控制主機(jī)控制十幾甚至 幾十個(gè)功能設(shè)備。PCI總線能夠方便地進(jìn)行擴(kuò)展，提供多個(gè)PCI插槽，在此類系統(tǒng)中廣泛應(yīng) 用。從而解決了在同一系統(tǒng)中多PCI設(shè)備共存的問題，使多PCI設(shè)備共用一臺(tái)控制主機(jī)。 但是，現(xiàn)有基于PCI總線的主機(jī)共享裝置中采用的主控芯片不具有PCI接口 ，需要 使用PCI橋芯片進(jìn)行轉(zhuǎn)接，將主控芯片的數(shù)據(jù)信號(hào)格式轉(zhuǎn)換為PCI格式，再把信號(hào)發(fā)送到相 應(yīng)的PCI插槽上。 現(xiàn)有主機(jī)共享裝置存在的技術(shù)弊端體現(xiàn)在使用PCI橋芯片進(jìn)行數(shù)據(jù)轉(zhuǎn)換，使系 統(tǒng)工作效率降低；PCI橋芯片與PCI設(shè)備通信異常時(shí)，系統(tǒng)容易丟失數(shù)據(jù)或者死機(jī)；當(dāng)主機(jī) 需要控制的PCI設(shè)備數(shù)量較大時(shí)，由于PCI橋芯片的驅(qū)動(dòng)功率不夠，需再添加驅(qū)動(dòng)芯片，從 而增加信號(hào)延時(shí)，需要降低時(shí)鐘信號(hào)的頻率，使數(shù)據(jù)處理速度降低。

發(fā)明內(nèi)容本實(shí)用新型的目的在于，解決現(xiàn)有主機(jī)共享裝置主控芯片不具有PCI接口 ，需要 通過其他芯片進(jìn)行數(shù)據(jù)轉(zhuǎn)換，工作效率低的技術(shù)問題。 為達(dá)到上述目的，本實(shí)用新型提供一種一體化PCI總線主機(jī)共享裝置，所述所述 主機(jī)共享裝置由主控模塊和背板模塊構(gòu)成； 所述主控模塊具有主控芯片，內(nèi)部集成PCI主設(shè)備，具有PCI總線接口 ； 所述背板模塊包括可編程邏輯器件、第一 PCI總線、多個(gè)PCI插槽； 所述PCI主設(shè)備與第一 PCI總線連接，所述第一 PCI總線與PCI插槽連接，PCI設(shè)
備置于并列設(shè)置的PCI插槽內(nèi)； 所述可編程邏輯器件分別與各個(gè)PCI插槽連接，控制每個(gè)PCI設(shè)備的供電以及數(shù) 據(jù)通路； 所述可編程邏輯器件連接所述主控芯片的通用輸入輸出管腳，接收所述主控芯片 的控制信號(hào)。 本實(shí)用新型還提供一種一體化PCI總線主機(jī)共享裝置，所述主機(jī)共享裝置由主控 模塊和背板模塊構(gòu)成； 所述主控模塊具有主控芯片，內(nèi)部集成PCI主設(shè)備，具有PCI總線接口 ； 所述背板模塊包括第二 PCI總線和至少一模塊組； 所述模塊組由PCI擴(kuò)展橋、可編程邏輯器件、第三PCI總線和多個(gè)PCI插槽構(gòu)成； 所述PCI擴(kuò)展橋通過所述第二 PCI總線與所述PCI主設(shè)備相接； 所述PCI擴(kuò)展橋通過所述第三PCI總線與PCI插槽連接，PCI設(shè)備置于并列設(shè)置的PCI插槽內(nèi)； 所述可編程邏輯器件分別與各個(gè)PCI插槽連接，控制每個(gè)PCI設(shè)備的供電以及數(shù) 據(jù)通路； 所述可編程邏輯器件與所述PCI擴(kuò)展橋的通用輸入輸出管腳連接。 本實(shí)用新型的有益效果在于，一是主控芯片和PCI設(shè)備直接接入PCI總線，分別作 為PCI總線的主設(shè)備和從設(shè)備，直接通信，將主控設(shè)備、PCI設(shè)備以背板為基礎(chǔ)構(gòu)建了完整 的PCI總線工作模式，沒有轉(zhuǎn)換冗余，無需驅(qū)動(dòng)芯片，無需降低時(shí)鐘頻率，信號(hào)通信效率高， 工作穩(wěn)定；二是按照PCI總線的特點(diǎn)將大數(shù)量的PCI設(shè)備分組驅(qū)動(dòng)管理，放棄一組驅(qū)動(dòng)芯片 驅(qū)動(dòng)管理所有PCI設(shè)備的方式，高效穩(wěn)定。

圖1為實(shí)用新型一體化PCI總線主機(jī)共享裝置第一實(shí)施例的結(jié)構(gòu)示意圖； 圖2為第一實(shí)施例應(yīng)用于防偽稅控主機(jī)共享裝置的示意圖； 圖3為第二實(shí)施例中背板模塊結(jié)構(gòu)示意圖； 圖4為第二實(shí)施例應(yīng)用于防偽稅控主機(jī)共享裝置的示意圖； 圖5為第三實(shí)施例中背板模塊結(jié)構(gòu)示意圖； 圖6為第三實(shí)施例應(yīng)用于防偽稅控主機(jī)共享裝置的示意圖。 附圖標(biāo)記說明 1-主機(jī)共享裝置；10-主控模塊；ll-主控芯片；111-內(nèi)核；112_PCI主設(shè)備；
12-開關(guān)電源；13-對(duì)外通信接口 ；14-快閃存儲(chǔ)芯片(FLASH) ;141-啟動(dòng)快閃存儲(chǔ)芯片 (BOOT FLASH) ; 142-應(yīng)用程序閃存儲(chǔ)芯片(應(yīng)用程序FLASH) ;20-背板模塊；200-第一模
塊組；200'-第二模塊組；21-PCI擴(kuò)展橋；22-可編程邏輯器件；23_PCI總線；24_PCI插槽；
25-金稅卡；26-讀卡器接口 ；27-讀卡器開關(guān)；21' -PCI擴(kuò)展橋；22'-可編程邏輯器件； 23' -PCI總線；24' -PCI插槽；25'-金稅卡；26'-讀卡器接口 ；27'-讀卡器開關(guān)；29_PCI
總線；30-讀卡裝置。
具體實(shí)施方式下面結(jié)合具體實(shí)施例和附圖對(duì)本實(shí)用新型的結(jié)構(gòu)和特點(diǎn)進(jìn)行描述。 如圖1所示，為本實(shí)用新型一體化PCI總線主機(jī)共享裝置1的結(jié)構(gòu)圖。本裝置包
括主控模塊10和背板模塊20。主控模塊10與背板模塊20連接。 主控模塊IO包括主控芯片11、開關(guān)電源12、對(duì)外通信接口 13、快閃存儲(chǔ)芯片 (FLASH) 14和同步動(dòng)態(tài)隨機(jī)存儲(chǔ)單元(SDRAM) 15。 主控芯片11采用AMCC 405EP，其內(nèi)部集成POWER PC內(nèi)核111和PCI主設(shè)備112。 主控芯片11集成PCI總線接口 ，工作在PCI主模式，連接在背板模塊20的PCI總線23上， PCI總線23上的所有通信由主控芯片的PCI主設(shè)備112發(fā)起。 對(duì)外通信接口 13為USB接口、以太網(wǎng)口或者串行接口。外部計(jì)算機(jī)通過對(duì)外通信 接口 13控制并操作主機(jī)共享裝置1。 快閃存儲(chǔ)芯片(FLASH) 14包括啟動(dòng)快閃存儲(chǔ)芯片(BOOT FLASH) 141和應(yīng)用程 序閃存儲(chǔ)芯片(應(yīng)用程序FLASH) 142。其中，啟動(dòng)快閃存儲(chǔ)芯片(BOOTFLASH) 141采用AM29LV160，容量為2MB，用于存儲(chǔ)Boot Loader。應(yīng)用程序閃存儲(chǔ)芯片(應(yīng)用程序FLASH) 142 采用兩片S29GL128N90共32MB，用來存放操作系統(tǒng)和應(yīng)用程序。 同步動(dòng)態(tài)隨機(jī)存儲(chǔ)單元(SDRAM) 15采用4片MT48LC16M16單片，容量共128MB，用 于系統(tǒng)運(yùn)行中臨時(shí)數(shù)據(jù)存放。 快閃存儲(chǔ)芯片(FLASH) 14、同步動(dòng)態(tài)隨機(jī)存儲(chǔ)單元(SDRAM) 15和主控芯片11的外 部總線連接。 背板模塊20為符合PCI標(biāo)準(zhǔn)的電路背板。 第一實(shí)施例中背板模塊20的結(jié)構(gòu)如圖1所示。在本實(shí)施例中，背板模塊20包括 可編程邏輯器件(CPLD) 22、 PCI總線23和PCI插槽24。 PCI總線23與PCI主設(shè)備112相連接，并與多個(gè)PCI插槽24連接。PCI設(shè)備置 于并列設(shè)置的PCI插槽24內(nèi)，通過PCI總線23和PCI主設(shè)備112相連。可編程邏輯器件 (CPLD) 22分別與各個(gè)PCI插槽24連接，控制每個(gè)PCI設(shè)備的供電以及數(shù)據(jù)通路?？删幊踢?輯器件(CPLD)22連接主控芯片11的通用輸入輸出管腳(GPIO)，接收主控芯片11的控制 信號(hào)。根據(jù)輸入信號(hào)中PCI設(shè)備編號(hào)選通相應(yīng)PCI插槽24，以便PCI設(shè)備能和PCI主設(shè)備 112通信。 在應(yīng)用時(shí)，PCI主設(shè)備可以為顯卡、聲卡、網(wǎng)卡、內(nèi)置Modem、內(nèi)置ADSLModem、 USB2. 0卡、IEEE 1394卡、IDE接口卡、RAID卡、電視卡、視頻采集卡或其他種類的擴(kuò)展卡。 典型地，可應(yīng)用于防偽稅控的主機(jī)共享裝置中，如圖2所示為背板模塊20的結(jié)構(gòu) 圖。背板模塊20進(jìn)一步包括讀卡器接口 26和讀卡器開關(guān)27。使用時(shí)，金稅卡25插設(shè)于 PCI插槽24中，背板模塊20與外部讀卡裝置30相連接。外部讀卡裝置30內(nèi)設(shè)置讀卡器。 PCI總線23與多個(gè)PCI插槽24連接。金稅卡25置于并列設(shè)置的PCI插槽24內(nèi)， 通過PCI總線23和PCI主設(shè)備112相連。 讀卡器接口 26為DB9接口 ，并列設(shè)置于PCI插槽24 —側(cè)。每個(gè)讀卡器接口 26對(duì) 應(yīng)一讀卡器開關(guān)27，讀卡器接口 26與相應(yīng)的讀卡器開關(guān)27串聯(lián)連接。讀卡器接口 26與讀 卡器開關(guān)27串聯(lián)后，并聯(lián)到一起，再與外部讀卡裝置30連接。 可編程邏輯器件(CPLD) 22分別與各個(gè)PCI插槽24和讀卡器開關(guān)27電連接。控 制每個(gè)PCI設(shè)備和讀卡器的供電以及數(shù)據(jù)通路的開關(guān)。 可編程邏輯器件(CPLD)22連接主控芯片11的通用輸入輸出管腳(GPIO)，接收主
控芯片11的控制信號(hào)。根據(jù)輸入信號(hào)中PCI設(shè)備和讀卡器接口編號(hào)，選通相應(yīng)接口，以便
PCI設(shè)備能和PCI主設(shè)備112通信，讀卡器接口 26能連接通外部讀卡裝置30。 第一實(shí)施例適用于PCI設(shè)備數(shù)量較少的情況，利用主控芯片11中內(nèi)部集成的PCI
主設(shè)備112，將主控芯片11、 PCI設(shè)備以背板為基礎(chǔ)構(gòu)建了完整的PCI總線工作模式，沒有
轉(zhuǎn)換冗余，無需驅(qū)動(dòng)芯片，無需降低時(shí)鐘頻率，信號(hào)通信效率高，工作穩(wěn)定。 圖3所示為第二實(shí)施例中背板模塊20的結(jié)構(gòu)圖。在本實(shí)施例中，背板模塊20包
括第一模塊組200。第一模塊組200由PCI擴(kuò)展橋21、可編程邏輯器件(CPLD) 22、PCI總線
23和PCI插槽24組成。 背板模塊20設(shè)有PCI總線29 。 PCI擴(kuò)展橋21通過PCI總線29與PCI主設(shè)備 112連接，并通過PCI總線23與多個(gè)PCI插槽24連接。在本實(shí)施例中，PCI擴(kuò)展橋21為 PI7C8150A，每個(gè)PI7C8150A可通過PCI總線23與多個(gè)PCI插槽24連接。PCI設(shè)備置于并列設(shè)置的PCI插槽24內(nèi)，通過PCI擴(kuò)展橋PI7C8150A和PCI主設(shè)備112相連。 可編程邏輯器件(CPLD)22連接PCI擴(kuò)展橋21的通用輸入輸出管腳，并分別與各 個(gè)PCI插槽24連接。主控芯片11通過PCI擴(kuò)展橋31中的通用輸入輸出管腳(GPIO)發(fā) 信號(hào)給可編程邏輯器件(CPLD)32，控制每個(gè)PCI設(shè)備供電以及數(shù)據(jù)通路?？删幊踢壿嬈骷?(CPLD)22根據(jù)輸入信號(hào)中PCI設(shè)備編號(hào)，選通或關(guān)閉相應(yīng)接口，以便PCI設(shè)備能和PCI主設(shè) 備112通信。 圖4所示為當(dāng)?shù)诙?shí)施例應(yīng)用于防偽稅控主機(jī)共享裝置中時(shí)，背板模塊20的結(jié)構(gòu) 圖。第一模塊組200進(jìn)一步包括讀卡器接口 26和讀卡器開關(guān)27。使用時(shí)，金稅卡25插設(shè) 于PCI插槽24中，背板模塊30與外部讀卡裝置30相連接。外部讀卡裝置30內(nèi)設(shè)置讀卡 器。 讀卡器接口 26和讀卡器開關(guān)27與其它元件的連接方式與第一實(shí)施例中相同。本 實(shí)施例與第一實(shí)施例的區(qū)別在于，可編程邏輯器件(CPLD)22連接PCI擴(kuò)展橋21的通用輸 入輸出管腳(GPIO)，接收主控芯片11的控制信號(hào)。根據(jù)輸入信號(hào)中PCI設(shè)備和讀卡器接口 編號(hào)，選通相應(yīng)接口，以便PCI設(shè)備能和PCI主設(shè)備112通信，讀卡器接口 26能連接通外部 讀卡裝置30。 圖5所示為第三實(shí)施例中背板模塊20的結(jié)構(gòu)圖。在本實(shí)施例中，背板模塊20包 括第一模塊組200和第二模塊組200'。第二模塊組200'由PCI擴(kuò)展橋21'、可編程邏輯器 件(CPLD)22'、 PCI總線23'和PCI插槽24'組成。第二模塊組200'的結(jié)構(gòu)和第一模塊組 200相同。第二模塊組200'的PCI擴(kuò)展橋21'通過PCI總線29與PCI主設(shè)備112通信。 通過擴(kuò)展第二模塊組200'，可以增加PCI設(shè)備的數(shù)量。在應(yīng)用時(shí)，還可以在PCI規(guī)范允許的
范圍擴(kuò)展第三模塊組、第四模塊組......，擴(kuò)展模塊組的數(shù)量并不能限定本實(shí)用新型的保
護(hù)范圍。 圖6所示為當(dāng)?shù)谌龑?shí)施例應(yīng)用于防偽稅控主機(jī)共享裝置中時(shí)，背板模塊20的結(jié)構(gòu) 圖。第二模塊組200'中的讀卡器接口 26'與讀卡器開關(guān)27'串聯(lián)后，并聯(lián)到一起，與外部 讀卡裝置30連接。第二模塊組200'的工作方式與第二實(shí)施例中第一模塊組200相同。 第二和第三實(shí)施例適用于PCI設(shè)備數(shù)量較多的情況，第二和第三實(shí)施例針對(duì)數(shù)量 較多的PCI設(shè)備共享一臺(tái)主機(jī)時(shí)，按照PCI總線的特點(diǎn)將大數(shù)量的PCI設(shè)備分組驅(qū)動(dòng)管理， 從而構(gòu)建了高效的通信總線，避免信號(hào)轉(zhuǎn)換的費(fèi)時(shí)和畸變，按照PCI標(biāo)準(zhǔn)總線結(jié)構(gòu)搭建大 數(shù)量PCI設(shè)備的管理裝置，高效穩(wěn)定。 以上對(duì)本實(shí)用新型的描述是說明性的，而非限制性的，本專業(yè)技術(shù)人員理解，在權(quán) 利要求限定的精神與范圍之內(nèi)可對(duì)其進(jìn)行許多修改、變化或等效，但是它們都將落入本實(shí) 用新型的保護(hù)范圍內(nèi)。
權(quán)利要求一種一體化PCI總線主機(jī)共享裝置，其特征在于，所述主機(jī)共享裝置由主控模塊和背板模塊構(gòu)成；所述主控模塊具有主控芯片，內(nèi)部集成PCI主設(shè)備，具有PCI總線接口；所述背板模塊包括可編程邏輯器件、第一PCI總線、多個(gè)PCI插槽；所述PCI主設(shè)備與第一PCI總線連接，所述第一PCI總線與PCI插槽連接，PCI設(shè)備置于并列設(shè)置的PCI插槽內(nèi)；所述可編程邏輯器件分別與各個(gè)PCI插槽連接，控制每個(gè)PCI設(shè)備的供電以及數(shù)據(jù)通路；所述可編程邏輯器件連接所述主控芯片的通用輸入輸出管腳，接收所述主控芯片的控制信號(hào)。
2. 如權(quán)利要求1所述的主機(jī)共享裝置，其特征在于，所述背板模塊進(jìn)一步包括多個(gè)讀 卡器接口和多個(gè)讀卡器開關(guān)；每一讀卡器接口對(duì)應(yīng)一讀卡器開關(guān)，讀卡器接口與相應(yīng)的讀卡器開關(guān)串聯(lián)連接后，并 聯(lián)到一起，與外部讀卡裝置連接；所述可編程邏輯器件分別與各個(gè)讀卡器開關(guān)連接。
3. —種一體化PCI總線主機(jī)共享裝置，其特征在于，所述主機(jī)共享裝置由主控模塊和 背板模塊構(gòu)成；所述主控模塊具有主控芯片，內(nèi)部集成PCI主設(shè)備，具有PCI總線接口 ； 所述背板模塊包括第二PCI總線和至少一模塊組；所述模塊組由PCI擴(kuò)展橋、可編程邏輯器件、第三PCI總線和多個(gè)PCI插槽構(gòu)成； 所述PCI擴(kuò)展橋通過所述第二 PCI總線與所述PCI主設(shè)備相接；所述PCI擴(kuò)展橋通過所述第三PCI總線與PCI插槽連接，PCI設(shè)備置于并列設(shè)置的PCI 插槽內(nèi)；所述可編程邏輯器件分別與各個(gè)PCI插槽連接，控制每個(gè)PCI設(shè)備的供電以及數(shù)據(jù)通路；所述可編程邏輯器件與所述PCI擴(kuò)展橋的通用輸入輸出管腳連接。
4. 如權(quán)利要求3所述的主機(jī)共享裝置，其特征在于，所述模塊組進(jìn)一步包括多個(gè)讀卡 器接口和多個(gè)讀卡器開關(guān)；所述每一讀卡器接口對(duì)應(yīng)一讀卡器開關(guān)，讀卡器接口與相應(yīng)的讀卡器開關(guān)串聯(lián)連接 后，并聯(lián)到一起，與外部讀卡裝置連接；所述可編程邏輯器件分別與各個(gè)讀卡器開關(guān)連接。
專利摘要一種一體化PCI總線主機(jī)共享裝置，由主控模塊和背板模塊構(gòu)成；所述主控模塊具有主控芯片，內(nèi)部集成PCI主設(shè)備，具有PCI總線接口；所述背板模塊包括可編程邏輯器件、PCI總線、多個(gè)PCI插槽；所述PCI主設(shè)備與PCI總線連接，所述PCI總線與PCI插槽連接，PCI設(shè)備置于并列設(shè)置的PCI插槽內(nèi)；所述可編程邏輯器件分別與各個(gè)PCI插槽連接，控制每個(gè)PCI設(shè)備的供電以及數(shù)據(jù)通路；所述可編程邏輯器件連接所述主控芯片的通用輸入輸出管腳，接收所述主控芯片的控制信號(hào)主控芯片和PCI設(shè)備可直接接入PCI總線，分別作為PCI總線的主設(shè)備和從設(shè)備，直接通信。背板模塊可設(shè)置多個(gè)PCI擴(kuò)展橋，分組管理多個(gè)PCI設(shè)備。
文檔編號(hào)G06F13/40GK201440266SQ200920110749
公開日2010年4月21日 申請(qǐng)日期2009年8月7日 優(yōu)先權(quán)日2009年8月7日
發(fā)明者宋曉林, 張平, 李萬杰, 洪巖, 王招凱, 王永志, 甘景全 申請(qǐng)人:航天信息股份有限公司