專利名稱：一種主設(shè)備及數(shù)據(jù)讀取和寫入方法
技術(shù)領(lǐng)域：
本發(fā)明涉及數(shù)據(jù)讀寫領(lǐng)域，尤其涉及一種主設(shè)備及應(yīng)用于主設(shè)備與從設(shè)備進(jìn)行數(shù)據(jù)交互的數(shù)據(jù)讀取和寫入方法。
背景技術(shù)：
目前，在主設(shè)備與從設(shè)備(如存儲(chǔ)卡等)之間進(jìn)行數(shù)據(jù)交互時(shí)，其數(shù)據(jù)交互示意圖如圖l所示。當(dāng)主設(shè)備將存儲(chǔ)的數(shù)據(jù)寫入從設(shè)備時(shí)，主設(shè)備使用輸出時(shí)鐘驅(qū)動(dòng)數(shù)據(jù)輸出給從設(shè)備，同時(shí)輸出同步時(shí)鐘或輸出使用同步時(shí)鐘生成的同步信號(hào)給從設(shè)備，從設(shè)備使用接收的同步時(shí)鐘或同步信號(hào)采集接收的數(shù)據(jù)；當(dāng)主設(shè)備讀取從設(shè)備存儲(chǔ)的數(shù)據(jù)時(shí)，主設(shè)備首先輸出同步時(shí)鐘或輸出使用同步時(shí)鐘生成的同步信號(hào)給從設(shè)備，從設(shè)備使用接收的同步時(shí)鐘或同步信號(hào)驅(qū)動(dòng)數(shù)據(jù)輸出，主設(shè)備接收從設(shè)備輸出的數(shù)據(jù)，并使用采集時(shí)鐘采集接收的數(shù)據(jù)。在從設(shè)備或主設(shè)備釆集接收的數(shù)據(jù)時(shí)，需要滿足建立時(shí)間和保持時(shí)間的要求，即建立時(shí)間和保持時(shí)間分別大于要求的最小建立時(shí)間和最小保持時(shí)間，否則可能出現(xiàn)采集數(shù)據(jù)錯(cuò)誤。
圖2所示為在時(shí)鐘上升沿采集數(shù)據(jù)時(shí)建立時(shí)間和保持時(shí)間示意圖，其中，建立時(shí)間是指在觸發(fā)器的時(shí)鐘信號(hào)上升沿到來以前，數(shù)據(jù)穩(wěn)定不變的時(shí)間；保持時(shí)間是指在觸發(fā)器的時(shí)鐘信號(hào)上升沿到來以后，數(shù)據(jù)穩(wěn)定不變的時(shí)間。數(shù)據(jù)穩(wěn)定傳輸必須滿足建立時(shí)間和保持時(shí)間的要求。
采用上述技術(shù)，當(dāng)主設(shè)備讀取從設(shè)備存儲(chǔ)的數(shù)據(jù)時(shí)，以主設(shè)備輸出同步時(shí)鐘為例，主設(shè)備的同步時(shí)鐘與其內(nèi)部采集時(shí)鐘為同一時(shí)鐘，由于主設(shè)備從生成同步時(shí)鐘到輸出同步時(shí)鐘到達(dá)從設(shè)備、從設(shè)^f吏用接收的同步時(shí)鐘驅(qū)動(dòng)數(shù)據(jù)輸出和從設(shè)備輸出的數(shù)據(jù)到達(dá)主設(shè)備芯片內(nèi)部采集數(shù)據(jù)的D觸發(fā)器DFF (D typeflip-flop)都會(huì)存在一定延時(shí)，因此，主設(shè)備使用采集時(shí)鐘采集接收的數(shù)據(jù)時(shí)，有可能不滿足建立時(shí)間和保持時(shí)間的要求。
圖3所示為在時(shí)鐘下降沿驅(qū)動(dòng)數(shù)據(jù)輸出并在時(shí)鐘上升沿采集數(shù)據(jù)時(shí)不滿足建立時(shí)間的要求示意圖，其中，虛線箭頭所示分別為主設(shè)備生成的同步時(shí)鐘與到達(dá)從設(shè)備的同步時(shí)鐘之間的相位偏差、到達(dá)從設(shè)備的同步時(shí)鐘與從設(shè)備驅(qū)動(dòng)數(shù)據(jù)輸出的時(shí)鐘之間的相位偏差和從設(shè)備輸出的數(shù)據(jù)與到達(dá)主設(shè)備內(nèi)部的數(shù)據(jù)之間的相位偏差，因此，導(dǎo)致建立時(shí)間偏小，不滿足建立時(shí)間的要求。其他情況也可能不滿足保持時(shí)間的要求。在時(shí)鐘上升沿驅(qū)動(dòng)數(shù)據(jù)輸出，或在時(shí)鐘下降沿采集數(shù)據(jù)，或在主設(shè)備將存儲(chǔ)的數(shù)據(jù)寫入從設(shè)備，由于傳輸時(shí)鐘和傳輸數(shù)據(jù)需要一定時(shí)間，同樣可能出現(xiàn)不滿足建立時(shí)間或不滿足保持時(shí)間的要求的情況。
現(xiàn)有技術(shù)中解決上述問題的方法為降低時(shí)鐘頻率，用以P爭(zhēng)低傳輸時(shí)鐘和傳輸數(shù)據(jù)所需時(shí)間的影響，達(dá)到滿足建立時(shí)間和保持時(shí)間的要求的目的。但降低時(shí)鐘頻率，會(huì)導(dǎo)致數(shù)據(jù)傳輸速度降低，系統(tǒng)性能下降。

發(fā)明內(nèi)容
本發(fā)明實(shí)施例提供一種主設(shè)備，及應(yīng)用于該主設(shè)備與從設(shè)備進(jìn)行數(shù)據(jù)交互的數(shù)據(jù)讀取和寫入方法，用以在不降低數(shù)據(jù)傳輸速度的同時(shí)，避免釆集數(shù)據(jù)時(shí)不滿足建立時(shí)間和保持時(shí)間的要求，提高穩(wěn)定性。
本發(fā)明實(shí)施例提供一種主設(shè)備，包括
時(shí)鐘源，用于輸出其生成的內(nèi)部時(shí)鐘給相位偏差電路；
中央處理器，用于在所述主設(shè)備讀^U^設(shè)備存儲(chǔ)的數(shù)據(jù)時(shí)，輸出第一控制信號(hào)給所述相位偏差電路；其中，所述第一控制信號(hào)指示確定出的同步時(shí)鐘與采集時(shí)鐘的第一相位偏差關(guān)系；以及在所述主設(shè)備將存儲(chǔ)的數(shù)據(jù)寫入從設(shè)備時(shí)，輸出第二控制信號(hào)給所述相位偏差電路；其中，所述第二控制信號(hào)指示確定出的同步時(shí)鐘與輸出時(shí)鐘的第二相位偏差關(guān)系；
所述相位偏差電路，用于在所述主設(shè)備讀取從設(shè)備存儲(chǔ)的數(shù)據(jù)時(shí)，根據(jù)所述第 一控制信號(hào)和所述內(nèi)部時(shí)鐘，生成滿足所述第 一相位偏差關(guān)系的第 一同步
時(shí)鐘和第一采集時(shí)鐘；并輸出所述第一同步時(shí)鐘給同步輸出電路，輸出所述第一采集時(shí)鐘給數(shù)據(jù)輸入輸出電路；以及在所述主設(shè)備將存儲(chǔ)的數(shù)據(jù)寫入從設(shè)備時(shí)，根據(jù)所述第二控制信號(hào)和所述內(nèi)部時(shí)鐘，生成滿足所述第二相位偏差關(guān)系的第二同步時(shí)鐘和第 一輸出時(shí)鐘；并輸出所述第二同步時(shí)鐘給所述同步輸出電路，輸出所述第一輸出時(shí)鐘給所述數(shù)據(jù)輸入輸出電路；
所述同步輸出電路，用于在所述主設(shè)備讀取從設(shè)備存儲(chǔ)的數(shù)據(jù)時(shí)，輸出所述第一同步時(shí)鐘或輸出使用所述第一同步時(shí)鐘生成的第一同步信號(hào)給所述從設(shè)備；以及在所述主設(shè)備將存儲(chǔ)的數(shù)據(jù)寫入從設(shè)備時(shí)，輸出所述第二同步時(shí)鐘或輸出使用所述第二同步時(shí)鐘生成的第二同步信號(hào)給所述/人i殳備；
所述數(shù)據(jù)輸入輸出電路，用于在所述主設(shè)備讀取從設(shè)備存儲(chǔ)的數(shù)據(jù)時(shí)，使用所述第一采集時(shí)鐘采集所述從設(shè)備輸出的數(shù)據(jù)；以及在所述主設(shè)備將存儲(chǔ)的數(shù)據(jù)寫入從設(shè)備時(shí)，使用所述第 一輸出時(shí)鐘驅(qū)動(dòng)數(shù)據(jù)輸出給所述從設(shè)備。
所述相位偏差電路，根據(jù)所述第一控制信號(hào)和所述內(nèi)部時(shí)鐘，生成滿足所述第 一相位偏差關(guān)系的第 一同步時(shí)鐘和第一采集時(shí)鐘，具體為
將所述內(nèi)部時(shí)鐘作為第 一同步時(shí)鐘，才艮據(jù)所述第 一控制信號(hào)和所述內(nèi)部時(shí)鐘，生成與所述第一同步時(shí)鐘滿足所述第一相位偏差關(guān)系的第一采集時(shí)鐘；或者
對(duì)所述內(nèi)部時(shí)鐘進(jìn)行處理，得到不同于所述內(nèi)部時(shí)鐘的處理后時(shí)鐘，并將所述處理后時(shí)鐘作為第一同步時(shí)鐘，才艮據(jù)所述第一控制信號(hào)和所述內(nèi)部時(shí)鐘，生成與所述第 一同步時(shí)鐘滿足所述第一相位偏差關(guān)系的第 一采集時(shí)鐘；或者
將所述內(nèi)部時(shí)鐘作為第一采集時(shí)鐘，根據(jù)所述第一控制信號(hào)和所述內(nèi)部時(shí)鐘，生成與所述第一采集時(shí)鐘滿足所述第一相位偏差關(guān)系的第一同步時(shí)鐘；或者
對(duì)所述內(nèi)部時(shí)鐘進(jìn)行處理，得到不同于所述內(nèi)部時(shí)鐘的處理后時(shí)鐘，并將所述處理后時(shí)鐘作為第一采集時(shí)鐘，根據(jù)所述第一控制信號(hào)和所述內(nèi)部時(shí)鐘，生成與所述第 一采集時(shí)鐘滿足所述第 一相位偏差關(guān)系的第 一 同步時(shí)鐘。
所述相位偏差電路，根據(jù)所述第二控制信號(hào)和所述內(nèi)部時(shí)鐘，生成滿足所
述第二相位偏差關(guān)系的第二同步時(shí)鐘和第 一輸出時(shí)鐘，具體為
將所述內(nèi)部時(shí)鐘作為第二同步時(shí)鐘，才艮據(jù)所述第二控制信號(hào)和所述內(nèi)部時(shí)鐘，生成與所述第二同步時(shí)鐘滿足所述第二相位偏差關(guān)系的第一輸出時(shí)鐘；或者
對(duì)所述內(nèi)部時(shí)鐘進(jìn)行處理，得到不同于所述內(nèi)部時(shí)鐘的處理后時(shí)鐘，并將所述處理后時(shí)鐘作為第二同步時(shí)鐘，根據(jù)所述第二控制信號(hào)和所述內(nèi)部時(shí)鐘，生成與所述第二同步時(shí)鐘滿足所述第二相位偏差關(guān)系的第 一輸出時(shí)鐘；或者
將所述內(nèi)部時(shí)鐘作為第 一輸出時(shí)鐘，才艮據(jù)所述第二控制信號(hào)和所述內(nèi)部時(shí)鐘，生成與所述第一輸出時(shí)鐘滿足所述第二相位偏差關(guān)系的第二同步時(shí)鐘；或者
對(duì)所述內(nèi)部時(shí)鐘進(jìn)行處理，得到不同于所述內(nèi)部時(shí)鐘的處理后時(shí)鐘，并將所述處理后時(shí)鐘作為第 一輸出時(shí)鐘，根據(jù)所述第二控制信號(hào)和所述內(nèi)部時(shí)鐘，生成與所述第 一輸出時(shí)鐘滿足所述第二相位偏差關(guān)系的第二同步時(shí)鐘。
所述相位偏差電路，包括串聯(lián)的多個(gè)延時(shí)電路或并聯(lián)的多個(gè)延時(shí)電路；多選一選擇器；
所述延時(shí)電路，用于對(duì)其輸入時(shí)鐘延遲其對(duì)應(yīng)的延遲時(shí)長生成延遲時(shí)鐘，并輸出所述延遲時(shí)鐘給所述多選一選擇器；
所述多選一選擇器，用于根據(jù)所述第一控制信號(hào)或所述第二控制信號(hào)，從各所述延時(shí)電路輸出的所述延遲時(shí)鐘和所述內(nèi)部時(shí)鐘中選擇一個(gè)時(shí)鐘輸出。
本發(fā)明實(shí)施例還提供一種數(shù)據(jù)讀取方法，應(yīng)用于主設(shè)備讀取從設(shè)備存儲(chǔ)的數(shù)據(jù)，包括
確定出同步時(shí)鐘與采集時(shí)鐘的相位偏差；
根據(jù)所述相位偏差確定出滿足所述相位偏差關(guān)系的第 一 同步時(shí)鐘和第一采集時(shí)鐘；所述主設(shè)備輸出所述第一同步時(shí)鐘或輸出使用所述第一同步時(shí)鐘生成的第一同步信號(hào)給所述從設(shè)備，通過所述第一同步時(shí)鐘或所述第一同步信號(hào)控制
所述從設(shè)備驅(qū)動(dòng)數(shù)據(jù)輸出；以及使用所述第 一釆集時(shí)鐘采集所述從設(shè)備輸出的數(shù)據(jù)。
所述確定出同步時(shí)鐘與采集時(shí)鐘的相位偏差，具體包括根據(jù)傳輸所述同步時(shí)鐘或使用所述同步時(shí)鐘生成的同步信號(hào)的第一傳輸
延時(shí)和傳輸數(shù)據(jù)的第二傳輸延時(shí)，確定出所述同步時(shí)鐘與所述采集時(shí)鐘的相位
偏差；或者
設(shè)置所述同步時(shí)鐘與所述采集時(shí)鐘的初始相位偏差；當(dāng)所述主設(shè)備使用與所述初始相位偏差相對(duì)應(yīng)的采集時(shí)鐘采集數(shù)據(jù)正確時(shí)，將所述初始相位偏差確定為所述同步時(shí)鐘與所述采集時(shí)鐘的相位偏差；否則，調(diào)節(jié)所述同步時(shí)鐘與所述采集時(shí)鐘的相位偏差，直到采集數(shù)據(jù)正確，將采集數(shù)據(jù)正確時(shí)對(duì)應(yīng)的相位偏差確定為所述同步時(shí)鐘與所述采集時(shí)鐘的相位偏差。
根據(jù)所述第 一傳輸延時(shí)和所述第二傳輸延時(shí)，確定出所述同步時(shí)鐘與所述采集時(shí)鐘的相位偏差，具體為
將所述第一傳輸延時(shí)和所述第二傳輸延時(shí)的和值，確定為所述同步時(shí)鐘與所述采集時(shí)鐘的相位偏差；或者
將k倍的設(shè)置的最小調(diào)節(jié)相位偏差確定為所述同步時(shí)鐘與所述采集時(shí)鐘的相位偏差，其中，k為正整數(shù)，且k倍的所述最小調(diào)節(jié)相位偏差與所述第一傳輸延時(shí)和所述第二傳輸延時(shí)的和值的差值小于所述最小調(diào)節(jié)相位偏差；
所迷調(diào)節(jié)所述同步時(shí)鐘與所述采集時(shí)鐘的相位偏差，具體為每次調(diào)節(jié)所述相位偏差增加或減少設(shè)置的最小調(diào)節(jié)相位偏差。
本發(fā)明實(shí)施例還提供一種數(shù)據(jù)寫入方法，應(yīng)用于主設(shè)備將存儲(chǔ)的數(shù)據(jù)寫入從設(shè)備，包括
確定出同步時(shí)鐘與輸出時(shí)鐘的相位偏差；
根據(jù)所述相位偏差確定出滿足所述相位偏差關(guān)系的第 一 同步時(shí)鐘和第輸出時(shí)鐘；
所述主設(shè)備使用所述第 一輸出時(shí)鐘驅(qū)動(dòng)數(shù)據(jù)輸出給所述從設(shè)備，以及輸出所述第一同步時(shí)鐘或輸出使用所述第一同步時(shí)鐘生成的第一同步信號(hào)給所述從設(shè)備，通過所述第 一同步時(shí)鐘或所述第 一同步信號(hào)控制所述從設(shè)備采集所述主設(shè)備輸出的數(shù)據(jù)。
所述確定出同步時(shí)鐘與輸出時(shí)鐘的相位偏差，具體包括根據(jù)傳輸所述同步時(shí)鐘或使用所述同步時(shí)鐘生成的同步信號(hào)的第一傳輸延時(shí)和傳輸數(shù)據(jù)的第二傳輸延時(shí)，確定出所述同步時(shí)鐘與所述輸出時(shí)鐘的相位偏差5 或者
設(shè)置所述同步時(shí)鐘與所述輸出時(shí)鐘的初始相位偏差；當(dāng)所述從設(shè)備使用與所述初始相位偏差相對(duì)應(yīng)的同步時(shí)鐘采集數(shù)據(jù)正確時(shí)，將所述初始相位偏差確定為所述同步時(shí)鐘與所述輸出時(shí)鐘的相位偏差；否則，調(diào)節(jié)所述同步時(shí)鐘與所述輸出時(shí)鐘的相位偏差，直到采集數(shù)據(jù)正確，將采集數(shù)據(jù)正確時(shí)對(duì)應(yīng)的相位偏差確定為所述同步時(shí)鐘與所述輸出時(shí)鐘的相位偏差。
根據(jù)所述第一傳輸延時(shí)和所述第二傳輸延時(shí)，確定出所述同步時(shí)鐘與所述輸出時(shí)鐘的相位偏差，具體為
將所述第 一傳輸延時(shí)和所述第二傳輸延時(shí)的差值，確定為所述同步時(shí)鐘與所述輸出時(shí)鐘的相位偏差；或者
將k倍的設(shè)置的最小調(diào)節(jié)相位偏差確定為所述同步時(shí)鐘與所述輸出時(shí)鐘的相位偏差，其中，k為正整數(shù)，且k倍的所述最小調(diào)節(jié)相位偏差與所述第一傳輸延時(shí)和所述第二傳輸延時(shí)的差值的差值小于所述最小調(diào)節(jié)相位偏差；
所述調(diào)節(jié)所述同步時(shí)鐘與所述輸出時(shí)鐘的相位偏差，具體為每次調(diào)節(jié)所述相位偏差增加或減少設(shè)置的最小調(diào)節(jié)相位偏差。
本發(fā)明有益效果包括
本發(fā)明實(shí)施例提供的主設(shè)備包括相位偏差電路，本發(fā)明實(shí)施例提供的數(shù)據(jù)讀取和寫入方法應(yīng)用于該主設(shè)備，在主設(shè)備讀取從設(shè)備存儲(chǔ)的數(shù)據(jù)時(shí)，主設(shè)備的同步時(shí)鐘和其采集數(shù)據(jù)使用的采集時(shí)鐘為不同時(shí)鐘；在主設(shè)備將存儲(chǔ)的數(shù)據(jù) 寫入從設(shè)備時(shí)，主設(shè)備的同步時(shí)鐘和其驅(qū)動(dòng)數(shù)據(jù)輸出給從設(shè)備使用的輸出時(shí)鐘 為不同時(shí)鐘；因此，可以通過中央處理器控制相位偏差電路，調(diào)節(jié)同步時(shí)鐘與 采集時(shí)鐘的相位偏差和調(diào)節(jié)同步時(shí)鐘與輸出時(shí)鐘的相位偏差，分別實(shí)現(xiàn)主設(shè)備 和從設(shè)備采集數(shù)據(jù)時(shí)，在主設(shè)備或從設(shè)備采集數(shù)據(jù)使用的時(shí)鐘的觸發(fā)邊沿之 前，數(shù)據(jù)穩(wěn)定不變保持一定的時(shí)間，同時(shí)，在觸發(fā)邊沿之后，數(shù)據(jù)穩(wěn)定不變?nèi)?保持一定的時(shí)間，即滿足建立時(shí)間和保持時(shí)間的要求，避免出現(xiàn)釆集數(shù)據(jù)錯(cuò)誤 的情況，提高穩(wěn)定性。并且由于不需要降低時(shí)鐘頻率，而沒有降低數(shù)據(jù)傳輸速 度，即保持了原有的高性能。


圖1為主設(shè)備與從設(shè)備進(jìn)行數(shù)據(jù)交互的示意圖； 圖2為在時(shí)鐘上升沿采集數(shù)據(jù)時(shí)建立時(shí)間和保持時(shí)間示意圖； 圖3為現(xiàn)有技術(shù)中在主設(shè)備讀取從設(shè)備存儲(chǔ)的數(shù)據(jù)時(shí)不滿足建立時(shí)間的要 求示意圖4為本發(fā)明實(shí)施例一提供的一種主設(shè)備結(jié)構(gòu)示意圖； 圖5、圖6為本發(fā)明實(shí)施例一提供的一種主設(shè)備中相位偏差電路的結(jié)構(gòu)示 意圖7為本發(fā)明實(shí)施例提供的一種數(shù)據(jù)讀取方法流程圖； 圖8為本發(fā)明實(shí)施例二提供的一種數(shù)據(jù)讀取方法流程圖； 圖9為本發(fā)明實(shí)施例二提供的 一種數(shù)據(jù)讀取方法中建立時(shí)間和保持時(shí)間示 意圖IO為本發(fā)明實(shí)施例三提供的一種數(shù)據(jù)讀取方法流程圖； 圖11為本發(fā)明實(shí)施例三提供的一種數(shù)據(jù)讀取方法中建立時(shí)間和保持時(shí)間 示意圖12為本發(fā)明實(shí)施例提供的一種數(shù)據(jù)寫入方法流程圖；圖13為本發(fā)明實(shí)施例四提供的一種數(shù)據(jù)寫入方法流程圖； 圖14為本發(fā)明實(shí)施例四提供的一種數(shù)據(jù)寫入方法中建立時(shí)間和保持時(shí)間 示意圖15為本發(fā)明實(shí)施例五提供的一種數(shù)據(jù)寫入方法流程圖； 圖16為本發(fā)明實(shí)施例五提供的一種數(shù)據(jù)寫入方法中建立時(shí)間和保持時(shí)間 示意圖。
具體實(shí)施方式
實(shí)施例一
本發(fā)明實(shí)施例一提供了一種主設(shè)備，結(jié)構(gòu)示意圖如圖4所示，包括時(shí)鐘 源401、相位偏差電路402、同步輸出電路403、數(shù)據(jù)輸入輸出電路404和中央 處理器405;連接關(guān)系和信號(hào)傳輸如圖4所示，其中，相位偏差電路402生成 同步時(shí)鐘并輸出同步時(shí)鐘給同步輸出電路403，在讀取從設(shè)備存儲(chǔ)的數(shù)據(jù)時(shí)， 還生成采集時(shí)鐘并輸出采集時(shí)鐘給數(shù)據(jù)輸入輸出電路404,在將存儲(chǔ)的數(shù)據(jù)寫 入從設(shè)備時(shí)，還生成輸出時(shí)鐘并輸出輸出時(shí)鐘給數(shù)據(jù)輸入輸出電路404;
下面對(duì)上述圖4所示主設(shè)備包括的各部分電路進(jìn)行詳細(xì)描述。
上述時(shí)鐘源401,用于輸出其生成的內(nèi)部時(shí)鐘給上述相位偏差電路402;
上述中央處理器405,用于在主設(shè)備讀取從設(shè)備存儲(chǔ)的數(shù)據(jù)時(shí)，輸出第一 控制信號(hào)給上述相位偏差電路402;其中，第一控制信號(hào)指示確定出的同步時(shí) 鐘與釆集時(shí)鐘的第一相位偏差關(guān)系；以及在主設(shè)備將存儲(chǔ)的數(shù)據(jù)寫入從設(shè)備 時(shí)，輸出第二控制信號(hào)給上述相位偏差電路402;其中，第二控制信號(hào)指示確 定出的同步時(shí)鐘與輸出時(shí)鐘的第二相位偏差關(guān)系；
上述相位偏差電路402,用于在主設(shè)備讀取從設(shè)備存儲(chǔ)的數(shù)據(jù)時(shí)，根據(jù)第 一控制信號(hào)和內(nèi)部時(shí)鐘，生成滿足該第 一相位偏差關(guān)系的第 一同步時(shí)鐘和第一 采集時(shí)鐘；并輸出第一同步時(shí)鐘給上述同步輸出電路403，輸出第一采集時(shí)鐘 給上述數(shù)據(jù)輸入輸出電路404;以及在主設(shè)備將存儲(chǔ)的數(shù)據(jù)寫入從設(shè)備時(shí)，根據(jù)第二控制信號(hào)和內(nèi)部時(shí)鐘，生成滿足該第二相位偏差關(guān)系的第二同步時(shí)鐘和
第一輸出時(shí)鐘；并輸出第二同步時(shí)鐘給上述同步輸出電路403，輸出第一輸出 時(shí)鐘給上述數(shù)據(jù)輸入輸出電路404;
上述同步輸出電路403,用于在主設(shè)備讀取從設(shè)備存儲(chǔ)的數(shù)據(jù)時(shí)，輸出第 一同步時(shí)鐘或輸出使用第 一同步時(shí)鐘生成的第一同步信號(hào)給從設(shè)備；以及在主 設(shè)備將存儲(chǔ)的數(shù)據(jù)寫入從設(shè)備時(shí)，輸出第二同步時(shí)鐘或輸出使用第二同步時(shí)鐘 生成的第二同步信號(hào)給從設(shè)備；
上述數(shù)據(jù)輸入輸出電路404,用于在主設(shè)備讀取從設(shè)備存儲(chǔ)的數(shù)據(jù)時(shí)，使 用第一釆集時(shí)鐘釆集從設(shè)備輸出的數(shù)據(jù)；以及在主設(shè)備將存儲(chǔ)的數(shù)據(jù)寫入從設(shè) 備時(shí)，使用第 一輸出時(shí)鐘驅(qū)動(dòng)數(shù)據(jù)輸出給從設(shè)備。
為便于實(shí)現(xiàn)上述相位偏差電路402,本實(shí)施例一中，上述相位偏差電路402, 具體可以為
在主設(shè)備讀取從設(shè)備存儲(chǔ)的數(shù)據(jù)時(shí)，將內(nèi)部時(shí)鐘作為第一同步時(shí)鐘，或者 將對(duì)內(nèi)部時(shí)鐘進(jìn)行處理后的時(shí)鐘作為第 一 同步時(shí)鐘，才艮據(jù)第 一控制信號(hào)和內(nèi)部 時(shí)鐘，生成與第一同步時(shí)鐘滿足該第一相位偏差關(guān)系的第一采集時(shí)鐘；以及在 主設(shè)備將存儲(chǔ)的數(shù)據(jù)寫入從設(shè)備時(shí)，將內(nèi)部時(shí)鐘作為第二同步時(shí)鐘，或者將對(duì) 內(nèi)部時(shí)鐘進(jìn)行處理后的時(shí)鐘作為第二同步時(shí)鐘，^L據(jù)第二控制信號(hào)和內(nèi)部時(shí) 鐘，生成與第二同步時(shí)鐘滿足該第二相位偏差關(guān)系的第 一輸出時(shí)鐘；
或者
在主設(shè)備讀取從設(shè)備存儲(chǔ)的數(shù)據(jù)時(shí)，將內(nèi)部時(shí)鐘作為第一采集時(shí)鐘，或者 將對(duì)內(nèi)部時(shí)鐘進(jìn)行處理后的時(shí)鐘作為第一采集時(shí)鐘，才艮據(jù)第一控制信號(hào)和內(nèi)部 時(shí)鐘，生成與第一采集時(shí)鐘滿足該第一相位偏差關(guān)系的第一同步時(shí)鐘；以及在 主設(shè)備將存儲(chǔ)的數(shù)據(jù)寫入從設(shè)備時(shí)，將內(nèi)部時(shí)鐘作為第一輸出時(shí)鐘，或者將對(duì) 內(nèi)部時(shí)鐘進(jìn)行處理后的時(shí)鐘作為第 一輸出時(shí)鐘，根據(jù)第二控制信號(hào)和內(nèi)部時(shí) 鐘，生成與第 一輸出時(shí)鐘滿足該第二相位偏差關(guān)系的第二同步時(shí)鐘。
更具體的，以將內(nèi)部時(shí)鐘作為第一同步時(shí)鐘為例
15上述相位偏差電路402可以接收上述時(shí)鐘源401通過一個(gè)輸出口輸出的一 路內(nèi)部時(shí)鐘，將該內(nèi)部時(shí)鐘分為兩路，其中一路直接作為第一同步時(shí)鐘輸出給 上述同步輸出電路403 ，對(duì)另外一路內(nèi)部時(shí)鐘進(jìn)行處理生成與第 一同步時(shí)鐘滿 足該第 一相位偏差關(guān)系的第一采集時(shí)鐘輸出給上述數(shù)據(jù)輸入輸出電路404;
上述相位偏差電路402還可以接收上述時(shí)鐘源401通過兩個(gè)輸出口輸出的 兩路內(nèi)部時(shí)鐘，將其中一路直接作為第一同步時(shí)鐘輸出給上述同步輸出電路
403，對(duì)另外一路內(nèi)部時(shí)鐘進(jìn)行處理生成與第一同步時(shí)鐘滿足該第一相位偏差
關(guān)系的第一采集時(shí)鐘輸出給上述數(shù)據(jù)輸入輸出電路404。
將內(nèi)部時(shí)鐘作為第一采集時(shí)鐘、第二同步時(shí)鐘或第一輸出時(shí)鐘并輸出，與
上述將內(nèi)部時(shí)鐘作為第一同步時(shí)鐘并輸出原理相同。
以將對(duì)內(nèi)部時(shí)鐘進(jìn)行處理后的時(shí)鐘作為第 一 同步時(shí)鐘為例 上述相位偏差電路402可以接收上述時(shí)鐘源401通過一個(gè)輸出口輸出的一
路內(nèi)部時(shí)鐘，將該內(nèi)部時(shí)鐘分為兩路，對(duì)其中一路內(nèi)部時(shí)鐘進(jìn)行處理后作為第
一同步時(shí)鐘輸出給上述同步輸出電路403 ，對(duì)另外一路內(nèi)部時(shí)鐘進(jìn)行處理生成
與第 一同步時(shí)鐘滿足該第 一相位偏差關(guān)系的第 一采集時(shí)鐘輸出給上述數(shù)據(jù)輸
入輸出電路404;
上述相位偏差電3各402還可以接收上述時(shí)鐘源401通過兩個(gè)輸出口輸出的 兩路內(nèi)部時(shí)鐘，對(duì)其中一路內(nèi)部時(shí)鐘進(jìn)行處理后作為第一同步時(shí)鐘輸出給上述
同步輸出電路403，對(duì)另外一路內(nèi)部時(shí)鐘進(jìn)行處理生成與第一同步時(shí)鐘滿足該 第 一相位偏差關(guān)系的第 一采集時(shí)鐘輸出給上述數(shù)據(jù)輸入輸出電路404。
將對(duì)內(nèi)部時(shí)鐘進(jìn)行處理后的時(shí)鐘作為第 一采集時(shí)鐘、第二同步時(shí)鐘或第一 輸出時(shí)鐘并輸出，與上述將對(duì)內(nèi)部時(shí)鐘進(jìn)行處理后作為第 一 同步時(shí)鐘并輸出原 理相同。
上述相位偏差電路402的具體結(jié)構(gòu)，如圖5所示，進(jìn)一步包括并聯(lián)的多 個(gè)延時(shí)電路501和多選一選擇器502;
上述延時(shí)電路501，用于對(duì)其輸入時(shí)鐘延遲其對(duì)應(yīng)的延遲時(shí)長生成延遲時(shí)
1鐘，并輸出延遲時(shí)鐘給上述多選一選擇器502;
上述多選一選擇器502，用于根據(jù)第一控制信號(hào)或第二控制信號(hào)，從各上 述延時(shí)電路501輸出的延遲時(shí)鐘和內(nèi)部時(shí)鐘中選擇一個(gè)時(shí)鐘輸出。
如圖5可見，各延時(shí)電路501的輸入均為內(nèi)部時(shí)鐘，對(duì)其輸入的內(nèi)部時(shí)鐘 進(jìn)行延時(shí)后輸出延時(shí)時(shí)鐘，多選一選擇器502從輸入其中的內(nèi)部時(shí)鐘和各延時(shí) 電路501輸出的延時(shí)時(shí)鐘中選擇一個(gè)時(shí)鐘輸出。具體的，在讀取從設(shè)備存儲(chǔ)的 數(shù)據(jù)時(shí)，可以確定內(nèi)部時(shí)鐘或各延時(shí)電路501輸出的延時(shí)時(shí)鐘之一為第一同步 時(shí)鐘或第一采集時(shí)鐘，對(duì)應(yīng)的，多選一選擇器502根據(jù)第一控制信號(hào)，選擇一 個(gè)時(shí)鐘輸出作為第一采集時(shí)鐘或第 一同步時(shí)鐘，使得第 一同步時(shí)鐘和第 一采集 時(shí)鐘滿足確定出的第一相位偏差關(guān)系；在將存儲(chǔ)的數(shù)據(jù)寫入從設(shè)備時(shí)，可以確 定內(nèi)部時(shí)鐘或各延時(shí)電路501輸出的延時(shí)時(shí)鐘之一為第二同步時(shí)鐘或第 一輸出 時(shí)鐘，對(duì)應(yīng)的，多選一選擇器502根據(jù)第二控制信號(hào)，選擇一個(gè)時(shí)鐘輸出作為
第 一輸出時(shí)鐘或第二同步時(shí)鐘，使得第二同步時(shí)鐘和第一輸出時(shí)鐘滿足確定出 的第二相位偏差關(guān)系。
圖5所示相位偏差電路中，設(shè)置各延時(shí)電路501對(duì)應(yīng)的延遲時(shí)長不同，例 如，設(shè)置延時(shí)電路n對(duì)應(yīng)的延遲時(shí)長為n倍的最小調(diào)節(jié)相位偏差，其中，n為 正整數(shù)，且l《n《N。上述延時(shí)電路501的數(shù)量N及最小調(diào)節(jié)相位偏差的大小 具體可以有多種設(shè)置方式，例如，設(shè)置N倍的最小調(diào)節(jié)相位偏差等于內(nèi)部時(shí)鐘 周期的一半，設(shè)置最小調(diào)節(jié)相位偏差為0.2ns、 0.3ns、 0.4ns或0.5ns。
上述相位偏差電路402的具體結(jié)構(gòu)還可以如圖6所示，進(jìn)一步包括串聯(lián) 的多個(gè)延時(shí)電路601和多選一選擇器602;工作原理與上述圖5所示的相位偏 差電路402相同。
圖6所示相位偏差電路中，設(shè)置各延時(shí)電路601對(duì)應(yīng)的延遲時(shí)長相同，例 如，設(shè)置各延時(shí)電路601對(duì)應(yīng)的延遲時(shí)長為最小調(diào)節(jié)相位偏差。上述延時(shí)電路 601的數(shù)量N及最小調(diào)節(jié)相位偏差的大小具體可以有多種設(shè)置方式，例如，設(shè) 置N倍的最小調(diào)節(jié)相位偏差等于內(nèi)部時(shí)鐘周期的一半，設(shè)置最小調(diào)節(jié)相位偏差為0.2ns、 0.3ns、 0.4ns或0.5ns。
本實(shí)施例一中，時(shí)鐘源401、同步輸出電路403、數(shù)據(jù)輸入輸出電路404 和中央處理器405與現(xiàn)有技術(shù)的主設(shè)備中的結(jié)構(gòu)相同，具體實(shí)現(xiàn)電路可以采用 現(xiàn)有技術(shù)的多種方式，在此不再進(jìn)行詳細(xì)描述。
本實(shí)施例一提供的相位偏差電路402中的延時(shí)電路和多選一選擇器的具體 實(shí)現(xiàn)電路，也可以采用現(xiàn)有技術(shù)的多種方式，在此不再進(jìn)行詳細(xì)描述。
本發(fā)明實(shí)施例還提供一種數(shù)據(jù)讀取方法，應(yīng)用于主設(shè)備讀取從設(shè)備存儲(chǔ)的 數(shù)據(jù)，如圖7所示，包括
步驟S701、確定出同步時(shí)鐘與采集時(shí)鐘的相位偏差。
步驟S702、根據(jù)該相位偏差確定出滿足該相位偏差關(guān)系的第 一 同步時(shí)鐘和 第一采集時(shí)鐘。
步驟S703、主設(shè)備輸出第 一同步時(shí)鐘或輸出使用第 一同步時(shí)鐘生成的第一 同步信號(hào)給從設(shè)備，通過第一同步時(shí)鐘或第一同步信號(hào)控制從設(shè)備驅(qū)動(dòng)數(shù)據(jù)輸 出；以及使用第一采集時(shí)鐘采集從設(shè)備輸出的數(shù)據(jù)。
上述步驟S701中所述同步時(shí)鐘與采集時(shí)鐘為描述相位偏差使用的廣義的 概念，步驟S702和步驟S703中所述第一同步時(shí)鐘、第一同步信號(hào)和第一采集 時(shí)鐘為才艮據(jù)步驟S701中的該相位偏差確定出的具體的同步時(shí)鐘、同步信號(hào)和 采集時(shí)鐘。為描述方便，以下在實(shí)施例一和二中將第一同步時(shí)鐘、第一同步信 號(hào)和第一采集時(shí)鐘分別統(tǒng)稱為同步時(shí)鐘、同步信號(hào)和采集時(shí)鐘。
下面結(jié)合附圖，用具體實(shí)施例對(duì)本發(fā)明提供的數(shù)據(jù)讀取方法進(jìn)行詳細(xì)描述。
實(shí)施例二
實(shí)施例二提供一種數(shù)據(jù)讀取方法，應(yīng)用于主設(shè)備讀取從設(shè)備存儲(chǔ)的數(shù)據(jù)， 其中，從設(shè)備在接收主設(shè)備輸出的同步時(shí)鐘的下降沿驅(qū)動(dòng)數(shù)據(jù)輸出，主設(shè)備在 采集時(shí)鐘的上升沿采集數(shù)據(jù)，其他實(shí)施例中從i殳備也可以在該同步時(shí)鐘的上升 沿驅(qū)動(dòng)數(shù)據(jù)輸出，主設(shè)備也可以在該采集時(shí)鐘的下降沿采集數(shù)據(jù)。圖8所示為本發(fā)明實(shí)施例二提供的一種數(shù)據(jù)讀取方法流程圖，包括
步驟S801、根據(jù)傳輸同步時(shí)鐘的第一傳輸延時(shí)和傳輸數(shù)據(jù)的第二傳輸延 時(shí)，確定出同步時(shí)鐘與采集時(shí)鐘的相位偏差。
實(shí)施例二中，傳輸同步時(shí)鐘的第一傳輸延時(shí)和傳輸數(shù)據(jù)的第二傳輸延時(shí)， 分別為時(shí)鐘信號(hào)和數(shù)據(jù)傳輸過程中在數(shù)據(jù)線上的延時(shí)和在一些經(jīng)過的節(jié)點(diǎn)處 的延時(shí)，如經(jīng)過印刷電路板上會(huì)有一定延時(shí)，經(jīng)過引腳輸出驅(qū)動(dòng)電路和引腳輸 入驅(qū)動(dòng)電路也會(huì)有一定延時(shí)等。第一傳輸延時(shí)和第二傳輸延時(shí)可通過仿真來確 定，也可根據(jù)經(jīng)-驗(yàn)值進(jìn)行估算。
根據(jù)第一傳輸延時(shí)和第二傳輸延時(shí)的和值占時(shí)鐘周期的比例、從設(shè)備在接 收主設(shè)備輸出的同步時(shí)鐘的上升沿還是下降沿驅(qū)動(dòng)數(shù)據(jù)輸出和主設(shè)備在采集 時(shí)鐘的上升沿還是下降沿采集數(shù)據(jù)，具體可以采取多種方式確定該相位偏差。 實(shí)施例二中從設(shè)備在接收主設(shè)備輸出的同步時(shí)鐘的下降沿驅(qū)動(dòng)數(shù)據(jù)輸出，主設(shè) 備在采集時(shí)鐘的上升沿采集數(shù)據(jù)，因此可以確定該相位偏差為第一傳輸延時(shí)和 第二傳輸延時(shí)的和值，即可滿足建立時(shí)間和保持時(shí)間的要求。
步驟S802、根據(jù)該相位偏差確定出滿足該相位偏差關(guān)系的同步時(shí)鐘和采集 時(shí)鐘。
確定采集時(shí)鐘為主設(shè)備內(nèi)部時(shí)鐘，確定同步時(shí)鐘滿足該同步時(shí)鐘超前采集 時(shí)鐘的相位為第一傳輸延時(shí)和第二傳輸延時(shí)的和值，確定的同步時(shí)鐘和采集時(shí) 鐘如圖9所示。其他實(shí)施例中，還可以確定同步時(shí)鐘滿足該同步時(shí)鐘超前采集 時(shí)鐘的相位為第一傳輸延時(shí)和第二傳輸延時(shí)的和值的一定倍數(shù)或比例，以獲得 較佳的建立時(shí)間和保持時(shí)間。
本發(fā)明其他實(shí)施例在進(jìn)行上述相位偏差確定時(shí)，還可以設(shè)置最小調(diào)節(jié)相位 偏差，根據(jù)與內(nèi)部時(shí)鐘相位偏差的不同，確定N個(gè)等級(jí)時(shí)鐘，第n等級(jí)時(shí)鐘超 前內(nèi)部時(shí)鐘的相位為n倍的最小調(diào)節(jié)相位偏差。在確定同步時(shí)鐘時(shí)，直接將同 步時(shí)鐘確定為第k等級(jí)時(shí)鐘，其中，k為正整數(shù)，且k倍的最小調(diào)節(jié)相位偏差 與第一傳輸延時(shí)和第二傳輸延時(shí)的和值的差值小于最小調(diào)節(jié)相位偏差。上述時(shí)鐘等級(jí)數(shù)量N及最小調(diào)節(jié)相位偏差的大小具體可以有多種設(shè)置方 式，例如，設(shè)置N倍的最小調(diào)節(jié)相位偏差等于內(nèi)部時(shí)鐘周期的一半，設(shè)置最小 調(diào)節(jié)相位偏差為0.2ns、 0.3ns、 0.4ns或0.5ns。
本發(fā)明其他實(shí)施例在進(jìn)行上述相位偏差確定時(shí)，也可以確定同步時(shí)鐘為內(nèi) 部時(shí)鐘，再根據(jù)確定的相位偏差確定采集時(shí)鐘；還可以分別確定同步時(shí)鐘和采 集時(shí)鐘為某一等級(jí)時(shí)鐘。
步驟S803、主設(shè)備輸出該同步時(shí)鐘給從設(shè)備，通過該同步時(shí)鐘控制從設(shè)備 驅(qū)動(dòng)數(shù)據(jù)輸出；以及使用采集時(shí)鐘采集從設(shè)備輸出的數(shù)據(jù)。
其他實(shí)施例中，上述步驟S803還可以為主設(shè)備輸出使用該同步時(shí)鐘生 成的同步信號(hào)給從設(shè)備，通過該同步信號(hào)控制從設(shè)備驅(qū)動(dòng)數(shù)據(jù)輸出；以及使用 采集時(shí)鐘采集從設(shè)備輸出的數(shù)據(jù)。該同步信號(hào)可以為檢測(cè)信號(hào)、讀信號(hào)、寫信 號(hào)或狀態(tài)信號(hào)等。
從圖9中可見，通過確定同步時(shí)鐘與采集時(shí)鐘的相位偏差為第一傳輸延時(shí) 和第二傳輸延時(shí)的和值，與圖3相比，主設(shè)備采集數(shù)據(jù)時(shí)，提高了建立時(shí)間， 建立時(shí)間為時(shí)鐘周期的一半，滿足建立時(shí)間的要求，同時(shí)滿足保持時(shí)間的要求。
實(shí)施例三
實(shí)施例三還提供一種數(shù)據(jù)讀取方法，應(yīng)用于主設(shè)備讀取從設(shè)備存儲(chǔ)的數(shù) 據(jù)，其中，從設(shè)備在接收主設(shè)備輸出的同步時(shí)鐘的下降沿驅(qū)動(dòng)數(shù)據(jù)輸出，主設(shè) 備在采集時(shí)鐘的上升沿采集數(shù)據(jù)，其他實(shí)施例中從設(shè)備也可以在該同步時(shí)鐘的 上升沿驅(qū)動(dòng)數(shù)據(jù)輸出，主設(shè)備也可以在該采集時(shí)鐘的下降沿采集數(shù)據(jù)。
圖IO所示為本發(fā)明實(shí)施例三提供的一種數(shù)據(jù)讀取方法流程圖，包括
步驟S1001、設(shè)置同步時(shí)鐘與采集時(shí)鐘的初始相位偏差或調(diào)節(jié)同步時(shí)鐘與 采集時(shí)鐘的相位偏差。
如首次執(zhí)行該步驟，則設(shè)置同步時(shí)鐘與采集時(shí)鐘的初始相位偏差，具體可 以有多種設(shè)置方式，例如:^殳置同步時(shí)鐘與采集時(shí)鐘的初始相位偏差為0，即相 當(dāng)于設(shè)置同步時(shí)鐘與采集時(shí)鐘為同一時(shí)鐘，或設(shè)置同步時(shí)鐘與采集時(shí)鐘的初始相位偏差為固定時(shí)長，如四分之一時(shí)鐘周期。
本實(shí)施例三中設(shè)置同步時(shí)鐘與采集時(shí)鐘的初始相位偏差為0，即設(shè)置同步
時(shí)鐘與釆集時(shí)鐘為同一時(shí)鐘，該時(shí)鐘為內(nèi)部時(shí)鐘。
如由步驟S1003進(jìn)入該步驟，則調(diào)節(jié)同步時(shí)鐘與采集時(shí)鐘的相位偏差，具 體如下
確定同步時(shí)鐘為主設(shè)備內(nèi)部時(shí)鐘不變，確定采集時(shí)鐘滿足確定后的采集時(shí) 鐘延遲確定前的采集時(shí)鐘的相位為固定時(shí)長。
本發(fā)明其他實(shí)施例在進(jìn)行上述相位偏差調(diào)節(jié)時(shí)，還可以設(shè)置最小調(diào)節(jié)相位 偏差，根據(jù)與內(nèi)部時(shí)鐘相位偏差的不同，確定N個(gè)等級(jí)時(shí)鐘，第n等級(jí)時(shí)鐘延 遲內(nèi)部時(shí)鐘的相位為n倍的最小調(diào)節(jié)相位偏差。在確定采集時(shí)鐘時(shí)，直接將采 集時(shí)鐘確定為當(dāng)前采集時(shí)鐘的下一等級(jí)時(shí)鐘。
上述時(shí)鐘等級(jí)數(shù)量N及最小調(diào)節(jié)相位偏差的大小具體可以有多種設(shè)置方 式，例如，設(shè)置N倍的最小調(diào)節(jié)相位偏差等于內(nèi)部時(shí)鐘周期的一半，設(shè)置最小 調(diào)節(jié)相位偏差為0.2ns、 0.3ns、 0.4ns或0.5ns。
本發(fā)明其他實(shí)施例在進(jìn)行上述相位偏差調(diào)節(jié)時(shí)，也可以確定采集時(shí)鐘為內(nèi) 部時(shí)鐘不變，再才艮據(jù)調(diào)節(jié)出的相位偏差確定同步時(shí)鐘；還可以確定同步時(shí)鐘或 采集時(shí)鐘為某一等級(jí)時(shí)鐘不變，再確定另一時(shí)鐘。
調(diào)節(jié)過程中的同步時(shí)鐘和采集時(shí)鐘如圖ll所示。
步驟S1002、才艮據(jù)同步時(shí)鐘與采集時(shí)鐘獲得采集的數(shù)據(jù)。
步驟S1003、判斷采集的數(shù)據(jù)是否正確，如果正確，ii^步驟S1004，否 則，進(jìn)入步驟SIOOI。
步驟S1004、將采集數(shù)據(jù)正確時(shí)對(duì)應(yīng)的相位偏差確定為同步時(shí)鐘與采集時(shí) 鐘的相位偏差。
該步驟中，當(dāng)主i殳備^f吏用與初始相位偏差相對(duì)應(yīng)的采集時(shí)鐘采集數(shù)據(jù)正確 時(shí)，將初始相位偏差確定為同步時(shí)鐘與采集時(shí)鐘的相位偏差；當(dāng)主設(shè)備使用與 調(diào)節(jié)出的相位偏差相對(duì)應(yīng)的采集時(shí)鐘采集數(shù)據(jù)正確時(shí)，將該調(diào)節(jié)出的相位偏差確定為同步時(shí)鐘與采集時(shí)鐘的相位偏差。
較佳地，在才艮據(jù)本步驟中上述方法確定出相位偏差后，仍可以在該相位偏
差上增加最小調(diào)節(jié)相位偏差或2倍的最小調(diào)節(jié)相位偏差，其結(jié)果作為最終確定 出的同步時(shí)鐘與采集時(shí)鐘的相位偏差，即相當(dāng)于仍可以確定采集時(shí)鐘為當(dāng)前采 集時(shí)鐘的下一級(jí)時(shí)鐘或下二級(jí)時(shí)鐘，以獲得更佳的建立時(shí)間。
步驟S1005、根據(jù)該相位偏差確定出滿足該相位偏差關(guān)系的同步時(shí)鐘和采 集時(shí)鐘。
步驟S1006、主設(shè)備輸出該同步時(shí)鐘給從設(shè)備，通過該同步時(shí)鐘控制從設(shè) 備驅(qū)動(dòng)數(shù)據(jù)輸出；以及使用釆集時(shí)鐘釆集從設(shè)備輸出的數(shù)據(jù)。
其他實(shí)施例中，上述步驟S1006還可以為主設(shè)備輸出使用該同步時(shí)鐘生 成的同步信號(hào)給從設(shè)備，通過該同步信號(hào)控制從設(shè)備驅(qū)動(dòng)數(shù)據(jù)輸出；以及使用 采集時(shí)鐘采集從設(shè)備輸出的數(shù)據(jù)。該同步信號(hào)可以為檢測(cè)信號(hào)、讀信號(hào)、寫信 號(hào)或狀態(tài)信號(hào)等。
從圖11中可見，與圖3相比，通過調(diào)節(jié)相位偏差確定采集時(shí)鐘，不斷提 高了建立時(shí)間，最終可以滿足建立時(shí)間的要求。
本發(fā)明實(shí)施例還提供一種數(shù)據(jù)寫入方法，應(yīng)用于主設(shè)備將存儲(chǔ)的數(shù)據(jù)寫入 從設(shè)備，如圖12所示，包括
步驟S1201、確定出同步時(shí)鐘與輸出時(shí)鐘的相位偏差。
步驟S1202、根據(jù)該相位偏差確定出滿足該相位偏差關(guān)系的第一同步時(shí)鐘 和第一輸出時(shí)鐘。
步驟S1203、主設(shè)備使用第一輸出時(shí)鐘驅(qū)動(dòng)數(shù)據(jù)輸出給從設(shè)備，以及輸出 第 一同步時(shí)鐘或輸出使用第一同步時(shí)鐘生成的第 一同步信號(hào)給從設(shè)備，通過第 一同步時(shí)鐘或第 一 同步信號(hào)控制從設(shè)備采集主設(shè)備輸出的數(shù)據(jù)。
上述步驟S1201中所述同步時(shí)鐘與輸出時(shí)鐘為描述相位偏差使用的廣義的 概念，步驟S1202和步驟S1203中所述第一同步時(shí)鐘、第一同步信號(hào)和第一輸 出時(shí)鐘為根據(jù)步驟S1201中的該相位偏差確定出的具體的同步時(shí)鐘、同步信和輸出時(shí)鐘。為描述方^f更，以下在實(shí)施例三和四中將第一同步時(shí)鐘、第一同步 信號(hào)和第一輸出時(shí)鐘分別統(tǒng)稱為同步時(shí)鐘、同步信號(hào)和輸出時(shí)鐘。
下面結(jié)合附圖，用具體實(shí)施例對(duì)本發(fā)明提供的數(shù)據(jù)寫入方法進(jìn)行詳細(xì)描述。
實(shí)施例四
實(shí)施例四提供一種數(shù)據(jù)寫入方法，應(yīng)用于主設(shè)備將存儲(chǔ)的數(shù)據(jù)寫入從設(shè) 備，其中，主設(shè)備在輸出時(shí)鐘的下降沿驅(qū)動(dòng)數(shù)據(jù)輸出，從設(shè)備在接收主設(shè)備輸 出的同步時(shí)鐘的上升沿采集數(shù)據(jù)，其他實(shí)施例中主設(shè)備也可以在輸出時(shí)鐘的上 升沿驅(qū)動(dòng)數(shù)據(jù)輸出，從設(shè)備也可以在該同步時(shí)鐘的下降沿采集數(shù)據(jù)。
圖13所示為本發(fā)明實(shí)施例四提供的一種數(shù)據(jù)寫入方法流程圖，包括
步驟S1301、根據(jù)傳輸同步時(shí)鐘的第一傳輸延時(shí)和傳輸數(shù)據(jù)的第二傳輸延 時(shí)，確定出同步時(shí)鐘與輸出時(shí)鐘的相位偏差。
實(shí)施例四中，傳輸同步時(shí)鐘的第 一傳輸延時(shí)和傳輸數(shù)據(jù)的第二傳輸延時(shí)， 分別為時(shí)鐘信號(hào)和數(shù)據(jù)傳輸過程中在數(shù)據(jù)線上的延時(shí)和在一些經(jīng)過的節(jié)點(diǎn)處 的延時(shí)，如經(jīng)過印刷電路板上會(huì)有一定延時(shí)，經(jīng)過引腳輸出驅(qū)動(dòng)電路和引腳輸 入驅(qū)動(dòng)電路也會(huì)有一定延時(shí)等。第一傳輸延時(shí)和第二傳輸延時(shí)可通過仿真來確 定，也可根據(jù)經(jīng)驗(yàn)值進(jìn)行估算。
根據(jù)第一傳輸延時(shí)和第二傳輸延時(shí)的差值占時(shí)鐘周期的比例、從設(shè)備在接 收主設(shè)備輸出的同步時(shí)鐘的上升沿還是下降沿采集數(shù)據(jù)和主設(shè)備在輸出時(shí)鐘 的上升沿還是下降沿驅(qū)動(dòng)數(shù)據(jù)輸出，具體可以采取多種方式確定該相位偏差。 實(shí)施例四中主設(shè)備在輸出時(shí)鐘的下降沿驅(qū)動(dòng)數(shù)據(jù)輸出，從設(shè)備在接收主設(shè)備輸 出的同步時(shí)鐘的上升沿采集數(shù)據(jù)，因此可以確定該相位偏差為第 一傳輸延時(shí)和 第二傳輸延時(shí)的差值，即可滿足建立時(shí)間和保持時(shí)間的要求。
步驟S1302、根據(jù)該相位偏差確定出滿足該相位偏差關(guān)系的同步時(shí)鐘和輸 出時(shí)鐘。
確定輸出時(shí)鐘為主設(shè)備內(nèi)部時(shí)鐘，確定同步時(shí)鐘滿足該同步時(shí)鐘超前輸出時(shí)鐘的相位為第一傳輸延時(shí)和第二傳輸延時(shí)的差值，確定的同步時(shí)鐘和輸出的
數(shù)據(jù)如圖14所示。其他實(shí)施例中，還可以確定同步時(shí)鐘滿足該同步時(shí)鐘超前 輸出時(shí)鐘的相位為第一傳輸延時(shí)和第二傳輸延時(shí)的差值的一定倍數(shù)或比例，以 獲得較佳的建立時(shí)間和保持時(shí)間。
本發(fā)明其他實(shí)施例在進(jìn)行上述相位偏差確定時(shí)，還可以設(shè)置最小調(diào)節(jié)相位 偏差，根據(jù)與內(nèi)部時(shí)鐘相位偏差的不同，確定N個(gè)等級(jí)時(shí)鐘，第n等級(jí)時(shí)鐘超 前內(nèi)部時(shí)鐘的相位為n倍的最小調(diào)節(jié)相位偏差。在確定同步時(shí)鐘時(shí)，直接將同 步時(shí)鐘確定為第k等級(jí)時(shí)鐘，其中，k為正整數(shù)，且k倍的最小調(diào)節(jié)相位偏差 與第一傳輸延時(shí)和第二傳輸延時(shí)的差值的差值小于最小調(diào)節(jié)相位偏差。
上述時(shí)鐘等級(jí)數(shù)量N及最小調(diào)節(jié)相位偏差的大小具體可以有多種設(shè)置方 式，例如，設(shè)置N倍的最小調(diào)節(jié)相位偏差等于內(nèi)部時(shí)鐘周期的一半，設(shè)置最小 調(diào)節(jié)相位偏差為0.2ns、 0.3ns、 0.4ns或0.5ns。
本發(fā)明其他實(shí)施例在進(jìn)行上述相位偏差確定時(shí)，也可以確定同步時(shí)鐘為內(nèi) 部時(shí)鐘，再根據(jù)確定的相位偏差確定輸出時(shí)鐘；還可以分別確定同步時(shí)鐘和輸 出時(shí)鐘為某一等級(jí)時(shí)鐘。
步驟S1303、主設(shè)備使用該輸出時(shí)鐘驅(qū)動(dòng)數(shù)據(jù)輸出給從設(shè)備，以及輸出該 同步時(shí)鐘給從設(shè)備，通過該同步時(shí)鐘控制從設(shè)備采集主設(shè)備輸出的數(shù)據(jù)。
其他實(shí)施例中，上述步驟S1303還可以為主設(shè)備使用該輸出時(shí)鐘驅(qū)動(dòng)數(shù) 據(jù)輸出給從設(shè)備，以及輸出使用該同步時(shí)鐘生成的同步信號(hào)給從設(shè)備，通過該 同步信號(hào)控制從設(shè)備采集主設(shè)備輸出的數(shù)據(jù)。該同步信號(hào)可以為檢測(cè)信號(hào)、讀 信號(hào)、寫信號(hào)或狀態(tài)信號(hào)等。
從圖14中可見，原同步時(shí)鐘與輸出時(shí)鐘采用同一時(shí)鐘，由于傳輸該同步 時(shí)鐘和傳輸數(shù)據(jù)存在傳輸延時(shí)，導(dǎo)致不滿足保持時(shí)間的要求，通過確定同步時(shí) 鐘與輸出時(shí)鐘的相位偏差為第一傳輸延時(shí)和第二傳輸延時(shí)的差值，從設(shè)備采集 數(shù)據(jù)時(shí)，提高了保持時(shí)間，保持時(shí)間接近時(shí)鐘周期的一半，滿足保持時(shí)間的要 求，同時(shí)滿足建立時(shí)間的要求。實(shí)施例五
實(shí)施例五還提供一種數(shù)據(jù)寫入方法，應(yīng)用于主設(shè)備將存儲(chǔ)的數(shù)據(jù)寫入從設(shè) 備，其中，主設(shè)備在輸出時(shí)鐘的下降沿驅(qū)動(dòng)數(shù)據(jù)輸出，從設(shè)備在接收主設(shè)備輸 出的同步時(shí)鐘的上升沿采集數(shù)據(jù)，其他實(shí)施例中主i殳備也可以在輸出時(shí)鐘的上 升沿驅(qū)動(dòng)數(shù)據(jù)輸出，從設(shè)備也可以在該同步時(shí)鐘的下降沿采集數(shù)據(jù)。
圖15所示為本發(fā)明實(shí)施例五提供的一種數(shù)據(jù)寫入方法流程圖，包括
步驟S1501、設(shè)置同步時(shí)鐘與輸出時(shí)鐘的初始相位偏差或調(diào)節(jié)同步時(shí)鐘與 采集時(shí)鐘的相位偏差。
如首次執(zhí)行該步驟，則設(shè)置同步時(shí)鐘與輸出時(shí)鐘的初始相位偏差，具體可 以有多種設(shè)置方式，例如設(shè)置同步時(shí)鐘與輸出時(shí)鐘的初始相位偏差為0，及相 當(dāng)于設(shè)置同步時(shí)鐘與采集時(shí)鐘為同一時(shí)鐘,或設(shè)置同步時(shí)鐘與輸出時(shí)鐘的初始 相位偏差為固定時(shí)長，如四分之一時(shí)鐘周期。
本實(shí)施例五中設(shè)置同步時(shí)鐘與輸出時(shí)鐘的初始相位偏差為0，即設(shè)置同步 時(shí)鐘與輸出時(shí)鐘為同一時(shí)鐘，該時(shí)鐘為內(nèi)部時(shí)鐘。
如由步驟S1503進(jìn)入該步驟，則調(diào)節(jié)同步時(shí)鐘與輸出時(shí)鐘的相位偏差，具 體如下
確定同步時(shí)鐘為主設(shè)備內(nèi)部對(duì)鐘不變，確定輸出時(shí)鐘滿足確定后的輸出時(shí) 鐘延遲確定前的輸出時(shí)鐘的相位為固定時(shí)長。
本發(fā)明其他實(shí)施例在進(jìn)行上述相位偏差調(diào)節(jié)之前，還可以設(shè)置最小調(diào)節(jié)相 位偏差，根據(jù)與內(nèi)部時(shí)鐘相位偏差的不同，確定N個(gè)等級(jí)時(shí)鐘，第n等級(jí)時(shí)鐘 延遲內(nèi)部時(shí)鐘的相位為n倍的最小調(diào)節(jié)相位偏差。在確定輸出時(shí)鐘時(shí)，直接將 輸出時(shí)鐘確定為當(dāng)前輸出時(shí)鐘的下一等級(jí)時(shí)鐘。
上述時(shí)鐘等級(jí)數(shù)量N及最小調(diào)節(jié)相位偏差的大小具體可以有多種設(shè)置方 式，例如，設(shè)置N倍的最小調(diào)節(jié)相位偏差等于內(nèi)部時(shí)鐘周期的一半，設(shè)置最小 調(diào)節(jié)相位偏差為0.2ns、 0.3ns、 0.4ns或0.5ns。
本發(fā)明其他實(shí)施例在進(jìn)行上述相位偏差調(diào)節(jié)時(shí)，也可以確定輸出時(shí)鐘為內(nèi)部時(shí)鐘不變，再根據(jù)調(diào)節(jié)出的相位偏差確定同步時(shí)鐘；還可以確定同步時(shí)鐘或
輸出時(shí)鐘為某一等級(jí)時(shí)鐘不變，再確定另一時(shí)鐘。
調(diào)節(jié)過程中的同步時(shí)鐘和輸出的數(shù)據(jù)如圖16所示。
步驟S1502、根據(jù)同步時(shí)鐘與輸出時(shí)鐘獲得釆集的數(shù)據(jù)。
步驟S1503、判斷采集的數(shù)據(jù)是否正確，如果正確，進(jìn)入步驟S1504,否
則，進(jìn)入步驟S1501。
步驟S1504、將采集數(shù)據(jù)正確時(shí)對(duì)應(yīng)的相位偏差確定為同步時(shí)鐘與輸出時(shí)
鐘的相位偏差。
該步驟中，當(dāng)從設(shè)備使用與初始相位偏差相對(duì)應(yīng)的同步時(shí)鐘采集數(shù)據(jù)正確 時(shí)，將初始相位偏差確定為同步時(shí)鐘與輸出時(shí)鐘的相位偏差；當(dāng)從設(shè)備^f吏用與 調(diào)節(jié)出的相位偏差相對(duì)應(yīng)的同步時(shí)鐘采集數(shù)據(jù)正確時(shí)，將該調(diào)節(jié)出的相位偏差 確定為同步時(shí)鐘與輸出時(shí)鐘的相位偏差。
較佳地，在才艮據(jù)本步驟中上述方法確定出相位偏差后，仍可以在該相位偏 差上增加最小調(diào)節(jié)相位偏差或2倍的最小調(diào)節(jié)相位偏差，其結(jié)果作為最終確定 出的同步時(shí)鐘與輸出時(shí)鐘的相位偏差，即相當(dāng)于仍可以確定輸出時(shí)鐘為當(dāng)前輸 出時(shí)鐘的下一級(jí)時(shí)鐘或下二級(jí)時(shí)鐘，以獲得更佳的建立時(shí)間。
步驟S1505、才艮據(jù)該相位偏差確定出滿足該相位偏差關(guān)系的同步時(shí)鐘和輸 出時(shí)鐘。
步驟S1506、主設(shè)備使用該輸出時(shí)鐘驅(qū)動(dòng)數(shù)據(jù)輸出給從設(shè)備，以及輸出該 同步時(shí)鐘給從設(shè)備，通過該同步時(shí)鐘控制從設(shè)備采集主設(shè)備輸出的數(shù)據(jù)。
其他實(shí)施例中，上述步驟S1506還可以為主設(shè)備使用該輸出時(shí)鐘驅(qū)動(dòng)數(shù) 據(jù)輸出給從設(shè)備，以及輸出使用該同步時(shí)鐘生成的同步信號(hào)給從設(shè)備，通過該 同步信號(hào)控制從設(shè)備采集主設(shè)備輸出的數(shù)據(jù)。該同步信號(hào)可以為檢測(cè)信號(hào)、讀 信號(hào)、寫信號(hào)或狀態(tài)信號(hào)等。
從圖16中可見，通過調(diào)節(jié)相位偏差確定輸出時(shí)鐘，不斷提高了保持時(shí)間， 最終可以滿足保持時(shí)間的要求。
26本發(fā)明上述實(shí)施例一至五中，從設(shè)備可以是為雙倍速率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)
器DDR SDRAM (Double Data Rate SDRAM )、同步動(dòng)態(tài)隨機(jī)存取存々者器 SDRAM ( Synchronous Dynamic Random Access Memory )、 NOR型'決閃存NOR FLASH、 NAND型快閃存NAND FLASH、安全K字存4諸卡SD CARD、記憶 棒存儲(chǔ)卡MS CARD或接口存儲(chǔ)器SPI ( Serial Peripheral Interface )。
綜上所述，本發(fā)明實(shí)施例提供了一種主設(shè)備，包括時(shí)鐘源、相位偏差電 路、同步輸出電路、數(shù)據(jù)輸入輸出電路和中央處理器；還提供一種數(shù)據(jù)讀取方 法，應(yīng)用于主設(shè)備讀取從設(shè)備存儲(chǔ)的數(shù)據(jù)，包括確定出同步時(shí)鐘與采集時(shí)鐘 的相位偏差；根據(jù)該相位偏差確定出滿足該相位偏差關(guān)系的第 一同步時(shí)鐘和第 一采集時(shí)鐘；主設(shè)備輸出第 一 同步時(shí)鐘或使用第 一 同步時(shí)鐘生成的第 一 同步信 號(hào)給從設(shè)備，通過第一同步時(shí)鐘或第一同步信號(hào)控制從設(shè)備驅(qū)動(dòng)數(shù)據(jù)輸出；以 及使用第一釆集時(shí)鐘采集從設(shè)備輸出的數(shù)據(jù)。本發(fā)明實(shí)施例還提供一種數(shù)據(jù)寫 入方法，應(yīng)用于主設(shè)備將存儲(chǔ)的數(shù)據(jù)寫入從設(shè)備，包括確定出同步時(shí)鐘與輸 出時(shí)鐘的相位偏差；才艮據(jù)該相位偏差確定出滿足該相位偏差關(guān)系的第一同步時(shí) 鐘和第一輸出時(shí)鐘；主設(shè)備使用第一輸出時(shí)鐘驅(qū)動(dòng)數(shù)據(jù)輸出給從設(shè)備，以及輸 出第一同步時(shí)鐘或使用第 一同步時(shí)鐘生成的第 一同步信號(hào)給從設(shè)備，通過第一 同步時(shí)鐘或第一同步信號(hào)控制從設(shè)備采集主設(shè)備輸出的數(shù)據(jù)。采用本發(fā)明實(shí)施 例提供的方法及裝置，在不降低數(shù)據(jù)傳輸速度的同時(shí)，避免采集數(shù)據(jù)時(shí)不滿足 建立時(shí)間和保持時(shí)間的要求，提高穩(wěn)定性。
顯然，本領(lǐng)域的技術(shù)人員可以對(duì)本發(fā)明進(jìn)行各種改動(dòng)和變型而不脫離本發(fā) 明的精神和范圍。這樣，倘若本發(fā)明的這些修改和變型屬于本發(fā)明權(quán)利要求及 其等同技術(shù)的范圍之內(nèi)，則本發(fā)明也意圖包含這些改動(dòng)和變型在內(nèi)。
權(quán)利要求
1、一種主設(shè)備，其特征在于，包括時(shí)鐘源，用于輸出其生成的內(nèi)部時(shí)鐘給相位偏差電路；中央處理器，用于在所述主設(shè)備讀取從設(shè)備存儲(chǔ)的數(shù)據(jù)時(shí)，輸出第一控制信號(hào)給所述相位偏差電路；其中，所述第一控制信號(hào)指示確定出的同步時(shí)鐘與采集時(shí)鐘的第一相位偏差關(guān)系；以及在所述主設(shè)備將存儲(chǔ)的數(shù)據(jù)寫入從設(shè)備時(shí)，輸出第二控制信號(hào)給所述相位偏差電路；其中，所述第二控制信號(hào)指示確定出的同步時(shí)鐘與輸出時(shí)鐘的第二相位偏差關(guān)系；相位偏差電路，用于在所述主設(shè)備讀取從設(shè)備存儲(chǔ)的數(shù)據(jù)時(shí)，根據(jù)所述第一控制信號(hào)和所述內(nèi)部時(shí)鐘，生成滿足所述第一相位偏差關(guān)系的第一同步時(shí)鐘和第一采集時(shí)鐘；并輸出所述第一同步時(shí)鐘給同步輸出電路，輸出所述第一采集時(shí)鐘給數(shù)據(jù)輸入輸出電路；以及在所述主設(shè)備將存儲(chǔ)的數(shù)據(jù)寫入從設(shè)備時(shí)，根據(jù)所述第二控制信號(hào)和所述內(nèi)部時(shí)鐘，生成滿足所述第二相位偏差關(guān)系的第二同步時(shí)鐘和第一輸出時(shí)鐘；并輸出所述第二同步時(shí)鐘給所述同步輸出電路，輸出所述第一輸出時(shí)鐘給所述數(shù)據(jù)輸入輸出電路；同步輸出電路，用于在所述主設(shè)備讀取從設(shè)備存儲(chǔ)的數(shù)據(jù)時(shí)，輸出所述第一同步時(shí)鐘或輸出使用所述第一同步時(shí)鐘生成的第一同步信號(hào)給所述從設(shè)備；以及在所述主設(shè)備將存儲(chǔ)的數(shù)據(jù)寫入從設(shè)備時(shí)，輸出所述第二同步時(shí)鐘或輸出使用所述第二同步時(shí)鐘生成的第二同步信號(hào)給所述從設(shè)備；數(shù)據(jù)輸入輸出電路，用于在所述主設(shè)備讀取從設(shè)備存儲(chǔ)的數(shù)據(jù)時(shí)，使用所述第一采集時(shí)鐘采集所述從設(shè)備輸出的數(shù)據(jù)；以及在所述主設(shè)備將存儲(chǔ)的數(shù)據(jù)寫入從設(shè)備時(shí)，使用所述第一輸出時(shí)鐘驅(qū)動(dòng)數(shù)據(jù)輸出給所述從設(shè)備。
2、 如權(quán)利要求1所述的主設(shè)備，其特征在于，所述相位偏差電路，根據(jù) 所述第一控制信號(hào)和所述內(nèi)部時(shí)鐘，生成滿足所述第一相位偏差關(guān)系的第一同 步時(shí)鐘和第一采集時(shí)鐘，具體為將所述內(nèi)部時(shí)鐘作為第 一同步時(shí)鐘，才艮據(jù)所述第 一控制信號(hào)和所述內(nèi)部時(shí)鐘，生成與所述第一同步時(shí)鐘滿足所述第一相位偏差關(guān)系的第一采集時(shí)鐘；或 者對(duì)所述內(nèi)部時(shí)鐘進(jìn)行處理，得到不同于所述內(nèi)部時(shí)鐘的處理后時(shí)鐘，并將 所述處理后時(shí)鐘作為第 一同步時(shí)鐘，根據(jù)所述第 一控制信號(hào)和所述內(nèi)部時(shí)鐘， 生成與所述第一同步時(shí)鐘滿足所述第一相位偏差關(guān)系的第一采集時(shí)鐘；或者將所述內(nèi)部時(shí)鐘作為第一釆集時(shí)鐘，4艮據(jù)所述第一控制信號(hào)和所述內(nèi)部時(shí) 鐘，生成與所述第一采集時(shí)鐘滿足所述第一相位偏差關(guān)系的第一同步時(shí)鐘；或 者對(duì)所述內(nèi)部時(shí)鐘進(jìn)行處理，得到不同于所述內(nèi)部時(shí)鐘的處理后時(shí)鐘，并將 所述處理后時(shí)鐘作為第 一采集時(shí)鐘，根據(jù)所述第 一控制信號(hào)和所述內(nèi)部時(shí)鐘， 生成與所述第 一采集時(shí)鐘滿足所述第 一相位偏差關(guān)系的第 一 同步時(shí)鐘。
3、如權(quán)利要求1所述的主設(shè)備，其特征在于，所述相位偏差電路，根據(jù) 所述第二控制信號(hào)和所述內(nèi)部時(shí)鐘，生成滿足所述第二相位偏差關(guān)系的第二同 步時(shí)鐘和第一輸出時(shí)鐘，具體為將所述內(nèi)部時(shí)鐘作為第二同步時(shí)鐘，根據(jù)所述第二控制信號(hào)和所述內(nèi)部時(shí) 鐘，生成與所述第二同步時(shí)鐘滿足所述第二相位偏差關(guān)系的第一輸出時(shí)鐘；或 者對(duì)所述內(nèi)部時(shí)鐘進(jìn)^f亍處理，得到不同于所述內(nèi)部時(shí)鐘的處理后時(shí)鐘，并將 所述處理后時(shí)鐘作為第二同步時(shí)鐘，4艮據(jù)所述第二控制信號(hào)和所述內(nèi)部時(shí)鐘， 生成與所述第二同步時(shí)鐘滿足所述第二相位偏差關(guān)系的第一輸出時(shí)鐘；或者將所述內(nèi)部時(shí)鐘作為第 一輸出時(shí)鐘，才艮據(jù)所述第二控制信號(hào)和所述內(nèi)部時(shí) 鐘，生成與所述第一輸出時(shí)鐘滿足所述第二相位偏差關(guān)系的第二同步時(shí)鐘；或 者對(duì)所述內(nèi)部時(shí)鐘進(jìn)^f亍處理，得到不同于所述內(nèi)部時(shí)鐘的處理后時(shí)鐘，并將 所述處理后時(shí)鐘作為第一輸出時(shí)鐘，根據(jù)所述第二控制信號(hào)和所述內(nèi)部時(shí)鐘， 生成與所述第 一輸出時(shí)鐘滿足所述第二相位偏差關(guān)系的第二同步時(shí)鐘。
4、 如權(quán)利要求l-3任一所述的主設(shè)備，其特征在于，所述相位偏差電路， 包括串聯(lián)的多個(gè)延時(shí)電路或并聯(lián)的多個(gè)延時(shí)電路；多選一選擇器；所述延時(shí)電路，用于對(duì)其輸入時(shí)鐘延遲其對(duì)應(yīng)的延遲時(shí)長生成延遲時(shí)鐘， 并輸出所述延遲時(shí)鐘給所述多選一選擇器；所述多選一選擇器，用于根據(jù)所述第一控制信號(hào)或所述第二控制信號(hào)，從 各所述延時(shí)電路輸出的所述延遲時(shí)鐘和所述內(nèi)部時(shí)鐘中選擇一個(gè)時(shí)鐘輸出。
5、 一種數(shù)據(jù)讀取方法，應(yīng)用于主設(shè)備讀取從設(shè)備存儲(chǔ)的數(shù)據(jù)，其特征在 于，包括確定出同步時(shí)鐘與采集時(shí)鐘的相位偏差；根據(jù)所述相位偏差確定出滿足所述相位偏差關(guān)系的第 一 同步時(shí)鐘和第一 采集時(shí)鐘；所述主設(shè)備輸出所述第 一 同步時(shí)鐘或輸出使用所述第 一 同步時(shí)鐘生成的 第 一同步信號(hào)給所述從設(shè)備，通過所述第 一 同步時(shí)鐘或所述第 一同步信號(hào)控制 所述從設(shè)備驅(qū)動(dòng)數(shù)據(jù)輸出；以及使用所述第一采集時(shí)鐘采集所述從設(shè)備輸出的 數(shù)據(jù)。
6、 如權(quán)利要求5所述的方法，其特征在于，所述確定出同步時(shí)鐘與采集 時(shí)鐘的相位偏差，具體包括根據(jù)傳輸所述同步時(shí)鐘或使用所述同步時(shí)鐘生成的同步信號(hào)的第一傳輸 延時(shí)和傳輸數(shù)據(jù)的第二傳輸延時(shí)，確定出所述同步時(shí)鐘與所述采集時(shí)鐘的相位 偏差；或者設(shè)置所述同步時(shí)鐘與所述采集時(shí)鐘的初始相位偏差；當(dāng)所述主設(shè)備使用與 所述初始相位偏差相對(duì)應(yīng)的采集時(shí)鐘采集數(shù)據(jù)正確時(shí)，將所述初始相位偏差確 定為所述同步時(shí)鐘與所述采集時(shí)鐘的相位偏差；否則，調(diào)節(jié)所述同步時(shí)鐘與所 述采集時(shí)鐘的相位偏差，直到采集數(shù)據(jù)正確，將采集數(shù)據(jù)正確時(shí)對(duì)應(yīng)的相位偏 差確定為所述同步時(shí)鐘與所述采集時(shí)鐘的相位偏差。
7、 如權(quán)利要求6所述的方法，其特征在于，根據(jù)所述第一傳輸延時(shí)和所述第二傳輸延時(shí)，確定出所述同步時(shí)鐘與所述采集時(shí)鐘的相位偏差，具體為 將所述第一傳輸延時(shí)和所述第二傳輸延時(shí)的和值，確定為所述同步時(shí)鐘與所述釆集時(shí)鐘的相位偏差；或者將k倍的設(shè)置的最小調(diào)節(jié)相位偏差確定為所述同步時(shí)鐘與所述采集時(shí)鐘的相位偏差，其中，k為正整數(shù)，且k倍的所述最小調(diào)節(jié)相位偏差與所述第一傳輸延時(shí)和所述第二傳輸延時(shí)的和值的差值小于所述最小調(diào)節(jié)相位偏差；所述調(diào)節(jié)所述同步時(shí)鐘與所述采集時(shí)鐘的相位偏差，具體為每次調(diào)節(jié)所述相位偏差增加或減少設(shè)置的最小調(diào)節(jié)相位偏差。
8、 一種數(shù)據(jù)寫入方法，應(yīng)用于主設(shè)備將存儲(chǔ)的數(shù)據(jù)寫入從設(shè)備，其特征 在于，包括確定出同步時(shí)鐘與輸出時(shí)鐘的相位偏差；根據(jù)所述相位偏差確定出滿足所述相位偏差關(guān)系的第 一 同步時(shí)鐘和第一 輸出時(shí)鐘；所述主設(shè)備使用所述第 一輸出時(shí)鐘驅(qū)動(dòng)數(shù)據(jù)輸出給所述從設(shè)備，以及輸出 所述第一同步時(shí)鐘或輸出使用所述第一同步時(shí)鐘生成的第一同步信號(hào)給所述 從設(shè)備，通過所述第一同步時(shí)鐘或所述第一同步信號(hào)控制所述從設(shè)備采集所述 主設(shè)備輸出的數(shù)據(jù)。
9、 如權(quán)利要求8所述的方法，其特征在于，所述確定出同步時(shí)鐘與輸出 時(shí)鐘的相位偏差，具體包括根據(jù)傳輸所述同步時(shí)鐘或使用所述同步時(shí)鐘生成的同步信號(hào)的第一傳輸 延時(shí)和傳輸數(shù)據(jù)的第二傳輸延時(shí)，確定出所述同步時(shí)鐘與所述輸出時(shí)鐘的相位 偏差；或者設(shè)置所述同步時(shí)鐘與所述輸出時(shí)鐘的初始相位偏差；當(dāng)所述從設(shè)備使用與 所述初始相位偏差相對(duì)應(yīng)的同步時(shí)鐘采集數(shù)據(jù)正確時(shí)，將所述初始相位偏差確 定為所述同步時(shí)鐘與所述輸出時(shí)鐘的相位偏差；否則，調(diào)節(jié)所述同步時(shí)鐘與所 述輸出時(shí)鐘的相位偏差，直到采集數(shù)據(jù)正確，將采集數(shù)據(jù)正確時(shí)對(duì)應(yīng)的相位偏差確定為所述同步時(shí)鐘與所述輸出時(shí)鐘的相位偏差。
10、如權(quán)利要求9所述的方法，其特征在于，根據(jù)所述第一傳輸延時(shí)和所 述第二傳輸延時(shí)，確定出所述同步時(shí)鐘與所述輸出時(shí)鐘的相位偏差，具體為將所述第一傳輸延時(shí)和所述第二傳輸延時(shí)的差值，確定為所述同步時(shí)鐘與 所述輸出時(shí)鐘的相位偏差；或者將k倍的設(shè)置的最小調(diào)節(jié)相位偏差確定為所述同步時(shí)鐘與所述輸出時(shí)鐘的 相位偏差，其中，k為正整數(shù)，且k倍的所述最小調(diào)節(jié)相位偏差與所述第一傳 輸延時(shí)和所述第二傳輸延時(shí)的差值的差值小于所述最小調(diào)節(jié)相位偏差；所述調(diào)節(jié)所述同步時(shí)鐘與所述輸出時(shí)鐘的相位偏差，具體為每次調(diào)節(jié)所 述相位偏差增加或減少設(shè)置的最小調(diào)節(jié)相位偏差。
全文摘要
本發(fā)明公開了一種主設(shè)備，包括時(shí)鐘源、相位偏差電路、同步輸出電路、數(shù)據(jù)輸入輸出電路和中央處理器；還公開了一種數(shù)據(jù)讀取方法，包括確定出同步時(shí)鐘與采集時(shí)鐘的相位偏差；根據(jù)該相位偏差確定出滿足該相位偏差關(guān)系的第一同步時(shí)鐘和第一采集時(shí)鐘；通過第一同步時(shí)鐘和第一采集時(shí)鐘完成主設(shè)備讀取從設(shè)備存儲(chǔ)的數(shù)據(jù)。還公開了一種數(shù)據(jù)寫入方法，包括確定出同步時(shí)鐘與輸出時(shí)鐘的相位偏差；根據(jù)該相位偏差確定出滿足該相位偏差關(guān)系的第一同步時(shí)鐘和第一輸出時(shí)鐘；通過第一同步時(shí)鐘和第一輸出時(shí)鐘完成主設(shè)備將存儲(chǔ)的數(shù)據(jù)寫入從設(shè)備。采用該主設(shè)備及方法，在不降低數(shù)據(jù)傳輸速度的同時(shí)，避免采集數(shù)據(jù)時(shí)不滿足建立時(shí)間和保持時(shí)間的要求，提高穩(wěn)定性。
文檔編號(hào)G06F1/04GK101510109SQ20091013236
公開日2009年8月19日 申請(qǐng)日期2009年3月30日 優(yōu)先權(quán)日2009年3月30日
發(fā)明者何再生, 李永斌, 趙天亮, 馬義方 申請(qǐng)人:炬力集成電路設(shè)計(jì)有限公司