專利名稱：電子裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種裝置，具體地說，涉及一種具有安全存儲信息功能的電子 裝置。
背景技術(shù)：
目前的電子i殳備或者電子裝置都具有存々者信息的功能，比如記憶卡、智能 卡等產(chǎn)品，通常這類電子裝置在制造時，就預(yù)先將需要存儲的信息存儲在其中， 當電子裝置組裝完畢出貨交付給用戶使用的時候，信息已保存在此類電子裝置 中，用戶可以通過其他的端口和界面讀取這些信息。
對于某些包含用戶隱私、機密信息或者資金類信息的電子裝置來說，如何 避免電子裝置遭受他人的修改或者外界的訊號干擾(比如噪聲、不正常操作等) 而改變所存儲的信息，從而確保信息的安全顯得尤為重要。
目前，現(xiàn)有技術(shù)中通常采用機械的方法或者編碼的方法來確保信息的安全。
請參閱圖1，圖1為現(xiàn)有技術(shù)中采用機械方法的電子裝置示意圖。電子裝置
1上包含有存儲單元10，在制造過程中通過導(dǎo)線2與外部的信號輸入設(shè)備3連 接，信號輸入設(shè)備3將信號寫入存儲單元10，完成寫入操作后，分離導(dǎo)線2和 外界設(shè)備3，使得存儲單元10不再接收到任何信號。但是這種隔離方法只是進 行物理連接的隔離而已，當電子裝置1受到各種噪聲干擾的時候，仍有可能改 變存儲在存儲單元10內(nèi)的信息。
請參閱圖2，圖2為現(xiàn)有技術(shù)中采用編碼方法的電子裝置示意圖。電子裝置 1上包含有存儲單元10以及解碼單元11,在制造過程中通過導(dǎo)線2與外部的信 號輸入設(shè)備3連接，信號輸入設(shè)備3將信號寫入存儲單元10之前，必須經(jīng)過解碼單元11的處理，才會被寫入存儲單元10內(nèi)，設(shè)計時，根據(jù)需要，解碼單元
11只會讓符合特定格式或者序列的電子信號通過，從而避免收到噪聲或者他人 的修改。但是，采用編碼方法需要設(shè)計特定的編碼方式，增加了設(shè)計的復(fù)雜度，
一旦編碼設(shè)計存在缺陷，其編碼方式也極有可能^皮^f皮解；而且，每個電子裝置 上設(shè)置有一個解碼單元，增加了制造成本。

發(fā)明內(nèi)容
本發(fā)明要解決的技術(shù)問題是提供一種電子裝置，可防止存儲的信息被修改。
為了實現(xiàn)本發(fā)明目的，本發(fā)明提供一種電子裝置，包括電壓源以及至少一 存儲單元，所述電子裝置的存儲單元通過導(dǎo)線與外部的信號輸入設(shè)備連接，所 述電子裝置內(nèi)的導(dǎo)線上連4妄有一閃存晶體管，其中，
所述閃存晶體管的漏極與所述導(dǎo)線連接，源極接地；
所述電壓源與閃存晶體管的柵極連接，當所述存儲單元處于寫入狀態(tài)時， 為所述閃存晶體管提供編程電壓；當所述存儲單元寫入完畢后，為所述閃存晶 體管提供擦除電壓。
進一步的，當所述存儲單元處于寫入狀態(tài)時，所述電壓源提供的編程電壓 小于所述閃存晶體管的閾值電壓。
進一步的，當所述存儲單元完成寫入后，所述電壓源提供的擦除電壓大于 或者等于所述閃存晶體管的閾值電壓，使得所述使閃存晶體管的漏極與源極導(dǎo) 通。
進一步的，所述閃存晶體管是分柵閃存晶體管、疊柵閃存晶體管、非易失 性只讀存儲器、相變存儲器或MirrorBit閃存。
本發(fā)明還提出一種電子裝置，包括電壓源以及至少一存儲單元，所述電子 裝置的存儲單元通過導(dǎo)線與外部的信號輸入設(shè)備連接，所述電子裝置內(nèi)的導(dǎo)線 上連接有一閃存晶體管組，所述閃存晶體管組包括以并聯(lián)方式組合而成的第一、
5二閃存晶體管，其中，
所述閃存晶體管組的漏極連接導(dǎo)線，源極接地；
所述電壓源分別與所述第閃存晶體管組的柵極連接，當所述存儲單元處于 寫入狀態(tài)時，為所述閃存晶體管組提供編程電壓；當所述存儲單元寫入完畢后， 為所述閃存晶體管組提供擦除電壓。
進一步的，所述閃存晶體管組還包括一電阻調(diào)節(jié)單元，所述電阻調(diào)節(jié)單元 至少由第三、四、五閃存晶體管組成，第四閃存晶體管與第五閃存晶體管并聯(lián)， 再與第三閃存晶體管串聯(lián)，然后再與第一閃存晶體管和第二閃存晶體管并聯(lián)， 其中，
第四閃存晶體管的漏極和第五閃存晶體管的漏極共接于第三閃存晶體管的 源極，第四閃存晶體管的源極和第五閃存晶體管的源極共接地；
第三閃存晶體管的漏極與導(dǎo)線連接；
第三、四、五閃存晶體管的柵極共接于電壓源的正極上。
進一步的，當所述存儲單元處于寫入狀態(tài)時，所述電壓源提供的編程電壓 小于所述閃存晶體管組的閾值電壓。
進一步的，當所述存儲單元完成寫入后，所述電壓源提供的擦除電壓大于 或者等于所述閃存晶體管組的閾值電壓，使所述使閃存晶體管組的漏極與源極 導(dǎo)通。
進一步的，所述閃存晶體管選自分柵閃存晶體管、疊柵閃存晶體管、非易 失性只讀存儲器、相變存儲器、MirrorBit閃存之一或者其中的任意組合。
與現(xiàn)有技術(shù)相比，本發(fā)明的電子裝置通過在電子裝置內(nèi)的導(dǎo)線上連接有閃 存晶體管，在完成寫入操作后，啟動連接?xùn)艠O的電壓源，在柵極上形成一高柵
極電壓(「g )，使漏極和源極之間的絕緣層形成短路。然后，將柵極電壓(「g )
始終偏置在等于或者高于所述晶體管閾值電壓(K )的狀態(tài)，使得在漏極和源 極之間產(chǎn)生電流(J「a )通過，因而，無論是從外部的信號輸入設(shè)備產(chǎn)生的任何信號或是由于外界環(huán)境產(chǎn)生的噪聲干擾信號，都會通過導(dǎo)線流經(jīng)漏極、源極直 至接地端，保護存儲單元內(nèi)的信息不被修改，確保存儲單元內(nèi)的信息安全。采 用本發(fā)明的電子裝置，不僅信息保存可靠性高，而且制造成本低，易于實現(xiàn)。


圖1為現(xiàn)有技術(shù)中采用機械方法的電子裝置示意圖； 圖2為現(xiàn)有技術(shù)中采用編碼方法的電子裝置示意圖； 圖3為本發(fā)明實施例一的電子裝置示意圖； 圖4為本發(fā)明實施例二的電子裝置示意圖； 圖5為本發(fā)明實施例三的電子裝置示意圖。
具體實施例方式
為了更清楚了解本發(fā)明的技術(shù)內(nèi)容，特舉具體實施例并配合所附圖式說明 如下。
實施例一
請參閱圖3，圖3為本發(fā)明實施例一的電子裝置示意圖。該電子裝置1包括 一存儲單元IO，所述電子裝置1通過導(dǎo)線2與外部的信號輸入設(shè)備3連接，電 子裝置1內(nèi)的導(dǎo)線2上連接有一第一閃存晶體管12,所述第一閃存晶體管12的 漏極121與所述導(dǎo)線2連接；柵極120與一電壓源13連接，源極122接地。 本實施中，所述閃存晶體管可以選自下列晶體管之一分柵閃存晶體管 (splite gate flash )、疊柵閃存晶體管(stack gate flash )、非易失性只讀存儲器 (NROM)、相變存儲器(PCROM)、 MirrorBit閃存。
當信號輸入設(shè)備3對電子裝置1內(nèi)的存儲單元10寫入信息時，連接在柵極 120上的電壓源13的電壓偏置為零(對電壓源13的電壓偏置操作由電子裝置1 內(nèi)部的其他電路單元控制實現(xiàn)，不是本發(fā)明的內(nèi)容，在此不再詳述)，由此導(dǎo)致
施加在柵極120上的電壓為零，漏極121和源極122之間沒有電流(1& )產(chǎn)生，因此在對存儲單元IO進行寫入(program)操作時，第一閃存晶體管12對寫入 操作沒有任何影響。
完成寫入操作后，啟動連接4冊極120的電壓源13,在柵極120上形成柵極
電壓(^ )，將柵極電壓()始終偏置在等于或者高于所述晶體管閾值電壓
(K )的狀態(tài)，使得所述使閃存晶體管的漏極121與源極122導(dǎo)通，在漏極121 和源極122之間產(chǎn)生電流通過。
因而， 一旦從外部的信號輸入設(shè)備3產(chǎn)生任何信號或者由于外界環(huán)境產(chǎn)生 噪聲千擾信號時，該信號都會通過導(dǎo)線2流經(jīng)漏極121、源極122直至接地端， 保護存儲單元10內(nèi)的信息不被修改，確保存儲單元10內(nèi)的信息安全，不僅信 息保存可靠性高，而且制造成本低，易于實現(xiàn)。
實施例二
通常情況下，為了獲得更好的保護效果，需要在導(dǎo)通狀態(tài)下，確保第一閃 存晶體管12的電阻值小于導(dǎo)線2與存儲單元10之間形成的串聯(lián)電阻，使得任 何出現(xiàn)在導(dǎo)線2的電子信號都可靠地通過第一閃存晶體管12傳導(dǎo)并接地，而不 會被傳輸?shù)酱鎯卧?0內(nèi)。因此，可以根據(jù)實際情況的需要，降低閃存晶體管 的電阻值。
請參閱圖4，圖4為本發(fā)明實施例二的電子裝置示意圖。本實施例中的閃存 晶體管組包括以并聯(lián)的方式組合而成的第一、二閃存晶體管。第一閃存晶體管 12的漏極121和第二閃存晶體管14的漏極141共接于導(dǎo)線2上，源極122和源 極142共接地，柵極120和柵極140共接于電壓源13上。
其工作過程與實施例一相似，完成寫入操作后，將沖冊極電壓(「g )始終偏
置在等于或者高于所述晶體管閾值電壓(K )的狀態(tài)，從外部的信號輸入設(shè)備 3產(chǎn)生的任何信號或者由于外界環(huán)境產(chǎn)生的噪聲干擾信號，均通過導(dǎo)線2分別流 經(jīng)漏極121和漏極141、源極122和源極142直至接地端，無法^"改存儲單元IO內(nèi)的信息，確保了存儲單元10內(nèi)的信息安全。實施例三
請參閱圖5，圖5為本發(fā)明實施例三的電子裝置示意圖。本實施例中的閃存晶體管組還包括一電阻調(diào)節(jié)單元，所述電阻調(diào)節(jié)單元至少由第三、四、五閃存晶體管采取串并聯(lián)結(jié)合的方式組成。第四閃存晶體管16與第五閃存晶體管17并聯(lián)，再與第三閃存晶體管15串聯(lián)，然后再與第一閃存晶體管12和第二閃存晶體管14并耳關(guān)，其中，
第四閃存晶體管16的漏極161和第五閃存晶體管17的漏極171共接于第三閃存晶體管15的源極152,第四閃存晶體管16的源極162和第五閃存晶體管17的源極172共接地；
第三閃存晶體管15的漏極151與導(dǎo)線2連接，各個閃存晶體管12、 14、 15、16、 17的柵極120、 140、 150、 160、 170共接于電壓源13的正極130上。
經(jīng)過閃存晶體管的串并聯(lián)組合，即可調(diào)整閃存晶體管的阻值大小，確保閃存晶體管串并聯(lián)組合形成的電阻值小于導(dǎo)線2與存儲單元IO之間形成的串聯(lián)電阻。
本發(fā)明并不局限于上述實施例所述的閃存晶體管的組合，在實際設(shè)計過程中，可通過測試獲得導(dǎo)線2與存儲單元10之間形成的串聯(lián)電阻阻值的大小，根據(jù)該串聯(lián)電阻阻值大小適當增加或者減少所述閃存晶體管組的數(shù)量或者調(diào)整各個閃存晶體管的連接方式，從而獲得理想的晶體管組阻值。
以上顯示和描述了本發(fā)明的基本原理、主要特征和本發(fā)明的優(yōu)點。本行業(yè)的技術(shù)人員應(yīng)該了解，本發(fā)明不受上述實施例的限制，上述實施例和說明書中描述的只是說明本發(fā)明的原理，在不脫離本發(fā)明精神和范圍的前提下本發(fā)明還會有各種變化和改進，這些變化和改進都落入要求保護的本發(fā)明范圍內(nèi)。本發(fā)明要求保護范圍由所附的權(quán)利要求書及其等同物界定。
9
權(quán)利要求
1.一種電子裝置，包括電壓源以及至少一存儲單元，所述電子裝置的存儲單元通過導(dǎo)線與外部的信號輸入設(shè)備連接，其特征在于所述電子裝置內(nèi)的導(dǎo)線上連接有一閃存晶體管，其中，所述閃存晶體管的漏極與所述導(dǎo)線連接，源極接地；所述電壓源與閃存晶體管的柵極連接，當所述存儲單元處于寫入狀態(tài)時，為所述閃存晶體管提供編程電壓；當所述存儲單元寫入完畢后，為所述閃存晶體管提供擦除電壓。
2. 如權(quán)利要求1所述的電子裝置，其特征在于當所述存儲單元處于寫入 狀態(tài)時，所述電壓源提供的編程電壓小于所述閃存晶體管的闊值電壓。
3. 如權(quán)利要求l所述的電子裝置，其特征在于當所述存儲單元完成寫入 后，所述電壓源提供的擦除電壓大于或者等于所述閃存晶體管的閾值電壓，使 得所述使閃存晶體管的漏極與源極導(dǎo)通。
4. 如權(quán)利要求l所述的電子裝置，其特征在于所述閃存晶體管是分柵 閃存晶體管、疊柵閃存晶體管、非易失性只讀存儲器、相變存儲器或MirrorBit 閃存。
5. —種電子裝置，包括電壓源以及至少一存儲單元，所述電子裝置的存儲 單元通過導(dǎo)線與外部的信號輸入設(shè)備連接，其特征在于所述電子裝置內(nèi)的導(dǎo) 線上連接有一閃存晶體管組，所述閃存晶體管組包括以并聯(lián)方式組合而成的第 一、二閃存晶體管，其中，所述閃存晶體管組的漏極連接導(dǎo)線，源極接地；所述電壓源分別與所述第閃存晶體管組的柵極連接，當所述存儲單元處于 寫入狀態(tài)時，為所述閃存晶體管組提供編程電壓；當所述存儲單元寫入完畢后， 為所述閃存晶體管組提供擦除電壓。
6. 如權(quán)利要求5所述的電子裝置，其特征在于所述閃存晶體管組還包括一電阻調(diào)節(jié)單元，所述電阻調(diào)節(jié)單元至少由第三、四、五閃存晶體管組成，第四閃存晶體管與第五閃存晶體管并聯(lián)，再與第三閃存晶體管串聯(lián)，然后再與第一閃存晶體管和第二閃存晶體管并聯(lián)，其中，第四閃存晶體管的漏極和第五閃存晶體管的漏極共接于第三閃存晶體管的源極，第四閃存晶體管的源極和第五閃存晶體管的源極共接地； 第三閃存晶體管的漏極與導(dǎo)線連接； 第三、四、五閃存晶體管的柵極共接于電壓源的正極上。
7. 如權(quán)利要求5所述的電子裝置，其特征在于當所述存儲單元處于寫入 狀態(tài)時，所述電壓源提供的編程電壓小于所述閃存晶體管組的閾值電壓。
8. 如權(quán)利要求5所述的電子裝置，其特征在于當所述存儲單元完成寫入 后，所述電壓源提供的擦除電壓大于或者等于所述閃存晶體管組的閾值電壓， 使所述使閃存晶體管組的漏極與源極導(dǎo)通。
9. 如權(quán)利要求5所述的電子裝置，其特征在于所述閃存晶體管選自分柵閃 存晶體管、疊柵閃存晶體管、非易失性只讀存儲器、相變存儲器、MirrorBit閃 存之一或者其中的任意組合。
全文摘要
本發(fā)明公開一種電子裝置，包括電壓源以及至少一存儲單元，所述電子裝置的存儲單元通過導(dǎo)線與外部的信號輸入設(shè)備連接，所述電子裝置內(nèi)的導(dǎo)線上連接有閃存晶體管，所述閃存晶體管的漏極與所述導(dǎo)線連接，源極接地；所述電壓源與閃存晶體管的柵極連接。本發(fā)明通過在電子裝置內(nèi)的導(dǎo)線上連接有閃存晶體管，在完成寫入操作后，啟動連接?xùn)艠O的電壓源，使得所述使閃存晶體管的漏極與源極導(dǎo)通，在漏極和源極之間產(chǎn)生電流通過。然后，將柵極電壓始終偏置在等于或者高于所述晶體管閾值電壓的狀態(tài)，使得在漏極和源極之間產(chǎn)生電流通過，外部輸入的任何信號都會通過導(dǎo)線流經(jīng)漏極、源極至接地端，保護存儲單元內(nèi)的信息不被修改，確保存儲單元內(nèi)的信息安全。
文檔編號G06F21/00GK101673327SQ20091005301
公開日2010年3月17日 申請日期2009年6月12日 優(yōu)先權(quán)日2009年6月12日
發(fā)明者丹 許 申請人:上海宏力半導(dǎo)體制造有限公司