專利名稱：可編程濾波處理器的制作方法
可編程濾波處理器
現(xiàn)有技術(shù) 本發(fā)明涉及一種根據(jù)權(quán)利要求1的可編程濾波處理器，所述可編程濾波處理器可 被匹配于不同的濾波算法，本發(fā)明還涉及一種根據(jù)權(quán)利要求9的濾波方法，使所述濾波方 法適合于不同的濾波算法。 由于汽車領(lǐng)域中的成本壓力，發(fā)動(dòng)機(jī)控制設(shè)備的硬件和軟件的開發(fā)越來(lái)越困難。
現(xiàn)今，微芯片中的信號(hào)處理大多借助于軟件執(zhí)行。在進(jìn)行大規(guī)模的計(jì)算、如濾波算 法時(shí)，經(jīng)常出現(xiàn)實(shí)時(shí)性能的問題，因?yàn)槲⑿酒€必須實(shí)時(shí)地處理一系列其它的任務(wù)。由于成
本原因，通常避免控制器結(jié)構(gòu)的真正的以及更多重的并行性(Parallelit站)。
發(fā)明的公開內(nèi)容 本發(fā)明的任務(wù)是，能夠在高數(shù)據(jù)量(Datenaufkommen)的情況下實(shí)現(xiàn)信號(hào)檢測(cè)和 信號(hào)預(yù)處理的更高的復(fù)雜性和必要的并行性。 該任務(wù)通過(guò)可編程濾波處理器解決，所述可編程濾波處理器可被匹配于不同的濾
波算法，其中多個(gè)不同的軟件算法可被執(zhí)行，其中所述可編程濾波處理器包含邏輯單元，
所述邏輯單元包含多個(gè)流水線級(jí)；第一存儲(chǔ)器，軟件算法被保存在所述第一存儲(chǔ)器中；第
二存儲(chǔ)器，原始數(shù)據(jù)和用于不同濾波算法的參數(shù)被保存在所述第二存儲(chǔ)器中；以及地址產(chǎn)
生單元，可通過(guò)程序計(jì)數(shù)器控制所述地址產(chǎn)生單元，其中所述地址產(chǎn)生單元被構(gòu)造用于生
成用于第二存儲(chǔ)器和邏輯單元的控制指令。根據(jù)本發(fā)明的可編程濾波處理器的本質(zhì)點(diǎn)在
于，所述可編程濾波處理器可被非常靈活地匹配于不同的濾波算法?？赏ㄟ^(guò)匯編指令對(duì)所
述處理器進(jìn)行編程，并且所述處理器具有由多個(gè)流水線級(jí)組成的邏輯單元。 根據(jù)本發(fā)明的可編程濾波處理器的優(yōu)選的進(jìn)一步構(gòu)型在從屬權(quán)利要求2至8中進(jìn)
行說(shuō)明。 據(jù)此，在可編程濾波處理器的一個(gè)有利的實(shí)施形式中設(shè)置地址產(chǎn)生單元被進(jìn)一 步構(gòu)造用于以數(shù)據(jù)填充第二存儲(chǔ)器的和邏輯單元的寄存器。由此，可編程濾波處理器可被 容易地匹配于不同的信號(hào)處理任務(wù)。 在可編程濾波處理器的另一個(gè)有利的實(shí)施形式中，邏輯單元被構(gòu)造用于處理數(shù) 據(jù)。由此可以在邏輯單元內(nèi)部以硬件實(shí)現(xiàn)不同的功能。 在可編程濾波處理器的另一個(gè)有利的實(shí)施形式中，邏輯單元被構(gòu)造用于將經(jīng)處理 的數(shù)據(jù)的結(jié)果再次保存在第二存儲(chǔ)器中。由此，可編程濾波處理器可被容易地匹配于不同 的信號(hào)處理任務(wù)。 在可編程濾波處理器的另 一個(gè)有利的實(shí)施形式中，在邏輯單元內(nèi)部以硬件實(shí)現(xiàn)預(yù) 先確定的功能，可編程濾波處理器可通過(guò)所述功能匹配于預(yù)先確定的信號(hào)處理任務(wù)。由此 可以在邏輯單元內(nèi)部以硬件實(shí)現(xiàn)不同的功能。 在可編程濾波處理器的另一個(gè)有利的實(shí)施形式中，在邏輯單元中實(shí)現(xiàn)多個(gè)工作寄 存器，這些工作寄存器被構(gòu)造用于中間存儲(chǔ)部分結(jié)果。由此能夠?qū)崿F(xiàn)上下文切換，以便可以 實(shí)時(shí)地處理對(duì)時(shí)間要求嚴(yán)格的信號(hào)處理任務(wù)。但在這種情況下程序員必須確保工作寄存器 的內(nèi)容不被重寫。
在可編程濾波處理器的另一個(gè)有利的實(shí)施形式中，在邏輯單元中實(shí)現(xiàn)一數(shù)據(jù)路 徑，該數(shù)據(jù)路徑被構(gòu)造用于通過(guò)邏輯單元與模擬/數(shù)字轉(zhuǎn)換器數(shù)據(jù)并行地一起傳輸時(shí)間戳 和角度戳。由此能夠處理與模擬/數(shù)字轉(zhuǎn)換器的值相關(guān)的時(shí)間戳。在此，與其它數(shù)字信號(hào) 處理器相比，可編程濾波處理器具有其優(yōu)點(diǎn)，因?yàn)樗隹删幊虨V波處理器的硬件體系結(jié)構(gòu) 仍可被匹配。 在可編程濾波處理器的另一個(gè)有利的實(shí)施形式中，可編程濾波處理器被構(gòu)造用于
以一數(shù)據(jù)記錄工作并且與此并行地將一另外的數(shù)據(jù)記錄加載到可編程濾波處理器的第一
存儲(chǔ)器中。由此，可編程濾波處理器可被容易地匹配于不同的信號(hào)處理任務(wù)。 以上任務(wù)也通過(guò)一種濾波方法解決，使所述濾波方法適合于不同的濾波算法，其
中執(zhí)行多個(gè)不同的軟件算法，其中所述濾波方法包含以下步驟將軟件算法保存在一第一
存儲(chǔ)器中；將原始數(shù)據(jù)和用于不同濾波算法的參數(shù)保存在一第二存儲(chǔ)器中；通過(guò)一程序計(jì)
數(shù)器控制一地址產(chǎn)生單元；以及在所述地址產(chǎn)生單元中生成用于第二存儲(chǔ)器以及邏輯單元
的控制指令。通過(guò)所述根據(jù)本發(fā)明的濾波方法，可以使可編程濾波處理器非常靈活地匹配
于不同的濾波算法?？梢酝ㄟ^(guò)匯編指令對(duì)處理器進(jìn)行編程，并且所述處理器具有由多個(gè)流
水線級(jí)組成的邏輯單元。 在從屬權(quán)利要求10至12中對(duì)根據(jù)本發(fā)明濾波方法的優(yōu)選的進(jìn)一步構(gòu)型進(jìn)行說(shuō)明。
在所述方法的另一個(gè)有利實(shí)施形式中，還包含以數(shù)據(jù)填充第二存儲(chǔ)器的和邏輯單 元的寄存器的步驟。由此可以使所述濾波方法容易地匹配于不同的信號(hào)處理任務(wù)。
在所述方法的另一個(gè)有利實(shí)施形式中，還包含在邏輯單元中處理數(shù)據(jù)的步驟。由 此可以在邏輯單元內(nèi)部以硬件實(shí)現(xiàn)不同的功能。 在所述方法的另一個(gè)有利實(shí)施形式中，還包含將經(jīng)處理的數(shù)據(jù)的結(jié)果保存在第二 存儲(chǔ)器中的步驟。由此可以使所述濾波方法容易地匹配于不同的信號(hào)處理任務(wù)。
附圖的簡(jiǎn)短說(shuō)明 以下借助實(shí)施例對(duì)可編程濾波處理器的根據(jù)本發(fā)明的布置進(jìn)行詳細(xì)的說(shuō)明。相同
或起相同作用的部分設(shè)有相同的附圖標(biāo)記。附圖示出

圖1示出一個(gè)集成的可編程濾波處理器的體系結(jié)構(gòu)， 圖2示出可編程濾波處理器的邏輯單元對(duì)時(shí)間戳的處理的擴(kuò)展， 圖3示出說(shuō)明對(duì)同伴芯片中的信號(hào)處理的要求的表。 發(fā)明的實(shí)施形式 圖1示出一個(gè)集成的可編程濾波處理器IFP 2的體系結(jié)構(gòu)。所述可編程濾波處理 器是可非常靈活地匹配于不同濾波算法的可編程濾波處理器?？梢酝ㄟ^(guò)匯編指令對(duì)可編程 濾波處理器2進(jìn)行編程，并且可編程濾波處理器2具有由多個(gè)流水線級(jí)組成的邏輯單元，所 述邏輯單元擴(kuò)展了對(duì)時(shí)間戳的處理。 由于汽車制造商以及發(fā)動(dòng)機(jī)領(lǐng)域中傳感器提出的完全不同的要求，同伴芯片必須 能夠?qū)崿F(xiàn)非常靈活的信號(hào)處理。 一方面，可以通過(guò)對(duì)軟件的加強(qiáng)使用實(shí)現(xiàn)這種靈活性。而 另一方面，由于更高的控制復(fù)雜性和高數(shù)據(jù)量，同伴芯片的微芯片不可能承擔(dān)所有的信號(hào) 處理任務(wù)。 首先，這是不可能的，因?yàn)槔鏑ortex-M3TM芯片由于受限的總線系統(tǒng)AHB-Lite必 須親自進(jìn)行從FIFO的全部數(shù)據(jù)傳輸用于在它的RAM中的進(jìn)一步處理。出于這個(gè)原因，在同伴芯片內(nèi)部還實(shí)現(xiàn)了集成的可編程濾波處理器的兩個(gè)信號(hào)處理模塊以及信號(hào)預(yù)處理。
集成的可編程濾波處理器2在圖1中示出的體系結(jié)構(gòu)證實(shí)在實(shí)現(xiàn)新算法時(shí)是非常 有效率的。例如在可使用集成的可編程濾波處理器2的無(wú)線電應(yīng)用中，可以在相同的可編 程濾波處理器硬件上運(yùn)行最多17個(gè)不同的軟件算法。在此，借助觸發(fā)線路6通過(guò)PCTR單 元4通過(guò)入口點(diǎn)確定算法。在圖1中示出三個(gè)觸發(fā)線路6。算法本身被保存在第一存儲(chǔ)器 RAM 8中。隨后通過(guò)PCTR 4中的程序計(jì)數(shù)器控制地址產(chǎn)生單元AGU IO，所述地址產(chǎn)生單元 生成用于第二存儲(chǔ)器IFP MEM 12以及邏輯單元ALU 14的控制指令，或者相應(yīng)地用數(shù)據(jù)填 充寄存器。在第二存儲(chǔ)器IFP MEM 12上連接有FIFO緩沖器16以及總線接口 16。
在第二存儲(chǔ)器IFP MEM 12中不僅保存原始數(shù)據(jù)而且保存用于濾波的參數(shù)。最后， 邏輯單元ALU 14處理數(shù)據(jù)并且將結(jié)果重新保存在第二存儲(chǔ)器IFP MEM 12中。在此，可以 在邏輯單元ALU 14內(nèi)以硬件實(shí)現(xiàn)預(yù)先確定的功能。通過(guò)這些預(yù)先確定的功能，可編程濾波 處理器隨后可容易地匹配于預(yù)先確定的信號(hào)處理任務(wù)。 由此，集成的可編程濾波處理器IFP 2可以容易地匹配于不同的信號(hào)處理任務(wù)。 則用于信號(hào)改善的智能濾波處理器的開發(fā)時(shí)間例如可以少于一天。 為了在同伴芯片內(nèi)使用集成的可編程濾波處理器IFP 2，其必須擴(kuò)展附加的功能。 由于高數(shù)據(jù)量，例如必然需要在可編程濾波處理器還忙于處理其它的模擬/數(shù)字轉(zhuǎn)換器 ADC數(shù)據(jù)期間將新的模擬/數(shù)字轉(zhuǎn)換器ADC的數(shù)據(jù)加載到集成的可編程濾波處理器IFP 2 中。這由兩個(gè)獨(dú)立的RAM組件實(shí)現(xiàn)，可以在這兩個(gè)獨(dú)立的RAM組件之間進(jìn)行轉(zhuǎn)換。
此外，必須能夠上下文切換，以便可以實(shí)時(shí)地處理對(duì)時(shí)間要求嚴(yán)格的信號(hào)處理任 務(wù)。集成的可編程濾波處理器IFP 2已經(jīng)對(duì)這兩個(gè)任務(wù)作好了準(zhǔn)備。為此，例如可以在邏 輯單元ALU 14中實(shí)現(xiàn)多個(gè)工作寄存器ACCU，以便中間存儲(chǔ)部分結(jié)果。但是，在這種情況下 程序員必須確保，工作寄存器ACCU的內(nèi)容不被重寫。 圖2示出了可編程濾波處理器IFP的邏輯單元對(duì)時(shí)間戳的處理的擴(kuò)展。
集成的可編程濾波處理器IFP的擴(kuò)展在于對(duì)與模擬/數(shù)字轉(zhuǎn)換器ADC的值相關(guān)的 時(shí)間戳的處理。在此，與其它數(shù)字信號(hào)處理器DSP相比，集成的可編程濾波處理器IFP具有 其優(yōu)點(diǎn)，因?yàn)闉V波處理器的硬件體系結(jié)構(gòu)還可被匹配。這樣可以在實(shí)現(xiàn)邏輯單元ALU(參見 圖1)時(shí)實(shí)現(xiàn)一個(gè)附加的數(shù)據(jù)路徑，其中，時(shí)間戳或角度戳與其模擬/數(shù)字轉(zhuǎn)換器ADC的數(shù) 據(jù)并行地通過(guò)邏輯單元ALU —起移動(dòng)。 集成的可編程濾波處理器IFP用于支持同伴芯片的微處理器的信號(hào)處理。可編程 濾波處理器由多個(gè)元件組成，其中，邏輯單元ALU以及第二存儲(chǔ)器IFP-MEM和用于信號(hào)處理 程序的第一存儲(chǔ)區(qū)RAM(參見圖1)占據(jù)了芯片面積的主要部分。 同伴芯片的集成的可編程濾波處理器IFP應(yīng)當(dāng)能夠以一個(gè)數(shù)據(jù)記錄工作，并且一 個(gè)第二數(shù)據(jù)記錄應(yīng)可以與此并行地被加載到集成的可編程濾波處理器IFP的存儲(chǔ)器中。由 根據(jù)圖3的數(shù)據(jù)量可見，除了由于其復(fù)雜性必須在微處理器上進(jìn)行計(jì)算的用于燃燒室壓力 (CSC-P， Combustion Signalbased Control-Pressure :基于控制的燃燒信號(hào)-壓力)的任 務(wù)的數(shù)據(jù)外，數(shù)據(jù)量為最大250字節(jié)/缸(壓電電壓測(cè)量)。 在安全系數(shù)為2并且工作和影子存儲(chǔ)器(Arbeits-und Schattenspeicher)為 0. 5KB的情況下，用于集成的可編程濾波處理器IFP的存儲(chǔ)器消耗為1KB。這可以借助約 8000個(gè)門電路實(shí)現(xiàn)。
權(quán)利要求
可編程濾波處理器(2)，所述可編程濾波處理器可被匹配于不同的濾波算法，其中，多個(gè)不同的軟件算法可被執(zhí)行，其中，所述可編程濾波處理器(2)包含一邏輯單元(14)，所述邏輯單元包含多個(gè)流水線級(jí)，一第一存儲(chǔ)器(8)，所述軟件算法被保存在所述第一存儲(chǔ)器中，一第二存儲(chǔ)器(12)，原始數(shù)據(jù)和用于所述不同的濾波算法的參數(shù)被保存在所述第二存儲(chǔ)器中，以及一地址產(chǎn)生單元(10)，所述地址產(chǎn)生單元可通過(guò)一程序計(jì)數(shù)器控制，其中，所述地址產(chǎn)生單元(10)被構(gòu)造用于生成用于所述第二存儲(chǔ)器(12)和所述邏輯單元(14)的控制指令。
2. 根據(jù)權(quán)利要求1的可編程濾波處理器(2)，其中，所述地址產(chǎn)生單元(10)被進(jìn)一步 構(gòu)造用于以數(shù)據(jù)填充所述第二存儲(chǔ)器(12)的以及所述邏輯單元(14)的寄存器。
3. 根據(jù)權(quán)利要求1的可編程濾波處理器(2)，其中，所述邏輯單元(14)被構(gòu)造用于處 理數(shù)據(jù)。
4. 根據(jù)權(quán)利要求2的可編程濾波處理器(2)，其中，所述邏輯單元(14)被構(gòu)造用于將 經(jīng)處理的數(shù)據(jù)的結(jié)果再次保存在所述第二存儲(chǔ)器(12)中。
5. 根據(jù)以上權(quán)利要求之一的可編程濾波處理器(2)，其中，在所述邏輯單元(14)內(nèi)以 硬件實(shí)現(xiàn)預(yù)先確定的功能，所述可編程濾波處理器通過(guò)所述預(yù)先確定的功能可被匹配于預(yù) 先確定的信號(hào)處理任務(wù)。
6. 根據(jù)以上權(quán)利要求之一的可編程濾波處理器(2)，其中，在所述邏輯單元(14)中實(shí) 現(xiàn)多個(gè)工作寄存器，所述多個(gè)工作寄存器被構(gòu)造用于中間存儲(chǔ)部分結(jié)果。
7. 根據(jù)以上權(quán)利要求之一的可編程濾波處理器(2)，其中，在所述邏輯單元(14)中實(shí) 現(xiàn)一數(shù)據(jù)路徑，所述數(shù)據(jù)路徑被構(gòu)造用于通過(guò)所述邏輯單元(14)與一模擬/數(shù)字轉(zhuǎn)換器數(shù) 據(jù)并行地一起傳輸一 時(shí)間及角度戳。
8. 根據(jù)以上權(quán)利要求之一的可編程濾波處理器(2)，所述可編程濾波處理器被構(gòu)造用 于以一數(shù)據(jù)記錄工作并且與此并行地將一另外的數(shù)據(jù)記錄加載到所述可編程濾波處理器 (2)的第一存儲(chǔ)器(8)中。
9. 濾波方法，使所述濾波方法適合于不同的濾波算法，其中執(zhí)行多個(gè)不同的軟件算法， 其中，所述濾波方法包含以下步驟將所述軟件算法保存在一第一存儲(chǔ)器(8)中，將原始數(shù)據(jù)和用于所述不同的濾波算法的參數(shù)保存在一第二存儲(chǔ)器(12)中， 通過(guò)一程序計(jì)數(shù)器控制一地址產(chǎn)生單元(10)，以及在所述地址產(chǎn)生單元(10)中生成用于所述第二存儲(chǔ)器(12)和所述邏輯單元(14)的 控制指令。
10. 根據(jù)權(quán)利要求9的濾波方法，所述濾波方法還包含以數(shù)據(jù)填充所述第二存儲(chǔ)器 (12)的以及所述邏輯單元(14)的寄存器的步驟。
11. 根據(jù)權(quán)利要求10的濾波方法，所述濾波方法還包含在所述邏輯單元(14)中處理數(shù) 據(jù)的步驟。
12. 根據(jù)權(quán)利要求11的濾波方法，所述濾波方法還包含將經(jīng)處理的數(shù)據(jù)的結(jié)果保存在 所述第二存儲(chǔ)器(12)中的步驟。
全文摘要
本發(fā)明涉及可編程濾波處理器(2)，所述可編程濾波處理器可被匹配于不同的濾波算法，其中，多個(gè)不同的軟件算法可被執(zhí)行，其中，所述可編程濾波處理器(2)包含邏輯單元(14)，所述邏輯單元包含多個(gè)流水線級(jí)；第一存儲(chǔ)器(8)，所述軟件算法被保存在所述第一存儲(chǔ)器中；第二存儲(chǔ)器(12)，原始數(shù)據(jù)和用于所述不同的濾波算法的參數(shù)被保存在所述第二存儲(chǔ)器中；以及地址產(chǎn)生單元(10)，所述地址產(chǎn)生單元可通過(guò)程序計(jì)數(shù)器控制，其中，所述地址產(chǎn)生單元(10)被構(gòu)造用于生成用于所述第二存儲(chǔ)器(12)和所述邏輯單元(14)的控制指令。
文檔編號(hào)G06F9/30GK101784987SQ200880103449
公開日2010年7月21日 申請(qǐng)日期2008年7月8日 優(yōu)先權(quán)日2007年8月16日
發(fā)明者J·哈尼施, J·馬洛克, S·施密特 申請(qǐng)人:羅伯特·博世有限公司