專利名稱：多媒體處理功率管理的功率門控的制作方法
技術領域：
本發(fā)明涉及集成電路，且更明確地說，涉及集成電路的功率管理。
背景技術：
并入有例如專用集成電路(ASIC)的集成電路的電子裝置通常使用省電技術來減 少功率消耗，并由此實現(xiàn)延長的電池壽命。例如移動電話和個人數(shù)字助理(PDA)的小型便 攜式裝置(例如)通常并入有用于實施非活動模式以限制邏輯電路的功率消耗的電路。非 活動模式可包含待機模式、低功率模式和休眠模式。數(shù)字電路中且更具體地說CMOS電路中的功率耗散大約與供電電壓的平方成比 例。因此，實現(xiàn)低功率性能的最有效方式是按比例減小供電電壓。ASIC上的CMOS電路能夠 以顯著減小的功率電平操作。然而，為了避免傳播延遲的增加，也減小CMOS裝置的閾值電壓。閾值電壓的減小通常因M0S裝置的次閾值泄漏電流的改變而導致待機電流的增 加。流經(jīng)“關斷”晶體管的泄漏電流趨向于隨著裝置的閾值電壓減小而按指數(shù)律增加。此外， 隨著制造技術發(fā)展到較高等級的集成，且能夠制造的最小特征變得越來越小(例如，90nm、 65nm或45nm且更低)而達到奈米技術等級，門泄漏和次閾值泄漏變得更有問題。因此，在 延長的時間周期內(nèi)保持于非活動模式的例如移動電話和PDA等電子裝置可顯現(xiàn)出顯著的 泄漏電流，且在非活動模式期間導致對電池功率的不當汲取。

發(fā)明內(nèi)容
一般來說，本發(fā)明是針對用于在多媒體處理環(huán)境內(nèi)實施功率門控的電路。所揭示 電路支持多媒體顯示處理器的更有效功率管理，所述電路可包含獨立于彼此而操作的各種 組件。以此方式，所揭示電路可支持多媒體處理環(huán)境內(nèi)的功率節(jié)約和增強的性能。為了減少待機模式期間的泄漏電流，一些專用集成電路(ASIC)可包含頭部開關 (headswitch)或腳部開關(footswitch)，所述開關電連接于CMOS電路的低壓閾值(LVT) 邏輯門與功率軌或接地軌之間。頭部開關為高壓閾值(HVT)PMOS晶體管，其位于ASIC核心 或塊的局部功率網(wǎng)狀路由(mesh routing)與最高等級功率網(wǎng)狀路由之間。腳部開關是位 于局部接地網(wǎng)狀路由與最高等級接地軌/網(wǎng)格之間的HVT NM0S晶體管。在非活動模式期間，關斷頭部開關或腳部開關以使LVT邏輯門從功率/接地電源 斷開且由此使功率軌“崩潰”。因為頭部開關或腳部開關具有高閾值電壓，所以由頭部開關 或腳部開關從電源汲取的泄漏電流的量相對于原本將流經(jīng)LVT邏輯門的泄漏電流大大減 少。在活動模式期間，接通頭部開關或腳部開關以將電源和接地端連接到LVT門。因此，在 活動模式期間，LVT邏輯門由其被直接連接到電源和接地端時的電壓實質(zhì)上相同的電壓供電。在本發(fā)明的一些方面中，可實施頭部開關或腳部開關電路以視相應邏輯組件的操 作模式而定，例如，視邏輯組件是處于活動模式還是非活動模式而定，獨立且選擇性地使多媒體顯示處理器的不同邏輯組件連接到功率軌和與其斷開。在邏輯門與功率軌或接地軌 之間分布開關可在具有非活動模式的電子裝置中具有特定優(yōu)點，在非活動模式下，多媒體 顯示處理器的部分可繼續(xù)操作，而多媒體顯示處理器內(nèi)的其它電路被關斷或處于低功率狀 態(tài)。明確地說，可個別地控制所分布的開關以使供電電壓從多媒體顯示處理器的選定區(qū)、塊 或行解耦。
本發(fā)明中所描述的電路可應用于多種電子裝置，但尤其可用于小型便攜式無線通 信裝置，所述無線通信裝置執(zhí)行多媒體處理，且依靠非活動電路模式來節(jié)省電池功率。舉例 來說，所述電路可應用于例如移動電話和個人數(shù)字助理(PDA)等無線裝置。作為另一實例， 本文中描述的電路可用于非無線裝置中。在一個方面中，本發(fā)明提供一種多媒體處理器，其包括用于處理第一多媒體處理 任務的第一塊；用于處理第二多媒體處理任務的第二塊；產(chǎn)生用于第一塊和第二塊的功率 的電源；以及使第一塊獨立于第二塊而選擇性地耦合到電源和從電源解耦的功率門控模 塊。在另一方面中，本發(fā)明提供一種無線通信裝置，其包括無線發(fā)射器；無線接收 器；以及用以驅(qū)動所述發(fā)射器并處理由無線接收器接收到的信號的處理電路，所述處理電 路包含多媒體顯示處理器，所述多媒體顯示處理器具有用于處理第一多媒體處理任務的 第一塊；用于處理第二多媒體處理任務的第二塊；產(chǎn)生用于第一塊和第二塊的功率的電 源；以及使第一塊獨立于第二塊而選擇性地耦合到電源和從電源解耦的功率門控模塊。在又一方面中，本發(fā)明提供一種方法，所述方法包括檢測多媒體顯示處理器內(nèi)的 處理塊是否正閑置；以及在所述處理塊正閑置時，在不使所述多媒體顯示處理器內(nèi)的其它 活動處理塊從電源解耦的情況下，使所述處理塊選擇性地與電源解耦以獨立地將功率門控 到處理塊。在又一方面中，本發(fā)明提供一種包括計算機可讀媒體的計算機程序產(chǎn)品，所述計 算機可讀媒體包括用于致使計算機檢測多媒體顯示處理器內(nèi)的處理塊正閑置的指令；以 及致使計算機執(zhí)行以下操作的指令在處理塊正閑置時，在不使多媒體顯示處理器內(nèi)的其 它活動處理塊從電源解耦的情況下，使所述處理塊選擇性地與電源解耦以獨立地將功率門 控到處理塊。在另一方面中，本發(fā)明提供一種用于組裝多媒體處理器的方法，所述方法包括形 成邏輯電路，所述邏輯電路包含用于獨立地處理第一多媒體處理任務的第一塊，以及用于 獨立地處理第二多媒體處理任務的第二塊；形成產(chǎn)生用于第一塊和第二塊的功率的電源； 以及形成功率門控模塊，所述功率門控模塊使第一塊獨立于第二塊而選擇性地耦合到電源 和從電源解耦。在又一方面中，本發(fā)明提供一種多媒體處理器，所述多媒體處理器包括用于處理 第一多媒體處理任務的裝置；用于處理第二多媒體處理任務的裝置；用于產(chǎn)生用于第一塊 和第二塊的功率的裝置；以及用于使用于處理第一多媒體處理任務的裝置獨立于用于處理 第二多媒體處理任務的裝置而選擇性地耦合到用于產(chǎn)生功率的裝置和從用于產(chǎn)生功率的 裝置解耦的裝置。本發(fā)明中所描述的技術可以硬件、軟件、固件或其任一組合實施。如果以軟件實 施，那么所述軟件可在一個或一個以上處理器(例如，微處理器)、專用集成電路(ASIC)、現(xiàn)場可編程門陣列(FPGA)或數(shù)字信號處理器(DSP)中執(zhí)行。執(zhí)行所述技術的軟件可最初存 儲在計算機可讀媒體中，且被加載在處理器中并在處理器中執(zhí)行。因此，本發(fā)明還預期包括 指令的計算機可讀媒體，所述指令在執(zhí)行時致使裝置執(zhí)行如本發(fā)明中所描述的技術。在一 些情況下，計算機可讀媒體可形成包括計算機可讀媒體的計算機程序產(chǎn)品的一部分。在附圖和以下描述中陳述本發(fā)明的一個或一個以上方面的細節(jié)。本發(fā)明的其它特 征、目標和優(yōu)點將從所述描述和圖式且從權利要求書變得顯而易見。


圖1是說明實例多媒體顯示處理器的框圖。圖2是說明根據(jù)本發(fā)明的技術而操作的實例多媒體處理電路和電源的框圖。圖3是說明在多媒體顯示處理器內(nèi)使用腳部開關的實例多閾值CMOS(MTCMOS)電 路的電路圖。 圖4A和圖4B是說明多媒體顯示處理器的組件在實例幀時間內(nèi)的實例功率耗散概 況的框圖。圖5A是說明多媒體顯示處理器在使用開關來選擇性地將功率門控到多媒體顯示 處理器的單獨組件的一個實例操作的流程圖。
圖5B是說明多媒體顯示處理器在使用開關來選擇性地將功率門控到多媒體顯示 處理器的單獨組件的另一實例操作的流程圖。圖6是說明并入有如本發(fā)明中所描述的邏輯電路的電子裝置的框圖。
具體實施例方式圖1是說明實例多媒體顯示處理器10的框圖。多媒體顯示處理器10可為專用集 成電路(ASIC)或芯片上系統(tǒng)(SOC)內(nèi)的硬宏核心(hard macro core)的一部分。硬宏核 心可為指定ASIC或SOC的邏輯組件的互連方式且指定邏輯元件之間的物理路徑和布線圖 案的邏輯功能。舉例來說，硬宏核心可包括存儲器塊、數(shù)字信號處理器(DSP)電路、定制處 理器核心或任何其它硬式知識產(chǎn)權(IP)核心。多媒體顯示處理器10可為依靠電池操作的 便攜式電子裝置的一部分。本文中描述的技術在具有休眠或待機模式的例如移動電話、個 人數(shù)字助理(PDA)或其它此類裝置等便攜式電子裝置中可能尤其有利，在休眠或待機模式 下，多媒體顯示處理器的部分繼續(xù)操作，而多媒體顯示處理器的一些部分被關斷或處于低 功率狀態(tài)。多媒體顯示處理器10包含用于平衡多媒體顯示處理器10內(nèi)的多個邏輯組件之 間的處理請求的仲裁器12。邏輯組件包含像素處理管(PPP) 14以及多個直接存儲器存 取(DMA)管，SP，主要 DMA (DMA-P) 16A、次要 DMA (DMA-S) 16B、外部 DMA (DMA-E) 16C 禾Π 電視 DMA(DMA-TV) 16D。DMA 16A到16D(DMA 16)是硬件元件，其具有對存儲器(例如，存儲器11) 的直接存儲器存取，且將幀緩沖圖像從存儲器移動到顯示面板。在圖1的實例中，多媒體顯示處理器10還包含用于連接到不同類型的顯示器的接 口，例如并行紅-綠-藍(RGB)接口 17、并行CPU接口 18、串行接口 19、并行CPU接口 20以 及TV編碼器21。并行RGB接口 17連接到無幀緩沖器的IXD面板。并行CPU接口 18連接 到具有幀緩沖器的顯示面板。串行接口 18串聯(lián)連接到具有幀緩沖器的顯示面板。TV編碼器21連接到電視顯示器。 PPP 14可用于處理像素以用于色彩轉(zhuǎn)換、按比例放大/按比例縮小圖像、混合、 色度上取樣/下取樣以及多個圖像平面的混合，以構成存儲器中的幀緩沖器。舉例來說， PPP14可將不同圖像平面上的視頻、圖形、圖標或其它多媒體對象整合到單個幀緩沖器中。 多媒體對象可源自不同軟件應用程序。在一個方面中，如圖1中所示，幀緩沖器13可存儲在 作為多媒體顯示處理器10的一部分的存儲器11中。在其它方面中，幀緩沖器可存儲在外 部同步動態(tài)隨機存取存儲器(SDRAM)存儲器或系統(tǒng)存儲器中。DMA 16A到16D(“DMA 16”) 存取幀緩沖器13，且將幀緩沖13發(fā)送到顯示面板(未圖示)以供顯示。顯示面板可為液晶 顯示器(IXD)、電視顯示器、并行或串行顯示器或其它顯示器。多媒體顯示處理器10可被視為功能上分為用于處理多媒體任務的兩個單獨塊 PPP14和DMA塊15。DMA塊15由多個子塊(SP，DMA 16A到16D)構成。圖1中展示的多媒 體顯示處理器10的架構使多媒體顯示處理器10能夠以不同于顯示更新速率的幀組成速率 使用PPP 14。此外，DMA 16中的每一者可以不同的顯示更新速率操作。PPP 14的大小優(yōu) 選經(jīng)設計以處置最差情況性能要求，即支持同時運行的所有DMA 16，且實現(xiàn)許多芯片上系 統(tǒng)(SOC)平臺的硬件知識產(chǎn)權(IP)再使用。然而，有許多使用情境和SOC平臺并不需要多 媒體顯示處理器10的所有部分來實現(xiàn)給定任務。如下文更詳細地描述，可將功率選擇性地且獨立地門控到多媒體顯示處理器10 的邏輯組件(即，PPP 14以及DMA塊15的一個或一個以上子塊)，從而減小邏輯組件的非活 動模式期間的泄漏電流的量。舉例來說，多媒體顯示處理器10可并入到使用多媒體顯示處 理器10內(nèi)存在的所有邏輯組件的高端產(chǎn)品中，或可并入到僅使用多媒體顯示處理器10內(nèi) 存在的一子組邏輯組件的低端產(chǎn)品中。在低端產(chǎn)品的情況下，非正被使用的邏輯組件的功 率可被獨立地門控關斷。獨立功率門控可通過使個別開關與PPP 14和DMA 16中的相應者 中的每一者相關聯(lián)來實現(xiàn)。舉例來說，可使用腳部開關或頭部開關。明確地說，當組件(例 如，軟件組件)檢測到邏輯組件14、16中的一者為非活動(閑置)時，組件可致使相應開關 關斷，以將邏輯組件置于非活動模式。在非活動模式下，從功率軌汲取的泄漏電流的量可減 小，這是因為開關具有高閾值電壓，且沒有電流流經(jīng)相應邏輯組件。此外，本文中所描述的 技術還可減少由未經(jīng)時鐘門控的組件消耗的電流。圖2是說明根據(jù)本發(fā)明的技術而操作的實例多媒體處理電路22和電源28的框 圖。多媒體處理電路22包含邏輯電路24A到24N( “邏輯電路24”)。邏輯電路24可獨立 地處理不同多媒體處理任務。電源28產(chǎn)生用于邏輯電路24A到24N中的每一者的功率。 功率門控模塊26使邏輯電路24選擇性地耦合到電源28和與電源28解耦。功率門控模 塊26可針對邏輯電路24A到24N中的每一者在獨立的基礎上執(zhí)行此耦合和解耦。舉例來 說，功率門控模塊26可獨立于使邏輯電路24N耦合電源28和從電源28解耦而使邏輯電路 24A耦合到電源28和從電源28解耦。作為另一實例，代替獨立地耦合邏輯電路24中的每 一者，功率門控模塊26可使個別邏輯電路24的各種群組或組合耦合到電源28和從電源28 解耦。 功率門控模塊26可包含多個開關單元(未圖示)，所述開關單元各自與邏輯電路 24A到24N中的不同一者相關聯(lián)。功率門控模塊26還可包含驅(qū)動器模塊(未圖示)或中間 軟件智能層，其獨立地控制所述多個開關單元以使個別邏輯電路24選擇性地耦合到電源28和與電源28解耦。
電源28可包含與邏輯電路24連通的功率軌，以及與邏輯電路24連通的接地軌。 功率門控模塊26可獨立地控制所述多個開關單元，以使功率軌和接地軌中的一者選擇性 地耦合到邏輯電路24中的相應一者和從邏輯電路24中的相應一者解耦。在一個方面中， 開關單元可為定位于由功率軌提供的電壓供應與邏輯電路24A到24N中的相應邏輯電路之 間的頭部開關，以將邏輯電路24A到24N中的相應邏輯電路耦合到功率軌。在另一方面中， 開關可為定位于邏輯電路24A到24N中的相應邏輯電路與接地軌的相應接地節(jié)點(由圖3 的GNDl到GND5表示)之間的腳部開關，以將邏輯電路24A到24N中的相應邏輯電路耦合 到接地軌。雖然出于實例的目的而關于頭部開關和腳部開關進行描述，但功率門控模塊26 可包括從電源汲取的泄漏電流的量實質(zhì)上減小的任何類型的電路。圖3是說明在多媒體顯示處理器內(nèi)使用腳部開關的實例多閾值CMOS(MTCMOS)電 路30的電路圖。電路30形成例如ASIC的集成電路中的邏輯電路的一部分。電路30經(jīng)配 置以減少具有減小的供電電壓和閾值電壓的邏輯組件的泄漏電流的量。因此，電路30可 尤其可用于并入有較大低壓閾值(LVT)邏輯門陣列的電路(例如ASIC)。如圖3中所示， MTCMOS 電路 30 的 PPP 14、DMA-P 16A、DMA-S 16B、DMA-E 16C 和 DMA-TV16D 中的每一者電 耦合到由外部功率軌提供的實際電壓供應VDD 35。然而，PPP 14、DMA-P 16A、DMA-S 16B、 DMA-E 16C和DMA-TV 16D中的每一者耦合到單獨的“虛擬”接地節(jié)點GNDV，而非實際接地 節(jié)點GND。輸入信號(IN)38A到38E( “輸入信號38”)分別驅(qū)動邏輯組件PPP 14、DMA-P 16A,DMA-S 16B,DMA-E 16C 和 DMA-TV16D，其接著分別產(chǎn)生輸出信號(OUT) 40A 到 40E (“輸 出信號40”)。PPP 14,DMA-P 16A、DMA_S 16B、DMA_E 16C 禾口 DMA-TV 16D 中的每一者耦合到功率 門控模塊45內(nèi)的腳部開關32A到32E( “腳部開關32”)中的相應一者。腳部開關32可各 自包含高壓閾值(HVT)或超高壓閾值(UHVT)PMOS晶體管，其視相應邏輯組件的操作模式而 定(即視邏輯組件處于活動模式還是非活動模式而定)，將相應虛擬接地節(jié)點GNDV選擇性 地連接到實際接地節(jié)點GND和與實際接地節(jié)點GND斷開。從在并入有邏輯組件的電路外部 的外部端子提供電壓供應VDD 35。類似地，接地GND由外部接地端子提供。電路30的實際 電壓供應VDD 35和實際接地GND可由電池連同可適用的任何電壓調(diào)節(jié)或功率調(diào)整電路提 供。舉例來說，在移動電話中，VDD 35和GND可具有在0.5伏與2.0伏之間的電壓差。功率門控模塊45的驅(qū)動器42經(jīng)由相應的輸入門44A到44E( “輸入門44”)向腳 部開關32施加休眠信號SLl到SL5，以獨立接通和關斷腳部開關，且由此使相應的實際接地 GND耦合到相應的虛擬接地GNDV和從相應的虛擬接地GNDV解耦。當腳部開關32中的一 者被接通(并實際上“閉合”)時，相應的虛擬接地節(jié)點GNDV連接到小于腳部開關32上的 電壓降的相應實際接地節(jié)點GND的電位。腳部開關32準許相應的邏輯組件PPP 14.DMA-P 16A、DMA-S 16B、DMA-E 16C和DMA-TV 16D在活動模式下由其被直接連接到實際接地GND 時的電壓實質(zhì)上相同的電壓供電，但在非活動模式下允許很少電流或不允許電流流經(jīng)相應 邏輯組件，從而減少泄漏電流以及由未經(jīng)時鐘門控的組件消耗的電流。明確地說，在休眠或待機模式期間，輸入門44A到44E中的一者處的休眠信號SL 被解除斷言，以致使腳部開關32中的相應一者關斷。非活動模式下從VDD 35汲取的泄漏 電流的量減小，這是因為腳部開關32具有高閾值電壓，且很少電流或無電流流經(jīng)相應邏輯組件。相反，如果在非活動模式期間不使用腳部開關32，那么相應邏輯組件將越過實際供電 電壓VDD 35和實際接地參考GND而電連接，且在非活動模式期間產(chǎn)生不當量的泄漏電流。同樣，在活動模式期間，在輸入門44A到44E中的一者或多者處斷言休眠信號SL， 從而致使腳部開關32中的相應一者或多者接通并使相應的虛擬接地GNDV耦合到相應的實 際接地GND，由此在活動模式下向相應的邏輯組件供電以用于正常操作。因此，在活動模式 期間，示范性MTCMOS電路30的相應邏輯組件由仿佛其被直接連接到VDD 35和GND兩者時 的實質(zhì)上相同的電壓供電。因此，示范性MTCMOS電路30允許降低多媒體顯示處理器的相 應邏輯組件的閾值電壓，同時減小非活動模式期間的泄漏電流的量，以及減少由未經(jīng)時鐘 門控的組件消耗的電流。驅(qū)動器42可響應于從PPP 14、DMA 16或守護進程(即，一種后臺計算機程序)接 收到一個或一個以上中斷命令或其它消息而選擇性地施加休眠信號SLl到SL5來關斷相應 的腳部開關32，所述守護進程監(jiān)視PPP 14和DMA 16的狀態(tài)，其指示PPP 14或DMA 16中 的一者或一者以上正閑置。在一些方面中，驅(qū)動器42可在接收到中斷命令之后施加休眠信 號。在其它方面中，驅(qū)動器42可在接收到中斷命令之后在施加休眠信號之前首先檢查對于 相應邏輯組件是否有另一任務正待決。驅(qū)動器42可響應于從守護進程接收到指示PPP 14 或DMA 16中的一者或一者以上已接收到新任務且需要被再次接通的一個或一個以上消息 而選擇性施加休眠信號SLl到SL5以接通相應的腳部開關32。守護進程可監(jiān)聽PPP 14,DMA 16的活動以確定邏輯組件14、16是否正閑置，且還可周期性地檢查寄存器以了解新任務的 存在情況?；蛘?，驅(qū)動器42可從上層軟件模塊截取到達PPP 14或DMA 16的任務，且響應 于截取到所述任務而選擇性施加休眠信號SLl到SL5以接通相應的腳部開關32。以此方式，功率門控模塊45的驅(qū)動器42可個別地激活腳部開關32以將功率門控 到電路30的個別邏輯組件。舉例來說，驅(qū)動器42可激活腳部開關32A以獨立于DMA 16而 向PPP 14供電。驅(qū)動器42可激活腳部開關32B到32E以獨立于PPP 14向作為群組的若 干DMA 16供電?；蛘撸?qū)動器32可單獨地向若干DMA 16供電。腳部開關32上的電壓降在腳部開關接通時可為最小的，且門輸入44處的SL信號 可隨時間的過去而斜坡上升，以便實質(zhì)上不影響從VDD 35引出的其它電路。在初始通電 時，所有腳部開關32可默認為接通。然而，在電力復位(即，熱啟動)之后，僅熱啟動中所 涉及的腳部開關32將默認為接通。在熱啟動之后，與驅(qū)動器42相關聯(lián)的軟件可接著對寄 存器進行編程以接通腳部開關32，從而建立功率軌并使腳部開關32復位。在本發(fā)明的一些 方面中，個別腳部開關32可按需要經(jīng)獨立復位以對不同操作或應用進行加電。以此方式， 可優(yōu)化功率崩潰之后的加電的開銷。在一些方面中，在對電路30內(nèi)的核心區(qū)域有較小影響或無影響的情況下，可代替 腳部開關32或與腳部開關32組合地使用頭部開關。在此些方面中，頭部開關分布于VDD 35下方，且連接到相應的邏輯組件14、16。可組裝包含圖3的電路30的多媒體處理器。舉例來說，邏輯電路可經(jīng)形成以包含 用于獨立地處理第一多媒體處理任務的第一塊和用于獨立地處理第二多媒體處理任務的 第二塊?？尚纬僧a(chǎn)生用于第一塊和第二塊的功率的電源，且還可形成功率門控模塊，其獨立 于第二塊而選擇性地將第一塊耦合到電源且使第一塊從電源解耦。在一些方面中，功率門 控模塊可通過以下步驟來形成形成與第一塊相關聯(lián)的第一開關單元；形成與第二塊相關聯(lián)的第二開關單元；以及形成驅(qū)動器模塊，所述驅(qū)動器模塊獨立地控制第一和第二開關單元以選擇性地將第一塊和第二塊耦合到電力且使第一塊和第二塊從功率電力。電源可通過 以下步驟來形成形成與第一塊和第二塊連通的功率軌；以及形成與第一塊和第二塊連通 的接地軌，其中功率門控模塊經(jīng)形成以獨立地控制第一和第二開關單元以選擇性地將功率 軌和接地軌中的一者耦合到相應塊并使功率軌和接地軌中的一者從相應塊解耦。多媒體處 理器可形成為專用集成電路(ASIC)或芯片上系統(tǒng)(SOC)內(nèi)的硬宏核心的一部分。可通過 使用標準光刻或裸片封裝技術來形成多媒體處理器。圖4A到圖4B是說明多媒體顯示處理器的組件在實例幀時間內(nèi)的實例功率耗散概 況的框圖。為了比較，圖4A說明在不使用如本文所描述的獨立功率門控技術的幀時間內(nèi)的 功率耗散概況。相反，圖4B說明如本文所描述在對多媒體顯示處理器10的個別組件使用 功率門控技術的幀時間內(nèi)的功率耗散概況。概況50A和52A說明PPP 14的功率耗散概況。如圖4A和圖4B中所示，PPP 14在 活動時間期間以活動功率電平46操作，且在閑置時間期間以非活動功率電平48操作。概 況50A說明在未啟用功率門控的情況下，在PPP 14保持閑置時耗散功率，而概況52A說明 當PPP 14正閑置時到達PPP 14的功率被門控，從而減少泄漏電流以及由未經(jīng)時鐘門控的 組件消耗的電流。概況50B和52B說明DMA-P 16A的功率耗散概況。在此實例中，DMA-P 16A在幀 時間期間一直以活動功率電平46操作。由于DMA-P 16A總是保持接通，因此在此實例中功 率并被門控到DMA-P 16A。概況50C和52C說明DMA-S 16B、DMA-E 16C和DMA-TV 16D的功率耗散概況。在 圖3A和圖3B的實例中，DMA 16B到16D在這些幀時間期間閑置。概況50C展示DMA 16B至Ij 16D在閑置時處于非活動功率電平48。相反地，概況502C指示DMA 16B到16D已被功率門 控，且因此在被門控時并不以非活動功率電平48運作。盡管出于實例的目的而展示為單個 功率耗散概況，但DMA-S 16B,DMA-E 16C和DMA-TV 16D中的每一者可獨立地為活動和閑置 的，且其功率可在閑置時間期間獨立地被門控。舉例來說，如上文所提及，DMA 16可具有不 同的顯示更新速率。圖5A是說明多媒體顯示處理器10在使用開關來選擇性地將功率門控到多媒體顯 示處理器10的單獨組件的一個實例操作的流程圖。多媒體顯示處理器10的邏輯組件14、 16中的一者可從上層軟件接收任務(60)。舉例來說，PPP 14可接收任務以將多媒體對象整 合到單個幀緩沖器中。PPP 14處理任務(62)，且在任務完成后就向驅(qū)動器42(圖3)發(fā)送 中斷消息作為輸出信號40A(64)。當驅(qū)動器42從PPP 14接收到中斷消息(66)時，驅(qū)動器 42經(jīng)由輸入門44A斷言休眠信號SL1，以關斷腳部開關32A，從而獨立地將功率門控到PPP 14(68)。這在非活動模式下使電流停止流經(jīng)PPP 14，從而減少泄漏電流以及由未經(jīng)時鐘門 控的組件消耗的電流。當向PPP 14指派來自上層軟件的新任務(70)時，守護進程可檢測新任務且向驅(qū) 動器42發(fā)送指示將PPP 14再次接通的消息(72)。在接收到所述消息之后，驅(qū)動器42經(jīng)由 輸入門44A斷言休眠信號SLl以接通腳部開關32A(74)，從而允許電流再次流經(jīng)PPP14。或 者，驅(qū)動器42可截取新任務并確定應接通PPP 14。圖5B是說明多媒體顯示處理器10在使用開關來選擇性地將功率門控到多媒體顯示處理器10的單獨組件的另一實例操作的流程圖。如上文，多媒體顯示處理器10的邏輯 組件14、16中的一者可從上層軟件接收任務(76)。舉例來說，DMA-TV 16D可接收任務以存 取幀緩沖器并將其發(fā)送到TV顯示器。DMA-TV 16D開始處理任務(78)。驅(qū)動器42或驅(qū)動 器層上方的功率門控模塊45內(nèi)的中間智能層(例如，守護進程)可檢查DMA-TV 16D的軟 件寄存器中的閑置狀態(tài)位以檢查DMA-TV 16D是否閑置(80)?？蔀檫壿嫿M件14、16中的每 一者維持獨立位。在閑置狀態(tài)位指示DMA-TV 16D并非閑置(82的“否”分支)時，驅(qū)動器42或中 間智能層在再次檢查閑置狀態(tài)位之前可等待一時間周期。驅(qū)動器可確定閑置狀態(tài)位指示 DMA-TV 16D為閑置，S卩，DMA-TV 16D已完成處理所述任務(82的“是”分支)。舉例來說，驅(qū)動器42或守護進程可在對閑置狀態(tài)位的單個肯定檢查之后做出所述確定，或可在發(fā)現(xiàn)組 件閑置了至少一時間周期之后(例如，在多個肯定檢查之后)做出所述確定。當驅(qū)動器42 確定DMA-TV 16D正在閑置(82的“是”分支)時，驅(qū)動器42經(jīng)由輸入門44E斷言休眠信號 SL5以關斷腳部開關32E，從而獨立地將功率門控到DMA-TV16D(84)。這在非活動模式下使 電流停止流經(jīng)DMA-TV 16D，從而減少泄漏電流以及由未經(jīng)時鐘門控的組件消耗的電流。當DMA-TV 16D被指派有來自上層軟件的新任務(86)時，守護進程可檢測新任務 并向驅(qū)動器42發(fā)送另一消息(88)。在接收到所述消息之后，驅(qū)動器42經(jīng)由輸入門44E斷 言休眠信號SL5以接通腳部開關32E (90)，從而允許電流再次流經(jīng)DMA-TV 16D。或者，驅(qū)動 器42可截取新任務，并確定應接通DMA-TV 16D。圖6是說明并入有如本發(fā)明中所描述的處理電路的實例電子裝置的框圖。在圖6 的實例中，電子裝置是例如移動電話的無線通信裝置92。如圖6中所示，無線通信裝置92 包含處理電路94、接收器96和發(fā)射器98。接收器96經(jīng)由天線100接收無線信號，且發(fā)射 器98經(jīng)由天線102發(fā)射無線信號。在一些方面中，接收器96和發(fā)射器98可(例如)經(jīng)由 雙工器而使用共用天線。處理電路94包含多個邏輯電路104A到104N(“邏輯電路104”)以驅(qū)動發(fā)射器98 并處理由接收器96接收到的信號。處理電路94可以與圖2的多媒體處理電路22 —致的 方式操作，或可包含圖1的多媒體顯示處理器10?；蛘呋蛄硗?，處理電路94可并入有典型 的無線調(diào)制解調(diào)器功能性，且還可經(jīng)裝備以控制無線通信裝置92的各種功能(例如，用戶 接口功能)。功率門控模塊106將邏輯電路104內(nèi)的邏輯單元選擇性地且獨立地連接到外 部電源108 (例如，電池和適當?shù)墓β兽D(zhuǎn)換電路)。功率門控模塊106可包含(例如)頭部 開關或腳部開關電路元件。功率門控模塊106還可包含驅(qū)動器以控制頭部開關或腳部開關 電路元件的操作。如本發(fā)明中所描述，功率門控模塊106將邏輯單元獨立地連接到電源108的外部 功率端子或外部接地參考，以便在選擇性的、獨立的基礎上使邏輯單元處于活動模式或非 活動模式。已描述了各種方面和實例。然而，可在不脫離所附權利要求書的范圍的情況下，對 本發(fā)明的結(jié)構或技術作出修改。舉例來說，其它類型的裝置也可實施本文所描述的功率管 理技術。本發(fā)明的這些和其它方面在所附權利要求書的范圍內(nèi)。
權利要求
一種多媒體處理器，其包括用于處理第一多媒體處理任務的第一塊；用于處理第二多媒體處理任務的第二塊；電源，其產(chǎn)生用于所述第一和第二塊的功率；以及功率門控模塊，其獨立于所述第二塊而選擇性地將所述第一塊耦合到所述電源且使所述第一塊從所述電源解耦。
2.根據(jù)權利要求1所述的多媒體處理器，其中所述功率門控模塊包含與所述第一塊相關聯(lián)的第一開關單元；與所述第二塊相關聯(lián)的第二開關單元；以及驅(qū)動器模塊，其獨立地控制所述第一和第二開關單元，以選擇性地將所述第一塊和所 述第二塊耦合到所述電源且使所述第一塊和所述第二塊從所述電源解耦。
3.根據(jù)權利要求2所述的多媒體處理器，其中所述電源包含與所述第一塊和所述第二 塊連通的功率軌，以及與所述第一塊和所述第二塊連通的接地軌，且其中所述功率門控模 塊獨立地控制所述第一和第二開關單元，以選擇性地將所述功率軌和所述接地軌中的一者 耦合到相應塊且使所述功率軌和所述接地軌中的一者從所述相應塊解耦。
4.根據(jù)權利要求1所述的多媒體處理器，其中所述第二塊包括多個子塊，且其中所述 第二塊選擇所述子塊中的一者用于處理給定多媒體處理任務。
5.根據(jù)權利要求1所述的多媒體處理器，其中所述功率門控模塊包含第一腳部開關和 第二腳部開關，以將所述電源的接地軌連接到所述第一塊和所述第二塊中的相應一者，且 使所述電源的所述接地軌從所述第一塊和所述第二塊中的所述相應一者斷開。
6.根據(jù)權利要求1所述的多媒體處理器，其中所述功率門控模塊包含第一頭部開關和 第二頭部開關，以將所述電源的功率軌連接到所述第一塊和所述第二塊中的相應一者，且 使所述電源的所述功率軌從所述第一塊和所述第二塊中的所述相應一者斷開。
7.根據(jù)權利要求1所述的多媒體處理器，其中所述第一塊和所述第二塊中的至少一者 包含低壓閾值邏輯門，且其中所述功率門控模塊包含高壓閾值開關。
8.根據(jù)權利要求1所述的多媒體處理器，其中所述第一塊包含像素處理管(PPP)，且其 中所述第一多媒體處理任務包含像素處理任務。
9.根據(jù)權利要求1所述的多媒體處理器，其中所述第二塊包含直接存儲器存取(DMA) 管，且其中所述第二多媒體處理任務包含將幀緩沖圖像從存儲器傳送到顯示器。
10.根據(jù)權利要求9所述的多媒體處理器，其中所述DMA管包括多個子塊，所述多個 子塊包含以下各項中的至少兩者或兩者以上主要DMA(DMA-P)、次要DMA(DMA-S)、外部 DMA (DMA-E)以及電視 DMA (DMA-TV)。
11.根據(jù)權利要求1所述的多媒體處理器，其中所述第一塊以與所述第二塊處理所述 第二多媒體處理任務的速率不同的速率處理所述第一多媒體處理任務。
12.根據(jù)權利要求1所述的多媒體處理器，其中所述功率門控模塊基于所述第一和第 二塊是否分別正閑置而獨立地將所述電源耦合到所述第一和第二塊中的一者或一者以上 且使所述電源與所述第一和第二塊中的所述一者或一者以上解耦。
13.根據(jù)權利要求1所述的多媒體處理器，其中所述功率門控模塊在所述第一塊正閑 置時使所述電源與所述第一塊解耦，且其中所述功率門控模塊在所述第二塊為活動時同時將所述電源耦合到所述第二塊。
14.一種無線通信裝置，其包括無線發(fā)射器；無線接收器；以及處理電路，其用以驅(qū)動所述發(fā)射器且處理由所述無線接收器接收到的信號，所述處理 電路包含多媒體顯示處理器，所述多媒體顯示處理器具有用于處理第一多媒體處理任務 的第一塊；用于處理第二多媒體處理任務的第二塊；電源，其產(chǎn)生用于所述第一和第二塊 的功率；以及功率門控模塊，其獨立于所述第二塊而選擇性地將所述第一塊耦合到所述電 源且使所述第一塊從所述電源解耦。
15.根據(jù)權利要求14所述的無線通信裝置，其中所述功率門控模塊包含頭部開關，其 用以獨立地將所述電源耦合到所述第一和第二塊中的相應一者且使所述電源與所述第一 和第二塊中的所述相應一者解耦。
16.根據(jù)權利要求14所述的無線通信裝置，其中所述功率門控模塊包含腳部開關，其 用以獨立地將所述電源耦合到所述第一和第二塊中的相應一者且使所述電源與所述第一 和第二塊中的所述相應一者解耦。
17.根據(jù)權利要求14所述的無線通信裝置，其中所述功率門控模塊基于所述第一和第 二塊是否分別正閑置而獨立地將所述電源耦合到所述第一和第二塊中的一者或一者以上 且使所述電源與所述第一和第二塊中的所述一者或一者以上解耦。
18.一種方法，其包括檢測多媒體顯示處理器內(nèi)的處理塊正閑置；以及在所述處理塊正閑置時，在不使所述多媒體顯示處理器內(nèi)的其它活動處理塊從電源解 耦的情況下，選擇性地使所述處理塊與所述電源解耦，以獨立地將功率門控到所述處理塊。
19.根據(jù)權利要求18所述的方法，其中選擇性地使所述處理塊解耦包括檢查與所述處 理塊相關聯(lián)的閑置狀態(tài)位，以確定所述處理塊是否正閑置。
20.根據(jù)權利要求18所述的方法，其中選擇性地使所述處理塊與電源解耦包括激活腳 部開關以使所述處理塊從所述電源斷開，以將功率門控到所述處理塊。
21.根據(jù)權利要求18所述的方法，其中選擇性地使所述處理塊與電源解耦包括激活頭 部開關以使所述處理塊從所述電源斷開，以將功率門控到所述處理塊。
22.根據(jù)權利要求18所述的方法，其中檢測處理塊正閑置包括檢測像素處理管(PPP) 正閑置。
23.根據(jù)權利要求18所述的方法，其中檢測處理塊正閑置包括檢測直接存儲器存取 (DMA)管正閑置。
24.根據(jù)權利要求23所述的方法，其中所述DMA包括多個子塊，所述多個子塊包含以下 各項中的至少兩者或兩者以上主要DMA(DMA-P)、次要DMA(DMA-S)、外部DMA(DMA-E)以及 電視 DMA (DMA-TV)。
25.一種計算機程序產(chǎn)品，其包括計算機可讀媒體，其包括用于致使計算機檢測多媒體顯示處理器內(nèi)的處理塊正閑置的指令；以及用于致使計算機執(zhí)行以下操作的指令在所述處理塊正閑置時，在不使所述多媒體顯示處理器內(nèi)的其它活動處理塊從電源解耦的情況下選擇性地使所述處理塊與所述電源解 耦，以獨立地將功率門控到所述處理塊。
26.根據(jù)權利要求25所述的計算機程序產(chǎn)品，其中所述用于致使所述計算機選擇性地 使所述處理塊解耦的指令包括用于致使所述計算機檢查與所述處理塊相關聯(lián)的閑置狀態(tài) 位以確定所述處理塊是否正閑置的指令。
27.根據(jù)權利要求25所述的計算機程序產(chǎn)品，其中所述用于致使所述計算機選擇性地 使所述處理塊解耦的指令包括用于致使所述計算機激活腳部開關以使所述處理塊從所述 電源斷開以將功率門控到所述處理塊的指令。
28.根據(jù)權利要求25所述的計算機程序產(chǎn)品，其中所述用于致使所述計算機選擇性地 使所述處理塊解耦的指令包括用于致使所述計算機激活頭部開關以使所述處理塊從所述 電源斷開以將功率門控到所述處理塊的指令。
29.根據(jù)權利要求25所述的計算機程序產(chǎn)品，其中所述用于致使所述計算機檢測處理 塊正閑置的指令包括用于致使所述計算機檢測像素處理管(PPP)正閑置的指令。
30.根據(jù)權利要求25所述的計算機程序產(chǎn)品，其中所述用于致使所述計算機檢測處理 塊正閑置的指令包括用于致使所述計算機檢測直接存儲器存取(DMA)管正閑置的指令。
31.根據(jù)權利要求30所述的計算機程序產(chǎn)品，其中所述DMA包括多個子塊，所述多 個子塊包含以下各項中的至少兩者或兩者以上主要DMA(DMA-P)、次要DMA(DMA-S)、外部 DMA (DMA-E)以及電視 DMA (DMA-TV)。
32.一種用于組裝多媒體處理器的方法，所述方法包括形成邏輯電路，其包含用于獨立地處理第一多媒體處理任務的第一塊，以及用于獨立 地處理第二多媒體處理任務的第二塊；形成產(chǎn)生用于所述第一和第二塊的功率的電源；以及形成功率門控模塊，其獨立于所述第二塊而選擇性地將所述第一塊耦合到所述電源且 使所述第一塊從所述電源解耦。
33.根據(jù)權利要求32所述的方法，其中形成所述功率門控模塊包含形成與所述第一塊相關聯(lián)的第一開關單元；形成與所述第二塊相關聯(lián)的第二開關單元；以及形成驅(qū)動器模塊，其獨立地控制所述第一和第二開關單元，以選擇性地將所述第塊和 所述第二塊耦合到所述電源且使所述第一塊和所述第二塊從所述電源解耦。
34.根據(jù)權利要求33所述的方法，其中形成所述電源包含形成與所述第一塊和所述第二塊連通的功率軌，以及形成與所述第一塊和所述第二塊連通的接地軌，其中所述功率門控模塊經(jīng)形成以獨立 地控制所述第一和第二開關單元，以選擇性地將所述功率軌和所述接地軌中的一者耦合到 相應塊且使所述功率軌和所述接地軌中的一者從所述相應塊解耦。
35.根據(jù)權利要求34所述的方法，其中所述開關單元中的每一者包含頭部開關，以將 所述功率軌耦合到所述第一和第二塊且使所述功率軌與所述第一和第二塊解耦。
36.根據(jù)權利要求34所述的方法，其中所述開關單元中的每一者包含腳部開關，以將 所述接地軌耦合到所述第一和第二塊且使所述接地軌與所述第一和第二塊解耦。
37.根據(jù)權利要求32所述的方法，其中所述第一塊包括用于執(zhí)行像素處理的像素處理管(PPP)，且其中所述第二塊包括用于將幀緩沖圖像從存儲器傳送到顯示面板的直接存儲 器存取(DMA)管。
38.一種多媒體處理器，其包括用于處理第一多媒體處理任務的裝置；用于處理第二多媒體處理任務的裝置；用于產(chǎn)生用于所述第一和第二塊的功率的裝置；以及用于獨立于所述用于處理第二多媒體處理任務的裝置而選擇性地將所述用于處理第 一多媒體處理任務的裝置耦合到所述用于產(chǎn)生功率的裝置且使所述用于處理第一多媒體 處理任務的裝置從所述用于產(chǎn)生功率的裝置解耦的裝置。
39.根據(jù)權利要求38所述的多媒體處理器，其中所述用于產(chǎn)生功率的裝置包含與所述用于處理第一多媒體處理任務的裝置相關聯(lián)的第一用于切換的裝置；與所述用于處理第二多媒體處理任務的裝置相關聯(lián)的第二用于切換的裝置；以及用于獨立地控制所述第一用于切換的裝置和所述第二用于切換的裝置以選擇性地將所述用于處理第一多媒體處理任務的裝置和所述用于處理第二多媒體處理任務的裝置耦 合到所述用于產(chǎn)生功率的裝置且使所述用于處理第一多媒體處理任務的裝置和所述用于 處理第二多媒體處理任務的裝置從所述用于產(chǎn)生功率的裝置解耦的裝置。
40.根據(jù)權利要求39所述的多媒體處理器，其中所述用于產(chǎn)生功率的裝置包含與所述 用于處理第一多媒體處理任務的裝置和所述用于處理第二多媒體處理任務的裝置連通的 功率軌，以及與所述用于處理第一多媒體處理任務的裝置和所述用于處理第二多媒體處理 任務的裝置連通的接地軌，且其中所述用于選擇性地耦合和解耦的裝置包括用于獨立地控 制所述第一用于切換的裝置和所述第二用于切換的裝置以選擇性地將所述功率軌和所述 接地軌中的一者耦合到用于處理的相應裝置且使所述功率軌和所述接地軌中的一者從所 述用于處理的相應裝置解耦的裝置。
41.根據(jù)權利要求38所述的多媒體處理器，其中所述用于處理第二多媒體處理任務的 裝置包括多個子塊，且其中所述用于處理第二多媒體處理任務的裝置包括用于選擇所述子 塊中的一者用于處理給定多媒體處理任務的裝置。
42.根據(jù)權利要求38所述的多媒體處理器，其中所述用于選擇性地耦合和解耦的裝置 包含第一腳部開關和第二腳部開關，以將所述用于產(chǎn)生功率的裝置的接地軌連接到所述用 于處理第一多媒體處理任務的裝置和所述用于處理第二多媒體處理任務的裝置中的相應 一者且使所述用于產(chǎn)生功率的裝置的所述接地軌從所述用于處理第一多媒體處理任務的 裝置與所述用于處理第二多媒體處理任務的裝置中的所述相應一者斷開。
43.根據(jù)權利要求38所述的多媒體處理器，其中所述用于選擇性地耦合和解耦的裝置 包含第一頭部開關和第二頭部開關，以將所述用于產(chǎn)生功率的裝置的功率軌連接到所述用 于處理第一多媒體處理任務的裝置和所述用于處理第二多媒體處理任務的裝置中的相應 一者且使所述用于產(chǎn)生功率的裝置的所述功率軌從所述用于處理第一多媒體處理任務的 裝置和所述用于處理第二多媒體處理任務的裝置中的所述相應一者斷開。
44.根據(jù)權利要求38所述的多媒體處理器，其中所述用于處理第一多媒體處理任務的 裝置和所述用于處理第二多媒體處理任務的裝置中的至少一者包含用于邏輯門控的低壓 閾值裝置，且其中所述用于選擇性地耦合和解耦的裝置包含用于切換的高壓閾值裝置。
45.根據(jù)權利要求38所述的多媒體處理器，其中所述用于處理第一多媒體處理任務的裝置包含像素處理管(PPP)，且其中所述第一多媒體處理任務包含像素處理任務。
46.根據(jù)權利要求38所述的多媒體處理器，其中所述用于處理第二多媒體處理任務的 裝置包含直接存儲器存取(DMA)管，且其中所述第二多媒體處理任務包含將幀緩沖圖像從 存儲器傳送到顯示器。
47.根據(jù)權利要求46所述的多媒體處理器，其中所述DMA管包括多個子塊，所述多 個子塊包含以下各項中的至少兩者或兩者以上主要DMA(DMA-P)、次要DMA(DMA-S)、外部 DMA (DMA-E)和電視 DMA (DMA-TV)。
48.根據(jù)權利要求38所述的多媒體處理器，其中所述用于處理第一多媒體處理任務的 裝置包括用于以與所述用于處理第二多媒體處理任務的裝置處理所述第二多媒體處理任 務的速率不同的速率處理所述第一多媒體處理任務的裝置。
49.根據(jù)權利要求38所述的多媒體處理器，其中所述功率門控模塊基于所述第一和第 二塊是否分別正閑置而獨立地將所述電源耦合到所述第一和第二塊中的一者或一者以上 且使所述電源與所述第一和第二塊中的所述一者或一者以上解耦。
50.根據(jù)權利要求38所述的多媒體處理器，其中所述用于選擇性地耦合和解耦的裝置 包括用于在所述用于處理第一多媒體處理任務的裝置正閑置時使所述用于產(chǎn)生功率的裝 置與所述用于處理第一多媒體處理任務的裝置解耦的裝置；以及用于在所述用于處理第二多媒體處理任務的裝置為活動時同時將所述電源耦合到所 述用于處理第二多媒體處理任務的裝置的裝置。
全文摘要
本發(fā)明描述用于在多媒體處理環(huán)境內(nèi)實施功率門控的電路。所揭示的電路支持多媒體顯示處理器的有效功率管理，所述電路可包含獨立于彼此而操作的各種組件。以此方式，所述所揭示電路可支持多媒體處理環(huán)境內(nèi)的功率節(jié)約和增強的性能。在一些方面中，可實施頭部開關或腳部開關電路，以視相應邏輯組件的操作模式而定，例如視所述邏輯組件是處于活動模式還是非活動模式而定，選擇性地將多媒體顯示處理器的不同邏輯組件連接到功率軌且使所述多媒體顯示處理器的所述不同邏輯組件與所述功率軌斷開。
文檔編號G06F1/32GK101802751SQ200880022061
公開日2010年8月11日 申請日期2008年6月24日 優(yōu)先權日2007年6月27日
發(fā)明者維賈伊·蘇布拉馬尼亞姆 申請人:高通股份有限公司