專利名稱：多微處理器系統(tǒng)及其監(jiān)控方法
技術(shù)領(lǐng)域：
本發(fā)明是有關(guān)于 一 種微處理器系統(tǒng)及其監(jiān)控方法，且特別是有 關(guān)于一種多微處理器系統(tǒng)及其監(jiān)控方法。
背景技術(shù)：
微處理器(microprocessor)具備了運(yùn)算、邏輯處理以及控制周 邊電路等功能。將微處理器應(yīng)用于電子產(chǎn)品后，使得人機(jī)介面之操 作便利性提高。舉例來說，電視、錄放影機(jī)、影音播放機(jī)的內(nèi)部即 配置有微處理器，以控制整個(gè)系統(tǒng)之操作。
微處理器的發(fā)展過程中，早期為低階的8位微處理器，例如是 Intel 8 05 1 。隨著科技演進(jìn)，16位及3 2位的高階微處理器亦相繼 地耀然問世，使得微處理器應(yīng)用范圍更為普及與廣泛，舉凡玩具、 家電、汽車及消費(fèi)性電子產(chǎn)品等等，皆可窺視其技術(shù)應(yīng)用之一隅。
不過，于多元化的應(yīng)用環(huán)境下，微處理器的技術(shù)除了需具備效 能快速、應(yīng)用廣泛之外，微處理器尚需具有持續(xù)且穩(wěn)定地工作于操 作系統(tǒng)下之特性，方能提高系統(tǒng)的效能。因此，如何提高微處理器 的工作穩(wěn)定度，乃業(yè)界所致力之方向之一。

發(fā)明內(nèi)容
本發(fā)明關(guān)于 一種多微處理器系統(tǒng)及其監(jiān)控方法，通過一 第二微 處理器監(jiān)視一第 一微處理器的狀態(tài)，以提升第 一微處理器的工作穩(wěn) 定度，并增進(jìn)系統(tǒng)效能。
根據(jù)本發(fā)明之一技術(shù)態(tài)樣，提出一種多微處理器系統(tǒng)，包括一 第 一微處理器及一第二微處理器。第二微處理器耦接至第 一微處理 器，用以監(jiān)視該第一微處理器。第二微處理器于進(jìn)行監(jiān)視第一微處 理器時(shí)，傳送一檢測信號至第一微處理器，并于等待一預(yù)定時(shí)間后， 根據(jù)第一微處理器的反應(yīng)，判斷第一微處理器的狀態(tài)。樣，提出 一種多微處理器系統(tǒng)的監(jiān)控 方法。多微處理器系統(tǒng)包括一第一微處理器及一第二微處理器。第 二微處理器系耦接至第一微處理器。監(jiān)控方法包括下列步驟由第
二微處理器傳送一檢測信號至第 一微處理器；以及于等待一預(yù)定時(shí) 間后，由第二微處理器根據(jù)第一微處理器的反應(yīng)，判斷第一微處理 器的狀態(tài)。


圖1示出依照本發(fā)明的第一實(shí)施例的多微處理器系統(tǒng)的方塊圖。
圖2示出依照本發(fā)明的第二實(shí)施例的多微處理器系統(tǒng)的方塊圖。
第一元件符號說明
100、 2 00:多樣史處理器系統(tǒng)
102、 2 02:第一微處理器
104、 2 04:第二微處理器
106、 206:儲存裝置
2 08:第三微處理器
具體實(shí)施例方式
為讓本發(fā)明的上述內(nèi)容能更明顯易懂，下文特舉 一 優(yōu)選實(shí)施 例，并配合附圖，作詳細(xì)說明如下
本發(fā)明實(shí)施例的多微處理器系統(tǒng)，包括一第一微處理器及一第 二微處理器。第二微處理器耦接至第一微處理器，用以監(jiān)視該第一 微處理器。第二微處理器于進(jìn)行監(jiān)視第一微處理器時(shí)，傳送一檢測 信號至第一微處理器，并于等待一預(yù)定時(shí)間后，根據(jù)第一微處理器 的反應(yīng)，判斷第一微處理器的狀態(tài)。由此多個(gè)實(shí)施例說明本發(fā)明的 多微處理器系統(tǒng)如下。
第 一 實(shí)施例
請參照圖1，其繪示依照本發(fā)明之第一實(shí)施例的多微處理器系
6統(tǒng)的方塊圖。多微處理器系統(tǒng)100包括第 一微處理器102、第二微
處理器104及儲存裝置106。第二微處理器104耦接至第 一微處理 器102，用以監(jiān)視第 一微處理器102。
第二微處理器104傳送一檢測信號D至第一微處理器102,并 于等待一預(yù)定時(shí)間后，根據(jù)第一微處理器102的反應(yīng)，判斷第一微 處理器102的狀態(tài)。若于該預(yù)定時(shí)間后，第二微處理器104未收到 來自第一微處理器102的一應(yīng)答信號R，第二微處理器104判斷第 一微處理器102為停機(jī)狀態(tài)或是忙碌狀態(tài)。同時(shí)，若于一段時(shí)間之 后，第二微處理器104未收到來自第一微處理器102之應(yīng)答信號R， 第二微處理器104可再一次傳送此檢測信號D至第一微處理器102。
優(yōu)選地，第二微處理器104系根據(jù)第一微處理器102的寄存器 IIO的數(shù)據(jù)，判斷第一微處理器102為停機(jī)狀態(tài)或是忙碌狀態(tài)。寄 存器110中例如儲存著第一微處理器102的工作數(shù)據(jù)，此工作數(shù)據(jù) 為第一微處理器102目前正在執(zhí)行的工作或是待執(zhí)行的工作，通過 分析寄存器110中所儲存的工作數(shù)據(jù)，可得知第一微處理器102目 前所處的狀態(tài)，例如是停機(jī)狀態(tài)、忙碌狀態(tài)、正常操作狀態(tài)或其他 特殊狀態(tài)。第二微處理器104通過讀取寄存器110的數(shù)據(jù)后，即可 根據(jù)寄存器110的數(shù)據(jù)來判斷第一微處理器102目前的狀態(tài)。
若第二微處理器104判斷出第一微處理器104為停機(jī)狀態(tài)，第 二微處理器104將判斷是否要重置或重新啟動第一微處理器102。
另一種實(shí)施方式是，若于上述之預(yù)定時(shí)間后，第二微處理器 104未收到來自第 一微處理器102之應(yīng)答信號R，則第二微處理器 104重置或重新啟動第一微處理器104。
若要重置或重新啟動第一微處理器102，則第二微處理器104 于重置或重新啟動第 一微處理器102前，將儲存于第一微處理器 102中的至少一設(shè)定值復(fù)制至儲存裝置106中。然后，再重置或重 新啟動第一微處理器102。第二微處理器104并于重置或重新啟動 第一微處理器102時(shí)，將儲存裝置106所儲存之此至少一設(shè)定值載 入第一微處理器102中。
上述的設(shè)定值例如包括使用者設(shè)定值。通過先復(fù)制此至少 一 設(shè) 定值于儲存裝置106中，并將此至少一設(shè)定值重新載入第一微處理
7器102，可以讓第一微處理器102于被重置或重新啟動之后，儲存 著與被重置或重新啟動之前相同的設(shè)定值。如此，可使第一孩吏處理 器102被重置或重新設(shè)定之后，整個(gè)系統(tǒng)可以恢復(fù)成第一微處理器 102停機(jī)前使用者所設(shè)定的狀態(tài)，而讓使用者不會察覺到曾有停機(jī) 之狀況發(fā)生，而能順利地繼續(xù)使用此系統(tǒng)。此外，此設(shè)定值亦可包 括第一微處理器102停機(jī)前，第一微處理器102所執(zhí)行之程序之變 數(shù)的內(nèi)容值。重新載入變數(shù)的內(nèi)容值亦可使第一微處理器102快速 地恢復(fù)成停機(jī)前的工作狀態(tài)，繼續(xù)完成原先未完成的工作。
此外，若第一微處理器102的狀態(tài)為忙碌狀態(tài)時(shí)，第二微處理 器104更對第一微處理器102進(jìn)行一負(fù)載減輕的動作。舉例來說， 當(dāng)?shù)谝晃⑻幚砥?02之使用率超過某一臨界值，第一微處理器102 的狀態(tài)為忙碌狀態(tài)時(shí)，第二微處理器104可通過使第一微處理器 102的部分工作(task)改由第二微處理器104來執(zhí)行，或取消第一 微處理器102的部分工作，以減輕第一微處理器102的負(fù)載。
茲將本實(shí)施例的微處理器系統(tǒng)，與傳統(tǒng)的微處理器系統(tǒng)之重置 或重新啟動的方式比較如下。在傳統(tǒng)的僅使用 一 個(gè)微處理器的系統(tǒng) 中，于微處理器停機(jī)之后，必需先將整個(gè)微處理器之硬體重置，然 后再系通過孰帶式載入器(boo t 1 oade r)將微處理器所要執(zhí)行的程 序碼載入，以完成重置或重新啟動的程序，然，此種重置或重新啟 動的方式會造成使用者設(shè)定值或原先工作內(nèi)容的遺失。
而于本實(shí)施例中，假設(shè)第 一微處理器102的微處理器程序碼 (micro code)儲存于儲存裝置106或是另 一個(gè)儲存裝置(未繪示) 中，例如是儲存于快閃存儲器中。此微處理器程序碼是第一微處理 器102正常操作時(shí)所要執(zhí)行的程序碼。當(dāng)?shù)诙⑻幚砥?04重置或 重新啟動第一微處理器102時(shí)，利用直接存儲器存取(Direct Memory Access, DMA)的方式，將第 一 微處理器1 0 2的微處理器程 序碼直接從儲存裝置106或是另 一個(gè)儲存裝置，載入至第一微處理 器102中。亦即，本實(shí)施例系由第二微處理器104來將微處理器程 序碼載入第一微處理器102，以完成重置或重新啟動之程序。如此， 可以減少第一微處理器102重置或重新啟動所花費(fèi)的時(shí)間。
上述儲存裝置106例如是快閃存儲器(flash memory)或是可擦Programmable Read Only Me隨y， EPROM),然亦不限制于此，儲存裝置106亦可為其他類型的存儲器。 由于快閃存儲器與EPROM能在電源停止供應(yīng)時(shí)，仍維持所儲存的數(shù) 據(jù)不變。因此，即使電源遭到有意或無意的移除時(shí)，第一微處理器 102仍能回復(fù)先前所設(shè)定的數(shù)據(jù)，以提高使用者使用上的便利性。
第一微處理器102與第二微處理器104例如是使用寄存器(未 繪示)的信箱(ma i 1 box)作為信號傳遞的介質(zhì)。本實(shí)施例亦可通過中 斷(interrupt)服務(wù)程序來達(dá)成第一微處理器102及第二微處理器 104之間的信號傳遞。此外，第一微處理器102例如為一高階的微 處理器，用以執(zhí)行一操作系統(tǒng)(operating system);而第二微處理 器104則例如為一低階的微處理器，然本發(fā)明亦不限制于此。舉例 來說，第一微處理器102例如是32位的微處理器，而第二微處理 器則例如8位之8051單晶片。
本實(shí)施例的多微處理器系統(tǒng)可應(yīng)用于使用兩個(gè)以上的微處理 器的電子裝置中，例如是數(shù)字電視、多媒體播放器、手持式電子裝 置。
在一優(yōu)選實(shí)施例中，第二微處理器104每隔一段間隔時(shí)間即傳 送一次檢測信號D至第一微控制102。由此可知，第二微處理器IO4 系持續(xù)地對第一微處理器102進(jìn)行監(jiān)控，也就是說，于第二微處理 器系隨時(shí)檢測第一微處理器102的狀態(tài)。因此，若第一微處理器 102發(fā)生停機(jī)或忙碌的狀況時(shí)，第二微處理器104能即時(shí)得知，并 立即重置或重新啟動第一微處理器102，以恢復(fù)停機(jī)前的狀態(tài)，或 是降低第一微處理器102的負(fù)載，故能提升多微處理器系統(tǒng)100的 穩(wěn)定度與效能。
第二實(shí)施例
請參照圖2，其繪示依照本發(fā)明的第二實(shí)施例的多微處理器系 統(tǒng)的方塊圖。多微處理器系統(tǒng)2 00包括第一微處理器2 02 、第二微 處理器2 04 、第三微處理器2 08及儲存裝置2 06 。第二微處理器2 04 耦接至第一微處理器2 02，用以監(jiān)視第一微處理器20乙
與第一實(shí)施例不同的是，若第二微處理器2 04判斷出第一微處
9理器2 04為忙碌狀態(tài)時(shí)，第二微處理器2 04將使第一微處理器202 的部分工作改由第三微處理器2 08來執(zhí)行，以對第一微處理器2 02 進(jìn)行負(fù)載減輕的動作。
例如，第二微處理器2 04控制第一微處理器2 02,使其停止所 執(zhí)行之多個(gè)工作中的至少部分的工作。然后，第三微處理器2 08于 第二微處理器2 04的控制下，執(zhí)行第一微處理器2 02所停止執(zhí)行的 工作，以減輕第一微處理器2 02的負(fù)載。如此，通過減輕第一微處 理器2 02的負(fù)載，不僅能提高多微處理器系統(tǒng)2 00的執(zhí)行效率，更 能進(jìn)一步地提高系統(tǒng)2 00的穩(wěn)定度。
本發(fā)明上述實(shí)施例所揭露的多微處理器系統(tǒng)，通過使第二微處 理器持續(xù)地對第 一微處理器進(jìn)行監(jiān)視，來隨時(shí)檢測第 一微處理器狀 態(tài)。若第一微處理器發(fā)生停機(jī)的狀況時(shí)，能立即重置或重新啟動第 一微處理器，故能提升多微處理器系統(tǒng)的穩(wěn)定度。此外，若第一微 處理器為忙碌狀態(tài)，則可減輕第一微處理器的負(fù)載，以更可有效地 提高多微處理器系統(tǒng)的執(zhí)行效率。另外，通過儲存設(shè)定值于儲存裝 置中，能使重置或重新啟動后的第一微處理器恢復(fù)停機(jī)前的狀態(tài)， 以提高使用者使用上的便利性。
綜上所述，雖然本發(fā)明已以實(shí)施例揭露如上，然其并非用以限 定本發(fā)明。本領(lǐng)域的技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)， 當(dāng)可作各種的更動與潤飾。因此，本發(fā)明的保護(hù)范圍當(dāng)視后附的權(quán) 利要求所界定者為準(zhǔn)。
權(quán)利要求
1. 一種多微處理器系統(tǒng)，包括一第一微處理器；以及一第二微處理器，耦接至該第一微處理器，用以監(jiān)視該第一微處理器；其中，該第二微處理器于進(jìn)行監(jiān)視該第一微處理器時(shí)，傳送一檢測信號至該第一微處理器，并于等待一預(yù)定時(shí)間后，根據(jù)該第一微處理器的反應(yīng)，判斷該第一微處理器的狀態(tài)。
2. 如權(quán)利要求1所述的多微處理器系統(tǒng)，其中若于該預(yù)定時(shí) 間后，該第二微處理器未收到來自該第一微處理器的一應(yīng)答信號， 該第二微處理器更用以判斷該第 一微處理器為停機(jī)狀態(tài)或是忙碌 狀態(tài)。
3. 如權(quán)利要求2所述的多微處理器系統(tǒng)，其中該第二微處理 器根據(jù)該第 一微處理器的 一寄存器的數(shù)據(jù)判斷該第 一微處理器為 停機(jī)狀態(tài)或是忙碌狀態(tài)。
4. 如權(quán)利要求2所述的多微處理器系統(tǒng)，其中若該第一微處 理器的狀態(tài)為忙碌狀態(tài)時(shí)，該第二微處理器更用以對該第 一微處理 器進(jìn)行一負(fù)載減輕的動作。
5. 如權(quán)利要求2所述的多微處理器系統(tǒng)，更包括 至少一第三微處理器，耦接至該第二微處理器；其中，當(dāng)該第一微處理器為忙碌狀態(tài)時(shí)，該第二微處理器更用 以使該第 一微處理器的部分工作改由該第三微處理器來執(zhí)行。
6. 如權(quán)利要求1所述的多微處理器系統(tǒng)，其中若于該預(yù)定時(shí) 間后，該第二微處理器未收到來自該第一微處理器的一應(yīng)答信號， 該第二微處理器重置或重新啟動該第 一微處理器。
7. 如權(quán)利要求6所述的多微處理器系統(tǒng)，更包括 一儲存裝置，耦接至該第二微處理器；其中，該第二微處理器于重置或重新啟動該第一微處理器前， 將儲存于該第 一 微處理器中的至少 一 設(shè)定值復(fù)制至該儲存裝置中， 并于重置或重新啟動該第 一微處理器時(shí)，將該儲存裝置所儲存之該至少一設(shè)定值載入該第一微處理器中。
8. 如權(quán)利要求1所述的多微處理器系統(tǒng)，其中若于該預(yù)定時(shí) 間后，該第二微處理器未收到來自該第 一微處理器的 一應(yīng)答信號， 該第二微處理器再傳送一次該檢測信號至該第 一微處理器。
9. 一種多微處理器系統(tǒng)之監(jiān)控方法，該多微處理器系統(tǒng)包括 一第 一微處理器及一 第二微處理器，該第二微處理器系耦接至該第一微處理器，該監(jiān)控方法包括由該第二微處理器傳送一檢測信號至該第 一微處理器；以及 于等待一預(yù)定時(shí)間后，由該第二微處理器根據(jù)該第 一微處理器的反應(yīng)，判斷該第一微處理器的狀態(tài)。
10. 如權(quán)利要求9所述的方法，其中該方法更包括 若于該預(yù)定時(shí)間后，該第二微處理器未收到來自該第一微處理器的 一應(yīng)答信號，由該第二微處理器判斷該第 一微處理器為停機(jī)狀是忙石錄4犬態(tài)。
11. 如權(quán)利要求10所述的方法，其中該第二微處理器根據(jù)該第 一微處理器的 一 寄存器的數(shù)據(jù)判斷該第 一微處理器為停機(jī)狀態(tài) 或是忙碌狀態(tài)。
12. 如權(quán)利要求1 0所述的方法，該方法更包括若該第 一微處理器的狀態(tài)為忙碌狀態(tài)時(shí)，由該第二微處理器對 該第一微處理器進(jìn)行一負(fù)載減輕的動作。
13. 如權(quán)利要求10所述的方法，其中該多微處理器系統(tǒng)更包 括至少 一 第三微處理器耦接至該第二微處理器，該方法更包括當(dāng)該第 一微處理器為忙碌狀態(tài)時(shí)，由該第二微處理器使該第一 微處理器的部分工作改由該第三微處理器來執(zhí)行。
14. 如權(quán)利要求9所述的方法，該方法更包括若于該預(yù)定時(shí)間后，該第二微處理器未收到來自該第 一 微處理 器的 一應(yīng)答信號，由該第二微處理器重置或重新啟動該第 一微處理 器。
15. 如權(quán)利要求14所述的方法，其中該多微處理器系統(tǒng)更包括一儲存裝置，耦接至該第二微處理器，該方法更包括于該第二微處理器重置或重新啟動該第 一 微處理器前，由該第二微處理器將儲存于該第 一 微處理器中的至少 一 設(shè)定值復(fù)制至該 儲存裝置中，并于重置或重新啟動該第一微處理器時(shí)，將該儲存裝 置所儲存之該至少一設(shè)定值載入該第一微處理器中。
16.如權(quán)利要求9所述的方法，該方法更包括若于該預(yù)定時(shí)間后，該第二微處理器未收到來自該第一微處理 器的一應(yīng)答信號，該第二微處理器再傳送一次該檢測信號至該第一 微處理器。
全文摘要
一種多微處理器系統(tǒng)，包括第一微處理器及第二微處理器。第二微處理器耦接至第一微處理器，用以監(jiān)視該第一微處理器。第二微處理器于進(jìn)行監(jiān)視第一微處理器時(shí)，傳送一檢測信號至第一微處理器，并于等待一預(yù)定時(shí)間后，根據(jù)第一微處理器的反應(yīng)，判斷第一微處理器的狀態(tài)。
文檔編號G06F11/30GK101510169SQ20081008090
公開日2009年8月19日 申請日期2008年2月15日 優(yōu)先權(quán)日2008年2月15日
發(fā)明者董維鈞 申請人:晨星半導(dǎo)體股份有限公司