專利名稱：具有帶多相控制輸入端的并聯(lián)功能電路的電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種包含了每個都需要多相控制信號的多個并聯(lián)功 能電路的電路。
背景技術(shù)：
美國專利5,463,340公開了一種包括主從級鏈的移位寄存器。在 工作中，時鐘信號首先提供來在多個級之間復(fù)制數(shù)據(jù)，然后提供來在 多個級內(nèi)部從主觸發(fā)器到從觸發(fā)器復(fù)制數(shù)據(jù)，所述從觸發(fā)器把數(shù)據(jù)供 給該級的輸出端。因此，從觸發(fā)器中的數(shù)據(jù)總是僅在所述數(shù)據(jù)已被復(fù) 制到下一級的主觸發(fā)器之后才被覆寫。
美國專利5，463，340使用從一個時鐘信號得出的四個控制信號來 控制每個移位寄存器級，兩個控制信號用于主觸發(fā)器，另兩個控制信 號用于從觸發(fā)器。在每個觸發(fā)器中，控制信號分別控制通過和保持功 能。通過將時鐘信號施加到反向器鏈并使用來自每個反向器輸出端的 控制信號來生成四個控制信號。
然而，如果必須控制大量移位寄存器級，則這種生成控制信號 的方式是不可靠的?？刂菩盘柕男Ч麜Q于多個級中的數(shù)據(jù)。

發(fā)明內(nèi)容
其中的一個目的是提供這樣一種電路，其中以更加可靠的方式 提供多相控制電路。
提供了根據(jù)本發(fā)明的電路。這里，使用單觸發(fā)電路鏈來針對多 個功能電路的每一個產(chǎn)生一組多相控制信號。在一個實(shí)施例中，每個 功能電路包括一個移位寄存器鏈，該移位寄存器鏈包括多個移位寄存 器級，移位寄存器級各自的移位控制輸入端分別耦接到各個多相控制 輸出端。在另一個實(shí)施例中，移位寄存器鏈每個都包括至少三個移位寄存器級，在移位寄存器鏈中相繼地處于較下游的移位寄存器級的移 位控制輸入端耦接到在單觸發(fā)電路鏈中相繼地處于較上游的單觸發(fā) 電路的輸出端。
在單觸發(fā)電路鏈中的每個單觸發(fā)電路包括對來自單觸發(fā)電路的 多相控制信號進(jìn)行定義的雙穩(wěn)態(tài)電路。雙穩(wěn)態(tài)電路具有耦接到多相控 制輸出端的復(fù)位輸入端。因此，多相控制輸出端上的脈沖僅在所述脈 沖已經(jīng)產(chǎn)生足以控制功能電路的邏輯電平改變之后才被終止。由于大 量功能電路的載入而導(dǎo)致脈沖的緩慢產(chǎn)生不會阻礙產(chǎn)生有效脈沖。
在一個實(shí)施例中，所述電路包括其輸出端與各自的功能電路的 數(shù)據(jù)輸入端相耦接的多個數(shù)據(jù)采樣電路，數(shù)據(jù)采樣電路的采樣控制輸 入端耦接到基本控制信號輸入端，并且不與單觸發(fā)電路鏈耦接。因此， 預(yù)先數(shù)據(jù)采樣不會受到單觸發(fā)電路所導(dǎo)致的延遲的影響。在另一個實(shí) 施例中，每個功能電路包括一個移位寄存器鏈。在這種情況下，在預(yù) 先采樣之后，移位寄存器鏈中將會從下游移位寄存器級開始啟動移 位，并相繼啟動較上游的移位寄存器級，直到到達(dá)位于采樣級之后的 那個移位寄存器級。
在一個實(shí)施例中，控制電路包括另一個雙穩(wěn)態(tài)電路，以控制采 樣級來使得在位于采樣級之后的第一移位寄存器級從該采樣級獲取 數(shù)據(jù)以后，采樣級跟隨輸入數(shù)據(jù)。這使得可以減小對基本控制信號施 加的制約。
在另一個實(shí)施例中，控制電路使得采樣級能夠在脈沖已經(jīng)到達(dá) 單觸發(fā)電路鏈末端之后并且在基本控制信號已經(jīng)告知保持周期結(jié)束 之后開始跟隨輸入數(shù)據(jù)。這個增加的采樣響應(yīng)速度對基本控制信號幾 乎沒有制約或者沒有制約。


采用以下附圖，從示例實(shí)施例的描述中將會明了這些以及其它 目的和方面。
圖1示出具有第一控制電路的移位寄存器。
圖2示出具有采樣級的移位寄存器。圖2a示出另一移位寄存器。
圖3示出具有第二控制電路的移位寄存器。
圖4示出包括邏輯電路的移位寄存器。
具體實(shí)施例方式
圖1示出具有控制電路12和移位控制線14a-14c的移位寄存器 10。移位寄存器10包括移位寄存器級100a-100f鏈。僅示出一個移 位寄存器級100a的細(xì)節(jié)。其它的都類似。移位寄存器級100a包括一 對交叉耦接的反向器102、 104和一個寫電路106，寫電路106的數(shù) 據(jù)輸入端耦接到前一個移位寄存器級100a-100f和寫保持控制輸入 端。移位寄存器電路按照鏈100a，c，e、 100b，d，f來耦接，位于鏈中的 上游的移位寄存器級的輸出端相繼地連接到位于該鏈中的下游的移 位寄存器級。另外，移位寄存器級100a-100f可以包括與反向器102、 104中之一的輸出端相耦接的輸出緩沖電路，比如反向器。
在一個實(shí)施例中，移位寄存器是可編程邏輯器件的一部分，移 位寄存器級用于把配置信號供給比如多路復(fù)用器或可編程邏輯電路 之類的可配置電路。
將移位寄存器級100a-100f分成多個組，在組內(nèi)通過各自的移位 控制線14a-14c將保持控制輸入端相互耦接起來。優(yōu)選地，以具有移
位寄存器級行和列的矩陣布局來將移位寄存器級100a-100f布置在一 個集成電路中，每一行定義了其中保持控制輸入端相互耦接的各組移
位寄存器級100a-100f。圖中示出了兩列三行，但應(yīng)該理解還可以使 用大量的行或列?？刂齐娐?2配備來用于大量的列，例如至少八列 或至少三十二列。
控制電路12包括輸入端128和單觸發(fā)電路鏈120a-120c。僅詳 細(xì)示出一個單觸發(fā)電路120a。其它單觸發(fā)電路120b、 120c都與該單 觸發(fā)電路120a相同。單觸發(fā)電路120a包括置位/復(fù)位鎖存器121和 反饋或非(NOR)門126。置位/復(fù)位鎖存器121是雙穩(wěn)態(tài)電路的一 個示例。在如圖所示的實(shí)施例中，鎖存器121由交叉耦接的第一NOR 門122和第二NOR門124形成，第一NOR門122和第二NOR門124
6每個都具有分別與第二 NOR門124和第一 NOR門122的輸出端交 叉耦接的第一輸入端。第一 NOR門122的第二輸入端耦接到單觸發(fā) 電路120a的輸入端。
反饋NOR門126具有與單觸發(fā)電路120a的輸入端以及第一 NOR門122的輸出端相耦接的輸入端。反饋NOR門126的輸出端從 各個單觸發(fā)電路120a-120c通過各自的移位控制線14a-14c耦接到各 組移位寄存器級100a-100f的保持控制輸入端。另外，反饋NOR門 126的輸出端耦接到第二 NOR門124的第二輸入端，并耦接到鏈中 的下一個單觸發(fā)電路120b的輸入端。該鏈中的第一單觸發(fā)電路120a 的輸入端耦接到控制電路12的輸入端128。
因此，單觸發(fā)電路120a-120c形成了單觸發(fā)電路鏈120a-120c， 位于鏈中的上游的單觸發(fā)電路的輸出端相繼地連接到位于鏈中的下 游的單觸發(fā)電路。應(yīng)當(dāng)注意，移位寄存器鏈和單觸發(fā)電路的流向是彼 此相反的，在移位寄存器鏈中相繼地位于較下游處的移位寄存器級耦 接到在單觸發(fā)電路鏈中相繼地位于較上游處的單觸發(fā)電路的輸出端。
應(yīng)注意，在集成電路中，可以將單觸發(fā)電路120a-120c布置在包 含了處于其它列的移位寄存器級100a-100f的矩陣的一個列中。可以 如圖中所示將單觸發(fā)電路120a-120c配備在矩陣邊界上的列中，在所 有移位寄存器級100a-100f的一側(cè)，但作為其它選擇也可以將單觸發(fā) 電路120a-120c配備在矩陣內(nèi)的其它任何地方，使移位寄存器級 100a-100f在其兩側(cè)。
在工作中，將數(shù)據(jù)移位通過移位寄存器級鏈100a-100f。控制電 路12順序地供給控制信號以使數(shù)據(jù)在從前一個移位寄存器級 100a-100f移入特定移位寄存器級lOOa-lOOf之前被從每個特定移位 寄存器級lOOa-lOOf移動到下一個中。在圖示的電路中，這是在三個 階段中完成的。假設(shè)來自最末移位寄存器級100a、 100b的初始數(shù)據(jù) 已經(jīng)被復(fù)制或不再需要。在第一階段，將數(shù)據(jù)從倒數(shù)第二移位寄存器 級100c、 lOOd復(fù)制到最末移位寄存器級100a、 100b。在第二階段， 將數(shù)據(jù)從倒數(shù)第三移位寄存器級100e、 100f復(fù)制到倒數(shù)第二移位寄 存器級100c、 100d。在第三階段，將數(shù)據(jù)復(fù)制到倒數(shù)第三移位寄存器級100e、 lOOf。該數(shù)據(jù)可以來自例如外部源(未示出)。因此， 在第一和第二階段的結(jié)尾，每三個中有兩個移位寄存器級100a-100f 包含了相互獨(dú)立的數(shù)據(jù)，并且移位寄存器級100a-100f中的第三個包 含其余寄存器級中的一個的數(shù)據(jù)的副本。
控制電路12產(chǎn)生控制信號來控制這種形式的移位。響應(yīng)于基本 控制信號(比如在輸入端128處的時鐘信號)，控制電路12在控制 線14a-14c和移位寄存器級100a-100f的相繼組的保持控制輸入端上 產(chǎn)生連續(xù)脈沖。每個連續(xù)脈沖都通過各個單觸發(fā)電路120a-120c中的 反饋NOR門126以對單觸發(fā)電路120a-120c的鎖存器121置位開始 并以對鎖存器121復(fù)位來完成。
僅當(dāng)單觸發(fā)電路120a-120c的反饋NOR門的輸出端處的電壓已 經(jīng)變化到足以實(shí)現(xiàn)移位寄存器級100a-100f之間的數(shù)據(jù)傳送時，脈沖 才完成。反饋NOR門的輸出端必須對從反饋NOR門到移位寄存器 級組lOOa-lOOf的保持控制輸入端之間的控制線14a-14c的固有電容 以及這些保持控制輸入端的固有電容進(jìn)行充電。結(jié)果，反饋到單觸發(fā) 電路120a-120c的第二 NOR門的第二輸入端的反饋電壓僅僅會逐漸 地改變，在其達(dá)到足以在第二 NOR門的輸出端處引起邏輯電平變化 的電平之前有一個延遲。因此，僅當(dāng)反饋NOR門的輸出端處的電壓 已經(jīng)改變到足以實(shí)現(xiàn)移位寄存器級100a-100f之間的數(shù)據(jù)傳送時，單 觸發(fā)電路120a-120c的觸發(fā)器才被復(fù)位。
如果存在脈沖，則來自控制電路12中每個單觸發(fā)電路120a-120c 的脈沖的完成觸發(fā)了在下一個單觸發(fā)電路120a-120c中的脈沖的開 始。因此，脈沖--個接一個地產(chǎn)生，以控制對各組移位寄存器級 100a-100f的傳送。
圖2示出具有添加的采樣級組20a、 20b和單-雙軌(single-dual rail)轉(zhuǎn)換器電路22a、 22b的移位寄存器10，單-雙軌轉(zhuǎn)換器電路的 輸出端耦接到采樣級20a、 20b的輸入端。采樣級20a、 20b具有與移 位寄存器級lOOa-lOOf相同的結(jié)構(gòu)。如將會注意到的那樣，每個采樣 級20a、 20b與連接到采樣級20a、 20b輸出端的移位寄存器級的子鏈 100a,c，e、 100b，d,f相關(guān)聯(lián)。通過示例的方式，示出了一個采樣級20b的單-雙軌轉(zhuǎn)換器電路22b的輸入端通過單導(dǎo)線連接到另一個采樣級
20a的子鏈的輸出端。在子鏈中，通過雙導(dǎo)線來對移位寄存器級 100a-100f的輸入端進(jìn)行饋送。由來自輸入端128的信號來控制采樣 級20a、 20b的保持控制輸入端。
在工作中，在輸入端128的信號的控制下將采樣級20a、 20b在 透明狀態(tài)和保持狀態(tài)之間切換。在將采樣級20a、 20b切換到保持狀 態(tài)時，單觸發(fā)電路120a-120c被觸發(fā)來產(chǎn)生脈沖序列。將序列中的第 一脈沖供給處于子鏈末尾的移位寄存器級100a-100f，將序列中的第 二脈沖供給子鏈中倒數(shù)第二個移位寄存器級100a-100f，等等，直到 將序列中的最后脈沖供給與采樣級20a、 20b連接的移位寄存器級 100a-100f。
通過這種方式，首先在采樣級20a、 20b中對數(shù)據(jù)采樣，接著通 過其子鏈將數(shù)據(jù)前進(jìn)一步。對輸入端128 (其發(fā)出應(yīng)當(dāng)對數(shù)據(jù)采樣的 指令)處的信號的轉(zhuǎn)換產(chǎn)生響應(yīng)來盡可能快地執(zhí)行采樣。通過這種方 式，將數(shù)據(jù)供給采樣級20a、 20b的外部電路(例如傳統(tǒng)主從觸發(fā)器) 的設(shè)計不需要考慮由控制電路12引入的延遲。
采樣執(zhí)行得盡可能快是因?yàn)槭褂昧藦妮斎攵?28到采樣電路的 保持控制輸入端的直接連接，而沒有使用單觸發(fā)電路。如果使用了單 觸發(fā)電路，那么采樣將會牽涉到產(chǎn)生具有初始邊沿和最后邊沿的脈 沖，而采樣僅在最后邊沿處發(fā)生。通過使用一個沒有單觸發(fā)電路的連 接，僅牽涉一個邊沿，這加快了采樣。
圖2a示出另一個實(shí)施例，其中在輸入端128與單觸發(fā)電路鏈 120a-120c之間、單觸發(fā)電路鏈120a-120c之前具有一個與控制電路 12中的單觸發(fā)電路120a-120c相類似的添加的單觸發(fā)電路200。在該 另一個實(shí)施例中，通過添加的單觸發(fā)級200的輸出來提供采樣級20a、 20b的控制信號。這減小了功耗(因?yàn)椴蓸与娐犯S輸入數(shù)據(jù)時間更 少)，但它增加了在發(fā)出對數(shù)據(jù)采樣的信號與采樣電路20a、 20b已 經(jīng)獲取數(shù)據(jù)的時間點(diǎn)之間的延遲。
圖3示出另一個實(shí)施例，其中控制電路12額外地包括另一個雙 穩(wěn)態(tài)電路30、控制NOR門32和與(AND)門34。如將會注意的那樣，除了另一個雙穩(wěn)態(tài)電路30的復(fù)位輸入端被耦接到控制電路12
的反向控制信號輸入端26而不是耦接到反饋NOR門的輸出端以外， 該另一個雙穩(wěn)態(tài)電路30和控制NOR門32分別配置為如單觸發(fā)電路 120a-120c中的鎖存器121和反饋NOR門126的那樣。
已經(jīng)添加了AND門34，而不是針對連接到采樣級20a、 20b的 移位寄存器級100a-100f把單觸發(fā)電路120c中的反饋NOR門126連 接到第二 NOR門124。 AND門34具有與控制電路12的輸入端128 耦接的第一輸入端、與反饋NOR門126的輸出端耦接的第二輸入端 以及與第二 NOR門124的第二輸入端耦接的一個輸出端。
在工作中，該電路用于延長在由反向控制信號輸入端26處的控 制信號所指示的時間之后采樣電路20a、 20b持續(xù)在保持狀態(tài)期間的 時間間隔。這分配了更多時間來產(chǎn)生用于子鏈中移位寄存器級 100a-100f的脈沖。在圖2的實(shí)施例中，優(yōu)選地在由輸入端128處的 控制信號使采樣級20a、 20b持續(xù)在保持狀態(tài)的同時產(chǎn)生脈沖。這限 制了電路的速度并對控制信號形成制約，因?yàn)椴蓸蛹?0a、 20b在所 有脈沖都已產(chǎn)生之前不會允許回到透明狀態(tài)。
在圖3的實(shí)施例中，將指示保持狀態(tài)的輸入信號的轉(zhuǎn)換用于復(fù) 位另一個雙穩(wěn)態(tài)電路30。在復(fù)位狀態(tài)下，另一個雙穩(wěn)態(tài)電路30使采 樣級20a、 20b維持在保持狀態(tài)下直到有脈沖通過單觸發(fā)電路鏈 120a-120c來到。AND門34用于確保直到來自控制電路12的輸入端 128的輸入信號指示可以結(jié)束保持狀態(tài)時，該脈沖才會來到。因此， 去除了對控制信號的制約。
盡管已經(jīng)示出了特定實(shí)施例，但應(yīng)當(dāng)理解多種替代方式也可以 實(shí)現(xiàn)類似功能。例如，雖然已經(jīng)通過示例示出了在控制電路中的具有 交叉耦接的NOR門的雙穩(wěn)態(tài)電路，但應(yīng)當(dāng)理解還可以使用替代的交 叉耦接的NAND門，或更加復(fù)雜的具有多個門的雙穩(wěn)態(tài)電路。使用 簡單雙穩(wěn)態(tài)電路的優(yōu)點(diǎn)是可以將單觸發(fā)電路布置在一個其中移位寄 存器級100a-100f位于矩陣的行中的矩陣布局中。
盡管已經(jīng)示出了作為另一個示例的特定類型的移位寄存器級的 應(yīng)用，應(yīng)當(dāng)理解也可以使用其它類型的移位寄存器級，例如不使用雙軌連接或更多傳統(tǒng)鎖存器級(例如觸發(fā)器或數(shù)據(jù)鎖存器的其它實(shí)現(xiàn)) 的單輸入級。不過，雙軌鎖存器具有這樣的優(yōu)點(diǎn)，它們存在非常低的
時鐘線負(fù)載并且僅需要有限數(shù)量的晶體管。所以可以同時使用大量的 這種觸發(fā)器。
另外，應(yīng)當(dāng)理解的是，除了如圖所示的在移位寄存器級之間的 直接連接，還可以使用包括邏輯電路的連接，其可能具有耦接到多個 子鏈的邏輯輸入端和/或邏輯輸出端。
圖4示出具有添加的邏輯級40的示例。邏輯級40根據(jù)輸入信
號的組合來計算輸出信號。盡管示出的是一個級，但應(yīng)當(dāng)理解該級可 以由用于從輸入信號的組合形成各自輸出信號的多個邏輯級所組成， 并且部分輸出信號可以簡單地是輸入信號的副本。同樣，邏輯級不需 要出現(xiàn)在所有的連續(xù)寄存器級對之間。如在該情況中可以注意到的那 樣，在不同級中的寄存器的數(shù)量可以是不同的?？梢允侨鐖D所示從一 個級到另一個級減小的，或者可以是增加的。
并且，應(yīng)當(dāng)理解的是， 一組移位寄存器(子)鏈僅僅是需要并 行的多相控制信號的一組并聯(lián)電路的一個示例?？梢詫碜钥刂齐娐?br> 12的脈沖供給除了移位寄存器(子)鏈以外其它類型的功能電路。
使用具有直接連接的移位寄存器級的優(yōu)點(diǎn)是它們可以結(jié)合在一個矩 陣布局中。
如圖所示，對每個采樣級20a、 20b示出了三個移位寄存器級 100a-100f的子鏈。雖然優(yōu)選的是在一個子鏈中的移位寄存器級 100a-100f的數(shù)量應(yīng)當(dāng)保持這么低從而控制脈沖的序列與輸入端128 處的信號的周期匹配，但也可以使用更大數(shù)量或更小數(shù)量的移位寄存 器級100a-100f?？梢源?lián)地耦接任何數(shù)量的采樣電路20a、 20b布置 以及它們的子鏈。另一種選擇是，可以并聯(lián)地提供多個這樣的布置以 并行地將數(shù)據(jù)移位。通過使用所示控制電路，這些移位寄存器級 100a、 100f可以布置成矩陣，這提供了非常緊湊的布局。
盡管已經(jīng)在附圖和前述說明中詳細(xì)地圖解示出并描述了本發(fā) 明，但這樣的圖示和描述認(rèn)為是描述性或示例性的而不是限制性的； 本發(fā)明并不局限于所公開的實(shí)施例。
11本領(lǐng)域技術(shù)人員在實(shí)施本發(fā)明時，根據(jù)對附圖、公開和所附權(quán) 利要求的學(xué)習(xí)可以理解并實(shí)現(xiàn)對公開的實(shí)施例的其它改型。在權(quán)利要 求書中，詞語"包括"不排除其它部件或步驟，不定冠詞"一"或"一個" 不排除多個。在彼此不同的從屬權(quán)利要求中記載的特定手段這一事實(shí) 不表明這些手段的組合不能用來獲得優(yōu)點(diǎn)。
權(quán)利要求
1.一種電路，包括多個功能電路(100a-100f)，每個功能電路具有多相控制輸入端；控制電路(120a-120c)，其具有基本控制信號輸入端(126)和耦接到多相控制輸入端的多相控制輸出端(14a-14c)，控制電路(120a-120c)包括單觸發(fā)電路鏈(120a-120c)，每個單觸發(fā)電路包括雙穩(wěn)態(tài)電路(121)，在該鏈中的第一單觸發(fā)電路的雙穩(wěn)態(tài)電路(121)具有耦接到基本控制信號輸入端(126)的置位輸入端，在該鏈中其余的單觸發(fā)電路(120a-120c)的一個或每一個的雙穩(wěn)態(tài)電路(121)具有耦接到該鏈中前一個雙穩(wěn)態(tài)電路輸出端的置位輸入端，每個雙穩(wěn)態(tài)電路(121)具有耦接到各自的一個多相控制輸出端(14a-14c)的輸出端以及耦接到各自的一個多相控制輸出端(14a-14c)的復(fù)位輸入端。
2. 如權(quán)利要求l所述的電路，其中每個功能電路都包括一個移 位寄存器鏈(100a-100f)，該移位寄存器鏈包括將各自的移位控制 輸入端耦接到各自的 一 個多相控制輸出端上的移位寄存器級(100a-100f)。
3. 如權(quán)利要求l所述的電路，所述電路包括將多個輸出端與各 自的一個功能電路U00e，100f)的數(shù)據(jù)輸入端相耦接的多個數(shù)據(jù)采 樣電路(20a，20b，22a，22b)，數(shù)據(jù)采樣電路(20a，20b，22a，22b)具有 與基本控制信號輸入端(126)耦接的采樣控制輸入端，從而不通過 單觸發(fā)電路鏈(120a-120c)來接收從基本控制信號輸入端(126)獲 得的控制信號。
4. 如權(quán)利要求3所述的電路，其中每個功能電路都包括一個移 位寄存器鏈，移位寄存器鏈包括多個移位寄存器級(100a-100f)，在移位寄存器鏈中相繼地位于較下游的移位寄存器級的移位控制輸 入端耦接到在單觸發(fā)電路鏈中相繼地位于較上游的單觸發(fā)電路(120a-120c)的輸出端。
5. 如權(quán)利要求3所述的電路，其中控制電路包括另一個雙穩(wěn)態(tài) 電路(30)，另一個雙穩(wěn)態(tài)電路的置位輸入端耦接到單觸發(fā)電路鏈(120c)中的最后的單觸發(fā)電路的輸出端，復(fù)位輸入端耦接到基本控 制信號輸入端(126 )，并且輸出端耦接到數(shù)據(jù)采樣電路 (20a，20b,22a，22b)的采樣控制輸入端。
6. 如權(quán)利要求5所述的電路，其中在單觸發(fā)電路鏈中的最后的 單觸發(fā)電路(120c)包括復(fù)位電路(34)，該復(fù)位電路配置來在檢測 到來自最后的單觸發(fā)電路(120c)的多相控制輸出端(14c)處的邏 輯電平已經(jīng)改變來產(chǎn)生了單觸發(fā)脈沖并且檢測到基本控制信號(126) 已經(jīng)從觸發(fā)了來自單觸發(fā)電路鏈(120a-120c)的脈沖的電平處回復(fù) 時，將最后的單觸發(fā)電路(120c)的雙穩(wěn)態(tài)電路(121)復(fù)位。
7. 如權(quán)利要求l所述的電路，包括多個數(shù)據(jù)采樣電路(20a，20b，22a，22b)，其輸出端耦接到各自的 一個功能電路(100a-100f)的數(shù)據(jù)輸入端，脈沖形成電路(200)，其輸入端耦接到基本控制信號輸入端， 并且其輸出端耦接到數(shù)據(jù)采樣電路。
8. 如權(quán)利要求l所述的電路，其中功能電路每一個都包括各自 的多個寄存器，多個寄存器包括第一寄存器和第二寄存器，在每個功 能電路中的寄存器具有與各自的一個多相控制輸出端耦接的各自的 負(fù)載控制輸入端，所述電路還包括邏輯電路(40)，該邏輯電路被耦 接在多個寄存器各自的第一寄存器的輸出端與多個寄存器各自的第 二寄存器的輸入端之間。
全文摘要
一種電路具有多個功能電路(100a-100f)，每個功能電路具有多相控制輸入端。控制電路并行驅(qū)動每相的輸入端?？刂齐娐?120a-120c)包括單觸發(fā)電路鏈(120a-120c)，每個單觸發(fā)電路都包括雙穩(wěn)態(tài)電路(121)。在該鏈中的第一單觸發(fā)電路的雙穩(wěn)態(tài)電路(121)具有耦接到基本控制信號輸入端(126)的置位輸入端，在該鏈中其余的單觸發(fā)電路(120a-120c)的一個或每一個的雙穩(wěn)態(tài)電路(121)具有耦接到該鏈中前一個雙穩(wěn)態(tài)電路輸出端的置位輸入端，每個雙穩(wěn)態(tài)電路(121)具有耦接到各自的一個多相控制輸出端(14a-14c)的輸出端以及耦接到各自的一個多相控制輸出端(14a-14c)的復(fù)位輸入端。功能電路對多相控制輸出端(14a-14c)的加載導(dǎo)致復(fù)位的延遲。因此調(diào)整單觸發(fā)電路的脈沖持續(xù)時間以適應(yīng)功能電路的數(shù)量來確保足夠的信號發(fā)生。
文檔編號G06F9/38GK101558451SQ200780045805
公開日2009年10月14日 申請日期2007年12月10日 優(yōu)先權(quán)日2006年12月12日
發(fā)明者保羅·維拉格, 馬蒂納斯·T·貝恩布魯克 申請人:Nxp股份有限公司