專利名稱：用于可信/不可信數(shù)字信號處理器調(diào)試操作的方法及系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明所揭示的標(biāo)的物涉及數(shù)據(jù)處理系統(tǒng)及過程，例如可用于數(shù)據(jù)通信及類似應(yīng)用中。更特定來說，本發(fā)明涉及一種用于準許及控制可信及不可信數(shù)字信號處理器調(diào)試操作的新穎及經(jīng)改進的方法及系統(tǒng)。
背景技術(shù)：
電信及支持視頻、復(fù)雜的音頻、視頻會議及其它豐富的軟件應(yīng)用的其它類型的電子設(shè)備日益地包括信號處理。信號處理需要快速的數(shù)學(xué)計算及以復(fù)雜而重復(fù)的算法的數(shù)據(jù)產(chǎn)生。許多應(yīng)用需要實時的計算，即，信號是時間的連續(xù)函數(shù)，所述信號必須被取樣且轉(zhuǎn)換為數(shù)字信號以供進行數(shù)字處理。處理器必須執(zhí)行在樣本到達時對其實施離散計算的算法。
最優(yōu)化數(shù)字信號處理器(DSP)的架構(gòu)以處置此類算法。良好的信號處理引擎的
特性包含快速靈活的算數(shù)計算單元、往來于所述計算單元的不受限制的數(shù)據(jù)流、所述計算單元中的經(jīng)擴展的精確度及動態(tài)范圍、雙地址產(chǎn)生器、有效的程序定序及易于編程。
DSP技術(shù)的一個有前景的應(yīng)用包含例如支持話音及數(shù)據(jù)通信的碼分多址(CDMA)系統(tǒng)的通信系統(tǒng)以及經(jīng)由衛(wèi)星或陸地鏈路在用戶之間的文本消息傳送及其它應(yīng)用。CDMA技術(shù)在多址通信系統(tǒng)中的使用揭示于名稱為"使用衛(wèi)星或陸地中繼器的擴頻多址通信系統(tǒng)(SPREAD SPECTRUM MULTIPLE ACCESSCOMMUNICATION SYSTEM USING SATELLITE OR TERRESTRIALREPEATERS)"的第4,卯1，307號美國專利及名稱為"用于在CDMA蜂窩式遠程手持機系統(tǒng)中產(chǎn)生波形的系統(tǒng)及方法(SYSTEM AND METHOD FOR GENERATINGWAVEFORMS IN A CDMA CELLULAR TELEHANDSET SYSTEM)"的第5,103,459號美國專利中，此二者均受讓于所請求標(biāo)的物的受讓人。
CDMA系統(tǒng)通常經(jīng)設(shè)計以符合一個或一個以上標(biāo)準。 一個這種第一代標(biāo)準是"用于雙模寬帶擴頻蜂窩式系統(tǒng)的TIA/EIA/IS-95終端基站兼容性標(biāo)準"，在下文中稱為IS-95標(biāo)準。所述IS-95 CDMA系統(tǒng)能夠傳輸話音數(shù)據(jù)及包數(shù)據(jù)?？筛行У貍鬏敯鼣?shù)據(jù)的較新一代標(biāo)準是由名稱為"第三代合作伙伴計劃"(3GPP)的聯(lián)盟提供的，且包含于一組可公開獲得的文檔中，其中包含文檔第3G TS 25.211號、第3G TS 25.212號、第3G TS 25.213號及第3GTS 25.214號。3GPP標(biāo)準在下文中稱為W-CDMA標(biāo)準。例如，采用W-DCMA標(biāo)準的復(fù)雜DSP操作軟件需要穩(wěn)健的開發(fā)工具。此類開發(fā)工具可包含用于代碼產(chǎn)生、集成、測試、調(diào)試及評估應(yīng)用性能的開發(fā)工具。在開發(fā)及操作軟件或復(fù)雜DSP應(yīng)用(例如高級電信應(yīng)用)時，需要精密而非侵入性的調(diào)試軟件。也就是說，調(diào)試軟件應(yīng)用不但須足以穩(wěn)健以監(jiān)視、測試及支持軟件缺陷及操作問題的校正，而且其必須可操作以在調(diào)試操作期間不干擾核心處理器軟件。否則，在使用此類調(diào)試軟件期間將不會檢測到或適當(dāng)?shù)貦z測到核心處理軟件中的任何問題。
此類非侵入性調(diào)試操作可包含執(zhí)行可信及不可信調(diào)試操作及執(zhí)行指令填塞操作的能力?？尚庞脩舭诵募皯?yīng)用級處的軟件開發(fā)者，而不可信用戶可包含OEM、第三方開發(fā)者、終端用戶及可有意或無意地(而又不適當(dāng)?shù)?影響DSP操作系統(tǒng)及其它基本程序的基本操作的其它人。在可編程核心中，操作系統(tǒng)是關(guān)心及了解允許將哪些資源、寄存器、存儲器位置、裝置及服務(wù)用于各種用戶的安全管理器。因此，一種用于確定用戶為可信還是不可信用戶的過程可與所述操作系統(tǒng)在解決不同的安全需要時可做出的確定緊密協(xié)調(diào)。
因此，需要一種用于與DSP —起操作的調(diào)試過程及系統(tǒng)，所述調(diào)試過程及系統(tǒng)提供確定用戶是可信還是不可信用戶的能力。
需要一種能夠選擇性地在可信或不可信模式中操作以準許各種類型的配置及斷點確定及準許的非侵入性軟件調(diào)試過程。
還需要一種能夠與可信及不可信用戶一起操作的調(diào)試系統(tǒng)，所述系統(tǒng)利用DSP核心處理器操作系統(tǒng)的安全管理功能。

發(fā)明內(nèi)容
本發(fā)明揭示用于為數(shù)字信號處理器提供非侵入性線程選擇性調(diào)試方法及系統(tǒng)的技術(shù)，所述技術(shù)準許可選擇地在可信或不可信調(diào)試模式中操作。本文所揭示的方法及系統(tǒng)既改善了數(shù)字信號處理器的操作又改善了數(shù)字信號處理器指令在日漸強大的軟件應(yīng)用(其中包含在個人計算機、個人數(shù)字助理、無線手持機及類似電子裝置中操作的應(yīng)用)中的有效使用，還增加了相關(guān)聯(lián)的數(shù)字處理器速度及服務(wù)質(zhì)量。
根據(jù)所揭示標(biāo)的物的一個方面，用于在可信與不可信調(diào)試操作模式之間進行控制的方法及系統(tǒng)包含用于操作與數(shù)字信號處理器相關(guān)聯(lián)的核心處理器內(nèi)的核心處理器過程的過程、電路及指令。所述方法及系統(tǒng)進一步操作數(shù)字信號處理器的調(diào)試機構(gòu)內(nèi)的調(diào)試過程，所述調(diào)試機構(gòu)與所述核心處理器相關(guān)聯(lián)。所述核心處理器過程將調(diào)試控制的原點確定為可信調(diào)試控制或不可信調(diào)試控制。在調(diào)試控制是可信調(diào)試控制的情況下，所述核心處理器過程向所述可信調(diào)試控制提供第一組特征及特權(quán)。或者，在調(diào)試控制是不可信調(diào)試控制的情況下，所述核心處理器為所述不可信調(diào)試控制提供第二受限組的特征及特權(quán)。同樣，所揭示的軟件調(diào)試方法及系統(tǒng)根據(jù)將所述調(diào)試控制確定為不可信調(diào)試控制或可信調(diào)試控制來維持核心處理器過程的操作中的安全。根據(jù)本文中所提供的說明，所揭示標(biāo)的物的這些及其它優(yōu)點以及額外的新穎特征將顯而易見。此發(fā)明內(nèi)容的意圖并非對所請求標(biāo)的物進行全面說明，而是提供本標(biāo)的物的某些功能的簡短概述。通過檢查下文中的圖式及詳細說明，本文提供的其它系統(tǒng)、方法、特征及優(yōu)點對于所屬領(lǐng)域的技術(shù)人員將顯而易見。所有此類額外的系統(tǒng)、方法、特征及優(yōu)點均意在包含于此說明書內(nèi)，且在所附權(quán)利要求書的范圍內(nèi)。


結(jié)合附圖閱讀下文列舉的詳細說明，所揭示標(biāo)的物的特征、性質(zhì)及優(yōu)點將變得更加顯而易見，其中所有圖式中相同的參考字符均對應(yīng)地標(biāo)識，且其中
圖1是可實施本文揭示的各種實施例中的一者的通信系統(tǒng)的簡化方塊圖；圖2圖解說明用于實施本發(fā)明教示的DSP架構(gòu)；
圖3提供并入有本發(fā)明所揭示的標(biāo)的物的技術(shù)優(yōu)點的多線程數(shù)字信號處理器的一個實施例的架構(gòu)方塊圖4揭示應(yīng)用本發(fā)明的ISDB/JTAG接口特征的數(shù)字信號處理器核心的某些方面；
圖5呈現(xiàn)可適用于數(shù)字信號處理器的操作模式的過程流程圖，所述操作模式包含與本發(fā)明相關(guān)的調(diào)試操作模式；
圖6描繪可適用于本發(fā)明一個實施例的斷點處理方案；
圖7顯示用于執(zhí)行本文所揭示的可信/不可信調(diào)試程序的ISDB JTAG同步電路的一方面；且
圖8圖解說明形成用于提供本文所描述的可信/不可信調(diào)試操作的數(shù)字信號處理器系統(tǒng)配置寄存器的一種方式；且
圖9是用于本文中與可信/不可信及核心存取監(jiān)督器存取模式一起描述的各種ISDB功能的ISDB控制寄存器的表。
具體實施例方式
關(guān)于一種用于多線程數(shù)字信號處理器的非侵入性線程選擇性調(diào)試方法及系統(tǒng)的所揭示標(biāo)的物具有用于本文所呈現(xiàn)的益處可對其有利的任何類型的多線程處理的應(yīng)用。 一種此應(yīng)用出現(xiàn)于電信中，且特定來說出現(xiàn)在采用一個或一個以上數(shù)字信號處理電路的無線手持機中。為解釋可如何使用這一無線手持機，圖l提供可實施所揭示的中斷處理方法及系統(tǒng)的所呈現(xiàn)實施例的通信系統(tǒng)10的簡化方塊圖。在發(fā)射器單元12處，通常以塊為單位將數(shù)據(jù)從數(shù)據(jù)源14發(fā)送到發(fā)射(TX)數(shù)據(jù)處理器16，發(fā)射數(shù)據(jù)處理器16將所述數(shù)據(jù)格式化、編碼及處理以產(chǎn)生一個或一個以上模擬信號。接著將所述模擬信號提供給發(fā)射器(TMTR) 18，發(fā)射器18對基帶信號進行調(diào)制、濾波、放大及上變頻以產(chǎn)生經(jīng)調(diào)制信號。接著經(jīng)由天線20將所述經(jīng)調(diào)制信號發(fā)射到一個或一個以上接收器單元。在接收器單元22處，所發(fā)射的信號被天線24接收并提供給接收器(RCVR) 26。在接收器26內(nèi)，對所接收的信號進行放大、濾波、下變頻、解調(diào)及數(shù)字化以產(chǎn)生同相(I)及(Q)樣本。所述樣本接著由接收(RX)數(shù)據(jù)處理器28解碼及處理以恢復(fù)所發(fā)射的數(shù)據(jù)。接收器單元22處的解碼及處理是以與發(fā)射器單元12處執(zhí)行的編碼及處理互補的方式執(zhí)行的。接著將已恢復(fù)的數(shù)據(jù)提供到數(shù)據(jù)匯30。
上文描述的信號處理支持傳輸話音、視頻、包數(shù)據(jù)、消息傳送及其它類型的單向通信。雙向通信系統(tǒng)支持雙向數(shù)據(jù)傳輸。然而，圖1中為簡便起見未顯示其它方向的信號處理。通信系統(tǒng)10可以是碼分多址(CDMA)系統(tǒng)、時分多址(TDMA)通信系統(tǒng)(例如，GSM系統(tǒng))、頻分多址(FDMA)通信系統(tǒng)或支持通過陸地鏈路在用戶之間的話音及數(shù)據(jù)通信的其它多址通信系統(tǒng)。在特定實施例中，通信系統(tǒng)10是符合W-CDMA標(biāo)準的CDMA系統(tǒng)。
圖2圖解說明可充當(dāng)圖1的發(fā)射數(shù)據(jù)處理器16及接收數(shù)據(jù)處理器28的DSP 40架構(gòu)。應(yīng)強調(diào)，DSP 40僅表示大量可能的數(shù)字信號處理器實施例中的一個實施例，其可有效地使用本文呈現(xiàn)的教示及概念。因此，在DSP 40中，線程T0:T5 (參考數(shù)字42到52)含有來自不同線程的指令集。電路54表示指令存取機構(gòu)，且用于提取線程T0:T5的指令。電路54的指令被排入指令隊列56中。指令隊列56中的指令準備被發(fā)布到處理器管線66中(見下文)。可由發(fā)布邏輯電路58從指令隊列56中選擇單個線程，例如線程TO。讀取所選線程的寄存器堆60，并將所讀取的數(shù)據(jù)發(fā)送到執(zhí)行數(shù)據(jù)路徑62供用于槽0:槽3。在此實例中，槽0:槽3保證本實施例中采用的包分組組合。
來自執(zhí)行數(shù)據(jù)路徑62的輸出去往寄存器堆寫入電路64，還經(jīng)配置以適應(yīng)個別線程T0:T5，以返回來自DSP40的操作的結(jié)果。因此，來自電路54且在到寄存器堆寫入電路64之前的數(shù)據(jù)路徑形成處理管線66。本實施例可采用使用具有多達6個線程T0:T5的單個處理器的異質(zhì)元件處理器(HEP)系統(tǒng)的混合。處理器管線66具有6級，其匹配從電路54將數(shù)據(jù)項提取到寄存器60及64所必需的處理器循環(huán)的最小數(shù)目。DSP40在處理器管線66內(nèi)同時地執(zhí)行不同線程T0:T5的指令。也就是說，DSP 40提供6個獨立的程序計數(shù)器、用以區(qū)別處理器管線66內(nèi)的線程T0:T5的指令的內(nèi)部標(biāo)記機構(gòu)及觸發(fā)線程交換的機構(gòu)。線程-交換開銷從零變動到僅幾個循環(huán)。
因此，DSP 40提供一種經(jīng)設(shè)計以用于在各種各樣的信號、圖像及視頻處理應(yīng)用上具有高性能及低功率的通用數(shù)字信號處理器。圖3提供DSP 40架構(gòu)的簡要概述，其中包含所揭示標(biāo)的物的一個顯現(xiàn)的相關(guān)聯(lián)指令集架構(gòu)的某些方面。DSP 40架構(gòu)的實施方案支持交錯多線程(IMT)。在此執(zhí)行模型中，硬件通過交錯來自管線中的不同線程的指令來支持多個硬件線程T0:T5的同時執(zhí)行。此特性允許DSP 40包含主動時鐘頻率，同時仍維持高核心及存儲器使用率。IMT在不需要昂貴的補償機構(gòu)(例如，無序執(zhí)行、廣泛轉(zhuǎn)發(fā)網(wǎng)絡(luò)等)的情況下提供高通過量。此外，DSP40可包含IMT的變化形式，例如M艾哈邁德(M. Ahmed)等人所著且名稱為"可變交錯的多線程處理器方法及系i
"用于在多線程處理器中進行可變線程分配及交換的方法及系統(tǒng)(M^K^朋d >SWfewF"arZa6/e 77;廠ga^爿〃ocWow iSWfc/z/wg /" a Mw/礎(chǔ)reo^gd/Voce^or)"的共同受讓的美國專利申請案中揭示的那些變化形式及新穎方法。"
圖3特別提供了用于應(yīng)用于可采用所揭示標(biāo)的物的教示的單個線程的DSP 40的核心處理架構(gòu)70方塊圖。方塊圖70描繪經(jīng)由總線接口 (I/F) 73從AXI總線74接收指令的共享指令高速緩沖存儲器72，所述指令包含混合的16-位及32-位指令。這些指令到達線程T0:T5的定序器76、用戶控制寄存器78及監(jiān)督器控制寄存器80。所揭示標(biāo)的物的核心級系統(tǒng)架構(gòu)還包含硅中調(diào)試系統(tǒng)(ISDB) 82，所述硅中調(diào)試系統(tǒng)經(jīng)由JTAG接口 84與核心處理器70介接，下文將對此二者進行更詳細描述。
定序器76將混合的雙向超標(biāo)量指令及四向VLIW指令提供給S-管道單元86、M-管道單元88、 LD[加載]-管道90及LD/ST[存儲]-管道單元92，其均與通用寄存器94通信。AXI總線74還經(jīng)由具有共享數(shù)據(jù)高速緩沖存儲器96的總線I/F 73將LD/ST指令傳送給線程T0:T5。任選L2高速緩沖存儲器/TCM 98信號包含具有共享數(shù)據(jù)TCM 100的LD/ST指令，所述LD/ST指令進一步流向線程通用寄存器94。 MSM專用控制器104從AHB外圍總線102借助T0:T5傳送中斷，其中包含中斷控制器指令、調(diào)試指令及定時指令。全局控制寄存器106借助線程T0:T5傳送控制寄存器指令。
因此，DSP 40包含6個虛擬DSP核心，每一核心皆含有全局控制寄存器106及專用監(jiān)督器控制寄存器80。全局控制寄存器106在所有線程之間共享。每一線程共享一共用數(shù)據(jù)高速緩沖存儲器及一共用指令高速緩沖存儲器。加載、存儲及提取操作由共用總線接口服務(wù)。使用高性能AXI總線74及較低性能AHB總線102將數(shù)據(jù)及指令業(yè)務(wù)連接到核心外存儲器及外圍裝置。集成的級2存儲器(高速緩沖存儲器及/或TCM)輸入98是任選的?？赏ㄟ^存儲器映射的加載及存儲來進行外圍裝置存取。AHB與AXI之間的物理地址分區(qū)可配置在MSM級處。
顯然，所呈現(xiàn)的DSP40的架構(gòu)可演進且隨時間而改變。例如，DSP40可使用的指令高速緩沖存儲器的數(shù)目可從6改變?yōu)?或其它高速緩沖存儲器數(shù)目。超標(biāo)量分派、TCM100處的L1數(shù)據(jù)及其它架構(gòu)方面可改變。然而，本發(fā)明標(biāo)的物可在各種各樣的配置中且對于DSP40的一系列修改具有持續(xù)關(guān)聯(lián)性。
ISDB 82通過JTAG接口 84為DSP 40提供硬件調(diào)試器。ISDB 82通過共享系統(tǒng)或僅監(jiān)督器寄存器以及所有線程之間的全局控制寄存器106來通過JTAG接口 84提供軟件調(diào)試特征，所述僅監(jiān)督器寄存器以每線程為基礎(chǔ)被分為若干監(jiān)督器控制寄存器80。系統(tǒng)控制寄存器用于每線程中斷及異?？刂萍懊烤€程存儲器管理活動。全局寄存器允許與ISDB 82交互作用以進行調(diào)試操作。
ISDB 82使得軟件開發(fā)者能夠在DSP 40操作時調(diào)試其軟件?？墒褂肐SDB 82硬件與在ISDB 82中操作的軟件調(diào)試器程序的組合來調(diào)試DSP 40操作系統(tǒng)軟件。ISDB82支持個別地調(diào)試硬件線程。用戶可暫停線程執(zhí)行，觀察并更改線程寄存器，觀察并更改指令及數(shù)據(jù)存儲器、單步驟線程，向線程填塞指令，且重新開始線程執(zhí)行?？?信用戶可存取所有的ISDB 82特征，而不可信用戶僅可存取特征的一子組。
ISDB 82可與調(diào)試器接口卡介接以仍全部通過JTAG接口 84與駐存在程序計數(shù) 器上的ISDB 82調(diào)試軟件通信。主機調(diào)試器軟件可通過讀取及寫入ISDB控制寄存器 來與ISDB 82交互作用。例如，可通過識別將發(fā)生讀取/寫入的ISDB寄存器的40-位 包以及32-位數(shù)據(jù)有效負載來進行通信。支持此操作的包格式可多達64個控制寄存器， 每一控制寄存器均可為32位寬。
ISDB 82包含用于在調(diào)試操作期間控制安全的可信寄存器。如果已設(shè)置可信 ISDB 82，則所有ISDB 82寄存器對調(diào)試器軟件均可見，且所有ISDB命令均可供使 用。在可信ISDB被清除的情況下，則ISDB82僅準許受限一組的操作。本發(fā)明的這 些方面更詳細地出現(xiàn)在下文中。
可使得某些ISDB 82寄存器對核心軟件可見。這些寄存器可經(jīng)由監(jiān)督器模式控制 寄存器傳送指令而被存取。所述核心指令包含斷點指令。當(dāng)設(shè)置可信ISDB時，此指 令致使執(zhí)行線程進入調(diào)試操作模式。此轉(zhuǎn)變將線程控制移位到ISDB82。除了執(zhí)行斷 點的線程之外，其它線程可根據(jù)ISDB 82編程任選地進入調(diào)試模式150。如果ISDB 82 不可信或未被啟用，則將此指令視為NOP。優(yōu)選地，所述斷點指令是包中的唯一指 令。
圖4顯示所揭示標(biāo)的物的調(diào)試機構(gòu)與核心處理器之間的ISDB/JTAG接口 110的 重要方面。與DSP 40核心架構(gòu)70相關(guān)聯(lián)地，ISDB 82經(jīng)由從ISDB JTAG電路114 開始的路徑JTAG接口路徑112與JTAG 84通信。ISDB JTAG電路114處理JTAG 84 與ISDB 82之間的數(shù)據(jù)流。ISDB JTAG電路114進一步與ISDB JTAG同步電路116 介接。ISDB JTAG同步電路116進一步與ISDB控制器118、指令單元(IU) 150及 控制單元(CU)122通信。特定來說，ISDB JTAG同步電路116介接IU 150的IUISDB 邏輯電路與CU 122的CU ISDB控制器126。 CU ISDB控制器126與CU ISDB邏輯 電路128以及ISDB控制器118通信。來自ISDB控制器118的控制輸出包含ISDB 數(shù)據(jù)輸出130、 ISDB重置信號132及ISDB中斷134。 ISDB控制器118的另外的接 口包含MCD接口 136及ETM斷開觸發(fā)器138。
已列出ISDB 82的各種組件，隨后是對用于執(zhí)行DSP 40的非侵入性的可信及不 可信調(diào)試操作的控制或邏輯電路的組成部分的簡要操作說明及介紹。ISDB控制器118 處置各種任務(wù)，其中包含(a)實施各種ISDB寄存器；(b)同步化MCD外部斷開 且重新開始觸發(fā)及對DSP 40的ETM斷開觸發(fā)，隨后將所述觸發(fā)轉(zhuǎn)發(fā)給CU 122以進 行進一步處理；(c)產(chǎn)生MCD斷開并基于核心的調(diào)試模式狀態(tài)重新開始觸發(fā)；及(d) 添加管線級以用于發(fā)送出到DSP40子系統(tǒng)的信號，例如ISDB中斷、斷點事件等。
CU 122包含能夠處置例如以下的任務(wù)的電路及指令(a)處理斷點并產(chǎn)生對每 一線程的斷開觸發(fā)；(b)產(chǎn)生微斷開及微重新開始命令；(c)維持ISDB 82狀態(tài)及 郵箱寄存器；及(d)實施所述特定的ISDB82寄存器。CU122包含如圖6中出現(xiàn)的斷點處理邏輯(BPL)塊，其用于處理所有斷點并產(chǎn)生對CU ISDB控制器126的微 命令產(chǎn)生器的宏斷開請求。所述微命令產(chǎn)生器處理所述宏斷開請求連同指令填塞命 令、指令步進及重新開始命令，并將微斷開及重新開始命令發(fā)布給用于管線控制的 CU 122。
CU ISDB控制器128基于斷開及接收回的重新開始確認信號維持ISDB 82的狀 態(tài)。CUISDB控制器126的郵箱功能維持用于在主機調(diào)試軟件與DSP40核心處理器 之間的通信的郵箱寄存器。這些郵箱功能還含有ISDB 82狀態(tài)寄存器。
圖5呈現(xiàn)用于DSP 40的各種模式控制方面的處理模式圖表140，其中包含ISDB 82在調(diào)試過程期間的操作。在圖5中，DSP 40支持對于所有線程具全局性且對于個 別線程又具局部性的處理模式。每一 DSP 40硬件線程個別地支持用戶模式142及監(jiān) 督器模式144兩種執(zhí)行模式以及等待模式146、關(guān)斷模式148及調(diào)試模式150三種非 處理模式，所有這些模式均可出現(xiàn)于圖5中。 一個線程的模式與其它線程無關(guān)，例如， 一個線程可處于等待模式146中，而另一線程則處于用戶模式142中，等等。
圖5的每線程模式狀態(tài)圖表由各種指令或事件支持。這些指令或事件包含 "Except"(異常)或內(nèi)部異常事件、"Int"(中斷)或外部中斷事件、"RTE"(返 回)或來自異常模式的軟件返回指令及"SSR"或SSR寄存器指令的更新、"St叩" (停止)或可從任何模式輸入的軟件停止指令、"Start"(開始)或同樣可從任何模 式輸入的軟件開始指令、"trap"(陷阱)或軟件陷阱指令、"Wait"(等待)或軟 件等待指令、"Resume"(重新開始)或軟件重新開始指令、"DE"或調(diào)試事件及 "DR"或調(diào)試指令。雖然所揭示標(biāo)的物的不同實施方案中的功能可與本文呈現(xiàn)的功 能略有不同，但可對"Start" 、 "Wait" 、 "Resume" 、 "DE"及/或"DR"的含義 給予其與所請求標(biāo)的物的范圍相一致的最寬泛的解釋。
在用戶模式142及監(jiān)督器模式144兩種模式中，寄存器在DSP40中均可用。用 戶模式寄存器分為一組通用寄存器及一組控制寄存器。通用寄存器用于所有通用計 算，其中包含地址產(chǎn)生、標(biāo)量及向量算術(shù)。控制寄存器支持例如硬件環(huán)路、謂詞等專 用功能。通用寄存器為32位寬且可作為單個寄存器或作為兩個寄存器的經(jīng)對準對而 被存取。通用寄存器堆提供指令的所有操作數(shù)，其中包含供加載/存儲的地址、用于 數(shù)字指令的數(shù)據(jù)操作數(shù)及用于向量指令的向量操作數(shù)。
調(diào)試模式150提供其中線程正等待來自ISDB 82的命令的特殊狀態(tài)。 一旦發(fā)生 ISDB調(diào)試事件(例如通過執(zhí)行軟件斷點指令、來自ISDB 82的斷開命令或硬件斷點 的發(fā)生)，所指示的線程即可進入調(diào)試模式150。當(dāng)處于調(diào)試模式150中時，所述核 心由ISDB 82經(jīng)由來自JTAG接口 84的命令來控制。當(dāng)ISDB 82因執(zhí)行重新開始命 令而釋放線程時，所述線程可根據(jù)其當(dāng)前的模式設(shè)置重新開始操作。當(dāng)線程處于調(diào)試 模式150中時，其由ISDB 82控制且不能由其它線程控制?？珊雎詠碜哉谶\行的線 程且以調(diào)試模式150中的線程為目標(biāo)的Wait、 Resume、 Start或Stop指令。類似地， 調(diào)試模式150中的線程可忽略非遮罩式中斷(NMI)。硬件重置模式(圖5中未顯示)及調(diào)試模式150對于所有線程具全局性。不考慮
任何線程的處理狀態(tài)， 一旦斷定硬件重置管腳，DSP 40即可進入硬件重置模式。在 硬件重置模式中，所有寄存器均設(shè)置到其重置值。在去斷定所述硬件重置管腳之前不 可發(fā)生任何處理。當(dāng)斷定重置管腳時，處理器可轉(zhuǎn)變到重置模式中且所有寄存器均可 重置到其硬件重置值。在去斷定重置管腳之后，可給予線程TO軟重置中斷。此可致 使線程TO進入監(jiān)督器模式144且在重置向量位置處開始執(zhí)行。所有其它線程可保持 關(guān)斷。此時，軟件可自由地個別地控制每一線程的模式轉(zhuǎn)變。
在圖6中，可看出CU ISDB控制器126 (圖4)的BPL電路160包含來自6個 不同源的斷開觸發(fā)器，其中包含硬件斷點0/1 (HWBKPTO 162及HWBKPT1 164)、 軟件斷點(SWBKPT166) 、 JTAG84斷點(JTAGBKPT 168) 、 ETM (嵌入式追蹤 宏)斷點(ETMBKPT170)及外部斷點(EXTBKPT 172)。斷開觸發(fā)162至U 172及 調(diào)試模式狀態(tài)輸入174去往編碼斷開編碼器176以致使DSP 40在調(diào)試模式150中操 作。來自編碼器176的輸出包含三個(3)斷點信息位178及一斷點有效位180。斷 點信息數(shù)據(jù)178進入斷點信息電路182以導(dǎo)致斷點信息JTAG接口命令184。斷點位 180還產(chǎn)生"或"門輸入186及重置電路188輸入。重置電路188接收UCG重新開 始線程數(shù)目或重置輸入192以產(chǎn)生到"或"門196中的重置控制輸出194。有效位186 或重置輸出194可致使"或"門196產(chǎn)生BPL 160斷點輸出198。
BPL電路160中的斷開觸發(fā)器連同對應(yīng)的TNUM掩碼一起被處理以產(chǎn)生對所述 線程中的每一者的宏斷開觸發(fā)。維持宏斷開觸發(fā)198 (bpl_breakTnum—ANY[O])，直 到對應(yīng)的線程重新開始。BPL160中可使用的管線級的數(shù)目由硬件斷點驅(qū)動，所述硬 件斷點是精確的斷點，即，觸發(fā)硬件斷點匹配的指令不可被執(zhí)行。所述線程在執(zhí)行程 序直到所述指令之后切換到調(diào)試模式。所揭示的實施例在斷開觸發(fā)到達之后一個循環(huán) 時提供宏斷開觸發(fā)。出于此原因，對斷開有效輸入176與其經(jīng)鎖存版本輸入192實施 邏輯"與"以產(chǎn)生bpl—breakTnun^ANY
輸出198。
通過使用斷點，DSP 40的6個線程可個別地進入及退出調(diào)試模式150。斷點觸 發(fā)可來自對應(yīng)于ISDB 82中所支持的五種不同類型的斷點的5個源。在命中斷點時， 線程從其當(dāng)前模式(例如等待/運行)轉(zhuǎn)變到調(diào)試模式150。在調(diào)試模式150中，所述 線程等待來自ISDB 82的命令。關(guān)斷模式148中的線程斷電且可不接受來自ISDB 82 的任何命令。進入調(diào)試模式150的等待時間是由實施方案界定的，例如在本發(fā)明中界 定為與電力崩潰事件相關(guān)。例如，實施方案可在進入調(diào)試模式150之前選擇完成既定 的操作，例如完成未決加載請求。在一個實施例中，線程識別符寄存器含有8-位讀取 /寫入字段且用于保持軟件線程識別符。此字段由硬件調(diào)試器用來匹配斷點。
存在進入斷點過程的若干不同方式。例如，對于HWBKPT1 162及HWBKPT2 164 斷點，如果寄存器等于預(yù)定值，則當(dāng)程序計數(shù)器(PC)匹配所述預(yù)定值時，所述過程 則進入到調(diào)試模式150中。ASID (地址空間識別符)是類似于過程中的過程ID或多 線程過程中的特定線程的標(biāo)簽。因此，可使用物理地址、虛擬地址、ASID、 PC或其它限定符來任選地獲得程序在一空間中可發(fā)生斷點的點處位置確定。本文所參考的斷 點的使用更特別地揭示于L寇卓斯古(L. Codrescu)等人所著且名稱為"用于多線 程數(shù)字信號處理器的非侵入性線程選擇性調(diào)試方法及系統(tǒng)(NON-INTRUSIVE, THREAD-SELECTIVE, DEBUGGING METHOD AND SYSTEM FOR A MULTI-THREADED DIGITAL SIGNAL PROCESSOR)"的共同受讓的美國專利申請 案中。所揭示的標(biāo)的物提供用于在例如圖6所示發(fā)生斷點時移動到調(diào)試模式150中的 路徑。所揭示的標(biāo)的物控制DSP 40中的哪一線程或哪些線程組進入到調(diào)試模式150 中。
本發(fā)明揭示的用于執(zhí)行可信及不可信調(diào)試操作的方法及系統(tǒng)提供可在內(nèi)部及外 部控制的調(diào)試操作期間應(yīng)用的各種安全等級。因為調(diào)試操作有可能將關(guān)鍵的DSP 40 軟件暴露給調(diào)試動作源，所以需要知曉及控制誰可執(zhí)行調(diào)試操作。對于可信調(diào)試操作， 對軟件及其操作的完整存取是可能的。對于必要的不可信操作(例如來自不完全可信 第三方的操作)，僅對軟件及(可能地)存儲器及寄存器的有限存取是可能的。
一般來說，ISDB82用戶可被分類為可信及不可信用戶?？尚庞脩艨砂阎?軟件開發(fā)者(例如創(chuàng)建核心及應(yīng)用級程序的開發(fā)者)，而不可信用戶可包含OEM、 第三方開發(fā)者、終端用戶等。在DSP40中，核心處理器70的操作系統(tǒng)是關(guān)心及了解 允許將哪些資源、寄存器、存儲器位置、裝置及服務(wù)用于各種用戶的安全管理器。DSP 40操作系統(tǒng)允許不可信用戶根據(jù)僅可由所述操作系統(tǒng)設(shè)置的僅監(jiān)督器核心控制 (ISDB可信)位的值來調(diào)試其應(yīng)用。如果ISDB使用是可信的，則允許所有特征及 特權(quán)。所述ISDB可在監(jiān)督器模式中執(zhí)行任何指令。
為闡明用于執(zhí)行本發(fā)明揭示的可信及不可信調(diào)試操作的說明性電路，圖7包含 ISDB JTAG同步電路200。 ISDB JTAG同步電路200包含DSP 40可用來讀取及寫入 ISDB控制寄存器的ISDB測試數(shù)據(jù)寄存器202。 ISDB JTAG同步電路200提供在對 DB—tck進行操作的ISDB測試數(shù)據(jù)寄存器202與在DSP 40時鐘域中進行操作的ISDB 控制寄存器204之間的同步化邏輯。通過讀取及寫入所述ISDB控制寄存器，DSP 40 執(zhí)行ISDB 82所支持的各種調(diào)試任務(wù)。
在圖7的實施方案中，ISDB JTAG同步電路200接收到ISDB測試數(shù)據(jù)寄存器 204中的JTAG—isdb_chain—in信號206以產(chǎn)生JTAG—isdb_chain_out信號208。 ISDB 測試數(shù)據(jù)寄存器202包含讀取/寫入(R/W)位210、地址位[6:0]212及數(shù)據(jù)位[31:0]214。 R/W位210中的值去往"與"門216，同步電路216輸出及CU—trusted—Debug (CU 可信調(diào)試)輸入220也是如此。JTAG—isdb—chain_update—tkl信號222及ISDB—CLK (ISDB時鐘)信號224控制同步電路218的操作。來自地址位212的地址信息可由 地址解碼電路220接收，地址解碼電路220饋送ISDB寄存器204。 ISDB寄存器204 響應(yīng)于來自"與"門216的寫入啟用信號228傳送具有數(shù)據(jù)位[31:0]的數(shù)據(jù)。
圖8圖解說明形成用于提供本文所描述的可信/不可信調(diào)試操作的數(shù)字信號處理 器系統(tǒng)配置寄存器的一種方式。具體來說，系統(tǒng)配置或SYSCFG寄存器230包含與ISDB核心準備就緒位234聯(lián)合的預(yù)留位232、中斷位236、 ISDB可信位238、 D高 速緩沖存儲器位240、 I高速緩沖存儲器位242及MMU位244。雖然可存在眾多形式 的SYSCFG寄存器230，但ISDB可信位238與本發(fā)明相關(guān)。在操作中，ISDB 82與 測試環(huán)境(例如通過JTAG接口 84與調(diào)試軟件通信的調(diào)試器接口卡)通信。主機調(diào) 試器軟件通過讀取及寫入ISDB控制寄存器234到238與ISDB 82交互作用。
通過SYSCFG寄存器230作為40-位包進行通信識別ISDB寄存器以讀取/寫入 32-位數(shù)據(jù)有效負載。此包格式支持多達64個控制寄存器，每一控制寄存器可為32 位寬。特定寄存器的有效位指示所述數(shù)據(jù)部分有效或無效。依據(jù)控制寄存器讀取或?qū)?入，如果當(dāng)前不準許規(guī)定的寄存器進行存取，或如果所規(guī)定的寄存器已被預(yù)留，則在 加電/斷電的過程中，JTAG接口 84在關(guān)斷核心的情況下返回?zé)o效值。
SYSCFG寄存器230是僅監(jiān)督控制寄存器。通過與ISDB 82交互作用，ISDB核 心準備就緒位234指示DSP 40的核心處理器70是否準備就緒與主機調(diào)試器交互作 用。所有JTAG寄存器讀取及寫入均可返回?zé)o效狀態(tài)，直到ISDB核心準備就緒位234 巳被設(shè)置(即具有值l)。
ISDB可信位238控制安全以使得在ISDB可信位238已被設(shè)置(即具有值1) 的情況下，所有ISDB寄存器均對調(diào)試器軟件可見，且所有ISDB命令均可供使用。 在ISDB—可信已被清除(即值O)的情況下，則ISDB僅準許受限的一組操作。僅核 心處理器70操作系統(tǒng)可設(shè)置ISDB可信位238。
圖9提供表250，其列出了本實施方案可通過調(diào)試器主機軟件經(jīng)由JTAG接口 84 存取的ISDB控制寄存器。ISDB 82操作以使得調(diào)試命令被發(fā)送到調(diào)試監(jiān)視器程序， 所述調(diào)試監(jiān)視器程序與核心處理器70操作系統(tǒng)一起工作以調(diào)試應(yīng)用且同時具有對安 全問題的完整了解。例如，在不可信模式中，ISDB82允許調(diào)試器主機軟件(a)讀取 ISDBST中的ISDB郵箱狀態(tài)位的值；(b)讀取/寫入郵箱(ISDBMBXIN及 ISDBMBXOUT)寄存器；(c)寫入ISDBCMD命令寄存器，但僅寫入中斷命令；及(d) 存取ISDB啟用及ISDB版本寄存器。所有其它ISDB 82寄存器、位及命令均不可被 存取。
作為本實施方案可能如何工作的實例，考慮可如何設(shè)置斷點。主機調(diào)試器軟件將
命令置于郵箱"設(shè)置斷點"中。主機調(diào)試器軟件可接著使調(diào)試器中斷出現(xiàn)。接著，核 心處理器70操作系統(tǒng)可采取所述中斷、了解所述命令，并以傳出郵箱中的響應(yīng)確認 所述命令。所述主機調(diào)試器軟件可接著繼續(xù)給出更多信息，例如PC及線程名稱。經(jīng) 由郵箱/中斷機構(gòu)來接收及確認這些信息位。 一旦核心處理器70操作系統(tǒng)驗證了允許 用戶設(shè)置此斷點，其即可在所需點處設(shè)置軟件陷阱。 一旦所述斷點被命中，其即可陷 獲到核心處理器70操作系統(tǒng)，借此核心處理器70操作系統(tǒng)可向ISDB發(fā)送命中斷點 的郵箱消息。
概括地說，所揭示標(biāo)的物提供一種用于控制可信及不可信用戶的調(diào)試操作的方法 及系統(tǒng)且包含用于操作核心處理器70內(nèi)的核心處理器過程及數(shù)字信號處理器的調(diào)試機構(gòu)內(nèi)的調(diào)試過程150的步驟、電路及指令，所述調(diào)試機構(gòu)與所述核心處理器相關(guān)聯(lián)。
核心處理器70將調(diào)試控制的原點確定為可信調(diào)試控制或不可信調(diào)試控制。在調(diào)試控 制是可信調(diào)試控制的情況下，為所述可信調(diào)試控制提供第一組特征及特權(quán)?；蛘撸?調(diào)試控制是不可信調(diào)試控制的情況下，為所述不可信調(diào)試控制提供第二受限組的特征 及特權(quán)。因此，本發(fā)明根據(jù)將調(diào)試控制確定為不可信調(diào)試控制或可信調(diào)試控制來維持 核心處理器過程的操作中的安全。
可以各種方式來實施本文中所揭示的用于多線程數(shù)字信號處理器中的可信及不 可信非侵入性線程選擇性調(diào)試的處理特征及功能。例如，不僅DSP40可執(zhí)行上文所 描述的操作，而且本實施例還可實施于專用集成電路(ASIC)、微控制器、數(shù)字信 號處理器或經(jīng)設(shè)計以執(zhí)行本文中所描述的功能的其它電子電路中。此外，本文所描述 的過程及特征可存儲在用于由此類各種信號及指令處理系統(tǒng)讀取及執(zhí)行的磁性媒體、 光學(xué)媒體或其它記錄媒體中。因此，提供上文對優(yōu)選實施例的說明以使得所屬領(lǐng)域的 技術(shù)人員均能夠制作或使用所請求的標(biāo)的物。所屬領(lǐng)域的技術(shù)人員將易于了解對這些 實施例的各種修改，且本文中界定的一般原理在可不使用創(chuàng)新能力的情況下應(yīng)用于其
它實施例。因此，本文并不希望將所請求的標(biāo)的物限定為本文中顯示的實施例，而是 想要賦予其與本文中所揭示的原理及新穎特征相一致的最寬廣范圍。
權(quán)利要求
1、一種用于確定及控制數(shù)字信號處理器中發(fā)生的數(shù)字信號處理器過程的可信及不可信調(diào)試控制的方法，其包括使用核心處理器過程將調(diào)試控制的原點確定為可信調(diào)試控制或不可信調(diào)試控制；向所述可信調(diào)試控制提供第一組特征及特權(quán)；根據(jù)將所述調(diào)試控制確定為不可信調(diào)試控制或可信調(diào)試控制來維持所述核心處理器過程的操作中的安全。
2、 如權(quán)利要求1所述的方法，其進一步包括當(dāng)所述調(diào)試控制是不可信調(diào)試控制 時給所述不可信調(diào)試控制提供第二受限組的特征及特權(quán)。
3、 如權(quán)利要求1所述的方法，其進一步包括當(dāng)所述調(diào)試控制為可信調(diào)試控制時 為非侵入性調(diào)試配置寄存器提供讀取/寫入控制。
4、 如權(quán)利要求1所述的方法，其進 為調(diào)試斷點配置寄存器提供寫入控制。
5、 如權(quán)利要求1所述的方法，其進 為調(diào)試斷點地址寄存器提供寫入控制。
6、 如權(quán)利要求1所述的方法，其進 為指令填塞寄存器提供寫入控制。步包括當(dāng)所述調(diào)試控制為可信調(diào)試控制時 步包括當(dāng)所述調(diào)試控制為可信調(diào)試控制時 步包括當(dāng)所述調(diào)試控制為可信調(diào)試控制時
7、 如權(quán)利要求1所述的方法，其進一歩包括當(dāng)所述調(diào)試控制為可信調(diào)試控制或 不可信調(diào)試控制時為調(diào)試機構(gòu)寄存器的郵箱提供讀取/寫入控制。
8、 如權(quán)利要求1所述的方法，其進一步包括當(dāng)所述調(diào)試控制為不可信調(diào)試控制 時為調(diào)試命令寄存器提供受限的寫入控制。
9、 如權(quán)利要求1所述的方法，其進一步包括當(dāng)所述調(diào)試控制為可信調(diào)試控制時 為調(diào)試機構(gòu)通用寄存器提供讀取/寫入控制。
10、 如權(quán)利要求1所述的方法，其進一步包括當(dāng)所述調(diào)試控制為可信調(diào)試控制或 不可信調(diào)試控制時為調(diào)試機構(gòu)啟用寄存器提供讀取控制。
11、 如權(quán)利要求1所述的方法，其進一步包括根據(jù)與核心處理器系統(tǒng)配置寄存器 相關(guān)聯(lián)的一預(yù)定組的位的值來確定調(diào)試控制是可信調(diào)試控制還是不可信調(diào)試控制。
12、 一種數(shù)字信號處理器調(diào)試系統(tǒng)，其用于與數(shù)字信號處理器相關(guān)聯(lián)地操作以用 于確定及控制數(shù)字信號處理器中發(fā)生的數(shù)字信號處理器過程的可信及不可信調(diào)試控 制，所述系統(tǒng)包括-與配置寄存器相關(guān)聯(lián)以用于使用核心處理器過程將調(diào)試控制的原點確定為可信 調(diào)試控制或不可信調(diào)試控制的核心處理器控制位；與所述核心處理器過程及調(diào)試機構(gòu)相關(guān)聯(lián)以用于在所述調(diào)試控制為所述可信調(diào) 試控制時向所述可信調(diào)試控制提供第一組特征及特權(quán)的指令；及用于根據(jù)將所述調(diào)試控制確定為所述可信調(diào)試控制或所述不可信調(diào)試控制來維 持所述核心處理器過程中的安全的裝置。
13、 如權(quán)利要求12所述的數(shù)字信號處理器調(diào)試系統(tǒng)，其進一步包括與所述核心 處理器過程及所述調(diào)試機構(gòu)相關(guān)聯(lián)以用于在所述調(diào)試控制為不可信調(diào)試控制時為所 述不可信調(diào)試控制提供第二受限組的特征及特權(quán)的指令。
14、 如權(quán)利要求12所述的數(shù)字信號處理器調(diào)試系統(tǒng)，其進一步包括用于在所述 調(diào)試控制為所述可信調(diào)試控制時為非侵入性調(diào)試配置寄存器提供讀取/寫入控制的電 路及指令。
15、 如權(quán)利要求12所述的數(shù)字信號處理器調(diào)試系統(tǒng)，其進一步包括用于在所述調(diào)試控制為所述可信調(diào)試控制時為調(diào)試斷點配置寄存器提供寫入控制的電路及指令。
16、 如權(quán)利要求13所述的數(shù)字信號處理器調(diào)試系統(tǒng)，其進一步包括用于在所述調(diào)試控制為可信調(diào)試控制時為調(diào)試斷點地址寄存器提供寫入控制的電路及指令。
17、 如權(quán)利要求13所述的數(shù)字信號處理器調(diào)試系統(tǒng)，其進一步包括用于在所述 調(diào)試控制為可信調(diào)試控制時為指令填塞寄存器提供寫入控制的電路及指令。
18、 如權(quán)利要求13所述的數(shù)字信號處理器調(diào)試系統(tǒng)，其進一步包括用于在所述調(diào)試控制為所述可信調(diào)試控制或所述不可信調(diào)試控制時為調(diào)試機構(gòu)寄存器的郵箱提 供讀取/寫入控制的電路及指令。
19、 如權(quán)利要求13所述的數(shù)字信號處理器調(diào)試系統(tǒng)，其進一步包括用于在所述 調(diào)試控制為所述不可信調(diào)試控制時為調(diào)試命令寄存器提供受限的寫入控制的電路及指令。
20、 如權(quán)利要求13所述的數(shù)字信號處理器調(diào)試系統(tǒng)，其進一步包括用于在調(diào)試控制為所述可信調(diào)試控制時為調(diào)試機構(gòu)通用寄存器提供讀取/寫入控制的電路及指令。
21、 如權(quán)利要求13所述的數(shù)字信號處理器調(diào)試系統(tǒng)，其進一步包括用于在所述調(diào)試控制為所述可信調(diào)試控制或所述不可信調(diào)試控制時為調(diào)試機構(gòu)啟用寄存器提供讀取控制的電路及指令。
22、 如權(quán)利要求13所述的數(shù)字信號處理器調(diào)試系統(tǒng)，其進一步包括用于根據(jù)與核心處理器系統(tǒng)配置寄存器相關(guān)聯(lián)的一預(yù)定組的位的值來確定調(diào)試控制是所述可信調(diào)試控制還是所述不可信調(diào)試控制的電路及指令。
23、 一種用于操作以支持個人電子裝置的數(shù)字信號處理器，所述數(shù)字信號處理器包括用于在所述數(shù)字信號處理器的調(diào)試操作期間維持數(shù)字信號處理器過程的安全的裝置，所述數(shù)字信號處理器包括用于使用核心處理器過程將調(diào)試控制的原點確定為可信調(diào)試控制或不可信調(diào)試控制的裝置；用于在所述調(diào)試控制為所述可信調(diào)試控制時向所述可信調(diào)試控制提供第一組特征及特權(quán)的裝置；及用于根據(jù)將所述調(diào)試控制確定為所述不可信調(diào)試控制或所述可信調(diào)試控制而在所述核心處理器過程的操作期間維持安全的裝置。
24、 如權(quán)利要求23所述的數(shù)字信號處理器，其進一步包括用于在所述調(diào)試控制為所述不可信調(diào)試控制時為所述不可信調(diào)試控制提供第二受限組的特征及特權(quán)的裝置。
25、 如權(quán)利要求23所述的數(shù)字信號處理器，其進一步包括用于在所述調(diào)試控制為所述可信調(diào)試控制時為非侵入性調(diào)試配置寄存器提供讀取/寫入控制的裝置。
26、 如權(quán)利要求23所述的數(shù)字信號處理器，其進一步包括用于在所述調(diào)試控制為所述可信調(diào)試控制時為調(diào)試斷點配置寄存器提供寫入控制的裝置。
27、 如權(quán)利要求23所述的數(shù)字信號處理器，其進一步包括用于在所述調(diào)試控制為所述可信調(diào)試控制時為調(diào)試斷點地址寄存器提供寫入控制的裝置。
28、 如權(quán)利要求23所述的數(shù)字信號處理器，其進一步包括用于在所述調(diào)試控制為所述可信調(diào)試控制吋為指令填塞寄存器提供寫入控制的裝置。
29、 如權(quán)利要求23所述的數(shù)字信號處理器，其進一步包括用于在所述調(diào)試控制為所述可信調(diào)試控制或所述不可信調(diào)試控制時為調(diào)試機構(gòu)寄存器的郵箱提供讀取/寫入控制的裝置。
30、 如權(quán)利要求23所述的數(shù)字信號處理器，其進一步包括用于在所述調(diào)試控制為所述不可信調(diào)試控制時為調(diào)試命令寄存器提供受限的寫入控制的裝置。
31、 如權(quán)利要求23所述的數(shù)字信號處理器，其進一步包括用于在所述調(diào)試控制為所述可信調(diào)試控制時為調(diào)試機構(gòu)通用寄存器提供讀取/寫入控制的裝置。
32、 如權(quán)利要求23所述的數(shù)字信號處理器系統(tǒng)，其進一步包括用于在所述調(diào)試控制為所述可信調(diào)試控制或所述不可信調(diào)試控制時為調(diào)試機構(gòu)啟用寄存器提供讀取控制的裝置。
33、 如權(quán)利要求23所述的數(shù)字信號處理器系統(tǒng)，其進一步包括用于根據(jù)與核心處理器系統(tǒng)配置寄存器相關(guān)聯(lián)的一預(yù)定組的位的值來確定調(diào)試控制是所述可信調(diào)試控制還是所述不可信調(diào)試控制的裝置。
34、 一種計算機可用媒體，其具有包含在其中用于處理所述數(shù)字信號處理器上的用于調(diào)試多線程數(shù)字信號處理器的指令的計算機可讀程序代碼裝置，所述計算機可用媒體包括用于使用核心處理器過程將調(diào)試控制的原點確定為可信調(diào)試控制或不可信調(diào)試控制的計算機可讀程序代碼裝置；用于在所述調(diào)試控制為所述可信調(diào)試控制時向所述可信調(diào)試控制提供第一組特征及特權(quán)的計算機可讀程序代碼裝置；用于在所述調(diào)試控制為所述不可信調(diào)試控制時為所述不可信調(diào)試控制提供第二受限組的特征及特權(quán)的計算機可讀程序代碼裝置；及用于根據(jù)所述將所述調(diào)試控制確定為所述不可信調(diào)試控制或所述可信調(diào)試控制來維持所述核心處理器過程的所述操作中的安全的計算機可讀程序代碼裝置。
35、 如權(quán)利要求34所述的計算機可用媒體，其進一步包括用于根據(jù)與核心處理器系統(tǒng)配置寄存器相關(guān)聯(lián)的一預(yù)定組的位的值來確定調(diào)試控制是所述可信調(diào)試控制還是所述不可信調(diào)試控制的計算機可讀程序代碼裝置。
全文摘要
本發(fā)明揭示用于數(shù)字信號處理器的設(shè)計及使用的技術(shù)，包含(但不限于)用于處理通信(例如CDMA)系統(tǒng)中的傳輸?shù)募夹g(shù)?？尚偶安豢尚耪{(diào)試操作控制發(fā)生在操作與所述數(shù)字信號處理器相關(guān)聯(lián)的核心處理器時。調(diào)試機構(gòu)內(nèi)的調(diào)試過程與所述核心處理器相關(guān)聯(lián)。所述核心處理器過程將調(diào)試控制的原點確定為可信調(diào)試控制或不可信調(diào)試控制。在可信調(diào)試控制的情況下，所述核心處理器過程向所述可信調(diào)試控制提供第一組特征及特權(quán)?；蛘撸谡{(diào)試控制為不可信調(diào)試控制的情況下，所述核心處理器過程給所述不可信調(diào)試控制提供第二受限組的特征及特權(quán)，其全部用于維持所述核心處理器過程的安全及適當(dāng)操作。
文檔編號G06F11/36GK101535962SQ200780041105
公開日2009年9月16日 申請日期2007年11月13日 優(yōu)先權(quán)日2006年11月15日
發(fā)明者盧奇安·科德雷斯庫, 威廉·C·安德森, 蘇雷什·文庫馬漢提, 路易斯·阿奇列·詹尼尼, 陳旭峰, 馬洛耶庫馬爾·皮拉 申請人:高通股份有限公司