專利名稱：改進(jìn)的可置換地址的處理器及方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種在存儲(chǔ)裝置和運(yùn)算單元之間實(shí)現(xiàn)的可置換地址 模式處理器及方法。
背景技術(shù)：
早先的計(jì)算機(jī)或處理器僅僅具有一個(gè)計(jì)算單元，因此，例如在一 個(gè)像素具有八位(字節(jié))時(shí)每次進(jìn)行一個(gè)像素的圖像處理。隨著圖像 尺寸的不斷增長，出現(xiàn)了對(duì)于高性能高密度流水線的向量處理處理器 的需要。向量處理器是可以在一個(gè)指令中在整個(gè)向量上操作的處理
器。單指令多數(shù)據(jù)(SIMD)是面向向量的處理的另一形式，面向向 量的處理可以在像素級(jí)應(yīng)用并行。該方法適合于不依賴于前一操作結(jié) 果的圖像操作。由于SIMD處理器可以在不同的數(shù)據(jù)組上并行解決類 似的問題，因此它可以被表征為比單個(gè)計(jì)算單元處理器快n倍，這里n 是SIMD中的計(jì)算單元的數(shù)目。對(duì)于SIMD操作，存儲(chǔ)器讀取必須每個(gè) 周期將數(shù)據(jù)給到每個(gè)計(jì)算單元或利用n速度的優(yōu)點(diǎn)。典型地，例如， 在32位(四個(gè)字節(jié))機(jī)器中，在來自存儲(chǔ)器的兩條總線上載入數(shù)據(jù)到 兩個(gè)32位(四個(gè)字節(jié))寄存器中的行中，該字節(jié)處于四個(gè)相鄰的列中， 每個(gè)字節(jié)具有與其相關(guān)的計(jì)算單元。然后，在一個(gè)周期中，單個(gè)指令
可以指示所有計(jì)算單元以其自然(native)模式對(duì)寄存器字節(jié)中的數(shù)據(jù) 逐字節(jié)地執(zhí)行相同的操作，并在存儲(chǔ)器中存儲(chǔ)該32位結(jié)果。在2D圖像 處理應(yīng)用中，例如，其對(duì)于垂直邊緣過濾具有很好的效果。但是對(duì)于 在列中存儲(chǔ)數(shù)據(jù)的水平邊緣過濾來說，在可以開始操作之前，必須加 載所有的寄存器，以及在完成之后，不得不每次一個(gè)字節(jié)地存儲(chǔ)結(jié)果。 這是費(fèi)時(shí)且低效的，以及隨著計(jì)算單元數(shù)碼的增加而變得更加嚴(yán)重。 在適應(yīng)"小字節(jié)序，，(little endian )和"大字節(jié)序，，(big endian )數(shù)據(jù)類型時(shí)，SIMD或向量處理機(jī)器也遇到問題。"小字節(jié)序"和"大字 節(jié)序，，涉及的是多字節(jié)類型中哪些字節(jié)是最高有效位，并描述在處理 器存儲(chǔ)器中存儲(chǔ)字節(jié)序列的順序。在小字節(jié)序的系統(tǒng)中，在最低的存 儲(chǔ)器地址(第一)，存儲(chǔ)該序列中的最低有效字節(jié)。"大字節(jié)序"相反 它在最低存儲(chǔ)器地址存儲(chǔ)中存儲(chǔ)該序列中的最有效字節(jié)。當(dāng)前，系統(tǒng) 對(duì)從用戶界面到操作系統(tǒng)到加密到低層信號(hào)處理的所有層級(jí)提供服 務(wù)。這些導(dǎo)致"混合字節(jié)序，，應(yīng)用，因?yàn)橥ǔ］^高層級(jí)的用戶界面和操 作系統(tǒng)使用"小字節(jié)序"，而信號(hào)處理和加密使用"大字節(jié)序"。因此 在處理數(shù)據(jù)之前，程序員必須提供指令以從一種變換為另一種，或配 置該處理，以利用它給出的數(shù)據(jù)形式來工作。
SIMD操作中遇到的另 一 問題是，該數(shù)據(jù)為了算法中的下一個(gè)步 驟而實(shí)際上已被擴(kuò)展或調(diào)換或置換。在該數(shù)據(jù)處于由算法中的下一步 驟調(diào)用的格式之前，這需要單獨(dú)的步驟，涉及到流水線停滯。

發(fā)明內(nèi)容
因此，本發(fā)明的目的是提供一種具有可置換地址模式的改進(jìn)的處 理器和方法。
本發(fā)明的再一目的是提供具有可置換地址模式的這種改進(jìn)的處 理器和方法，其提高諸如SIMD的面向向量的處理器的效率。
本發(fā)明的再一目的是提供具有可置換地址模式的這種改進(jìn)的處 理器和方法，在運(yùn)算單元之外在地址模式中實(shí)現(xiàn)置換，由此避免管線 停滯。
本發(fā)明的再一目的是提供具有可置換地址模式的這種改進(jìn)的處 理器和方法，其可以統(tǒng)一數(shù)據(jù)表現(xiàn)(presentation)，由此統(tǒng)一問題的
解決方案，減小編程工作和投放市場的時(shí)間。
本發(fā)明的再一 目的是提供具有可置換地址模式的這種改進(jìn)的處 理器和方法，可以統(tǒng)一數(shù)據(jù)表現(xiàn)，由此統(tǒng)一問題的解決方案，利用更 多算術(shù)單元和更快的存儲(chǔ)結(jié)果。
本發(fā)明的再一目的是提供具有可置換地址模式的這種改進(jìn)的處理器和方法，可以在負(fù)載上置換該數(shù)據(jù)，以其自然的形式有效地利用 算術(shù)單元，并隨后在存儲(chǔ)時(shí)置換回其初始形式，使得負(fù)載、解決方案 和存儲(chǔ)操作更快和更有效。
本發(fā)明的再一目的是提供具有可置換地址模式的這種改進(jìn)的處 理器和方法，容易適合于混合字節(jié)序模式。
本發(fā)明的再一目的是提供具有可置換地址模式的這種改進(jìn)的處 理器和方法，能夠快速、容易和有效地重新排序計(jì)算操作之間的數(shù)據(jù)。
本發(fā)明的再一目的是提供具有可置換地址模式的這種改進(jìn)的處 理器和方法，為了快速、容易的處理，能夠使任意形式的數(shù)據(jù)重新排
序?yàn)闄C(jī)器的自然域(domain)形式，然后如果希望，重新排序回其初 始形式。
本發(fā)明源于如下認(rèn)識(shí)，通過從存儲(chǔ)裝置加載數(shù)據(jù)字，并在它到達(dá) 運(yùn)算單元之前將它重新排序?yàn)榕c面向向量的運(yùn)算單元的自然順序相 容的格式，以及對(duì)該運(yùn)算單元中的數(shù)據(jù)字進(jìn)行向量處理，處理器和方 法可以處理大量不同的數(shù)據(jù)格式。參見美國專利號(hào)5，961，628, Nguyen 等人的名稱為LOAD AND STORE UNIT FOR A VECTOR PROCESSOR,和 VECTOR VS. SUPERSCALAR AND VLIW ARCHITECTURES FOR EMBEDDED MULTIMEDLA BENCHMARKS,作者Christoforos Kozyrakis和David Patterson, 在the Proceedings of the 35th International Symposiumon Microarchitecture, Istanbul, Turkey, November 2002， 11 pages, 在jt匕 通過這些參考文獻(xiàn)將其全部引入。
但是，在其他實(shí)施例中，該主題發(fā)明不必實(shí)現(xiàn)所有這些目的，以 及由此權(quán)利要求不應(yīng)該限于能實(shí)現(xiàn)這些目的的結(jié)構(gòu)或方法。
本發(fā)明的特點(diǎn)在于具有可置換地址;廣式的處理器，包括具有寄存 器堆的運(yùn)算單元?；ミB寄存器堆與存儲(chǔ)裝置的至少一個(gè)加栽總線和至 少一個(gè)存儲(chǔ)總線。以及至少一個(gè)總線中的置換電路，用于重新排序在 該寄存器堆和存儲(chǔ)裝置之間傳送的字的數(shù)據(jù)元。
在優(yōu)選實(shí)施例中，該加載和存儲(chǔ)總線可以包括置換電路。可以有兩個(gè)加載總線，其每一個(gè)可以包括置換電路。該置換電路可以包括用 于重新排序在該寄存器堆和存儲(chǔ)裝置之間傳送的字的數(shù)據(jù)元和/或調(diào) 換電路，用于重新排序在該寄存器堆和存儲(chǔ)裝置之間傳送的字的數(shù)據(jù) 元。該寄存器堆可以包括至少一個(gè)寄存器。該映射電路可以包括至少 一個(gè)映射寄存器。該映射寄存器可以包括用于每個(gè)數(shù)據(jù)元的字段。該 映射寄存器可以從運(yùn)算單元加載。該映射寄存器可以用大字節(jié)序、小
字節(jié)序映射缺省地加載。該數(shù)據(jù)元可以是字節(jié)。
本發(fā)明的特點(diǎn)使處理器適應(yīng)于處理大量不同的數(shù)據(jù)格式的方法， 包括從存儲(chǔ)裝置加栽具有字的數(shù)據(jù)寄存器，在它到達(dá)運(yùn)算單元數(shù)據(jù)寄 存器堆之前將它重新排序?yàn)榕c面向向量的運(yùn)算單元的自然順序相容 的第二格式，以及向量處理所述運(yùn)算單元中的數(shù)據(jù)寄存器。
在優(yōu)選實(shí)施例中，該向量處理的結(jié)果可以被存儲(chǔ)在第二數(shù)據(jù)寄存 器裝置中。該存儲(chǔ)結(jié)果可以被重新排序?yàn)榈谝桓袷健Ｔ摰诙鎯?chǔ)裝置 和第 一存儲(chǔ)裝置可以被包括在相同的存儲(chǔ)器中。


從優(yōu)選實(shí)施例的以下描述和附圖，所屬領(lǐng)域的技術(shù)人員將想到其
他目的、特點(diǎn)和優(yōu)點(diǎn)，其中
圖l是根據(jù)本發(fā)明具有可置換地址模式的處理器的示意性框圖2是圖1的處理器的更詳細(xì)的視圖3是根據(jù)本發(fā)明的大字節(jié)序載入映射的示意圖4是根據(jù)本發(fā)明的小字節(jié)序載入映射的示意圖5是根據(jù)本發(fā)明的另 一載入映射的示意圖6是根據(jù)本發(fā)明的存儲(chǔ)映射的示意圖7是根據(jù)本發(fā)明的調(diào)換的示意圖8A-C圖示了本發(fā)明對(duì)于圖像邊緣過濾的應(yīng)用；
圖9是根據(jù)本發(fā)明的映射電路的更詳細(xì)示意圖10是根據(jù)本發(fā)明的調(diào)換電路的更詳細(xì)示意圖；以及
圖ll是根據(jù)本發(fā)明的方法的流程圖。
具體實(shí)施例方式
除了下面公開的優(yōu)選實(shí)施例或?qū)嵤├酝?，本發(fā)明可以是其他實(shí) 施例和能夠用多種方式實(shí)施或進(jìn)行。因此，應(yīng)當(dāng)理解，本發(fā)明不被在 以下描述或圖中所示的結(jié)構(gòu)細(xì)節(jié)和部件布置所限制。如果在此僅僅描 述了一個(gè)實(shí)施例，那么權(quán)利要求不僅限于那個(gè)實(shí)施例。此外，權(quán)利要 求不應(yīng)被限制性地解讀，除非有清楚的和令人信服的證據(jù)表明某種排 除、限制或放棄。
圖1示出了根據(jù)本發(fā)明的處理器10,具有外部存儲(chǔ)裝置、存儲(chǔ)器 12。處理器10典型地包括以普通方式工作的運(yùn)算單元14、數(shù)字?jǐn)?shù)據(jù)地 址發(fā)生器16和序列發(fā)生器18。數(shù)據(jù)地址發(fā)生器16是相對(duì)于存儲(chǔ)器12的 所有加載和存儲(chǔ)的控制器，序列發(fā)生器18控制指'令的順序。具有存儲(chǔ) 總線20和一個(gè)或多個(gè)加載總線22和24，其將各種運(yùn)算單元14和數(shù)據(jù)地 址發(fā)生器16與外部儲(chǔ)存器12互連。根據(jù)本發(fā)明，在一個(gè)或多個(gè)總線20、 22和24中，布置了置換電路26a、 b、 c。
圖2中，運(yùn)算單元14典型地包括數(shù)據(jù)寄存器堆30和一個(gè)或多個(gè)計(jì) 算單元32，該計(jì)算單元32可以包含，例如，乘法累加器電路36、運(yùn)算 邏輯單元38和移位器40,結(jié)果總線21為所有上述部件提供服務(wù)。與現(xiàn) 有技術(shù)相同，數(shù)據(jù)地址發(fā)生器16包括指針寄存器42和數(shù)據(jù)地址發(fā)生器 (DAG)寄存器44。序列發(fā)生器18包括指令譯碼電路48和序列發(fā)生器 電路50。由置換電路26a例示的每個(gè)置換電路26a、 26b和26c可以包括 映射電路54a、 b和調(diào)換電路56a、 b中的一個(gè)或兩個(gè)。如相對(duì)于映射電 路54a說明的每個(gè)相關(guān)映射電路與一組寄存器57a相關(guān)聯(lián)，寄存器57a 包括缺省寄存器58a和附加映射寄存器，如映射A寄存器60a和映射B 寄存器62a。每個(gè)映射寄存器包含用于大量不同的映射變換的指令。 例如，缺省寄存器58a和58b可以被設(shè)為執(zhí)行大字節(jié)序變換。大字節(jié)序 變換是這樣的變換，其中序列中的最低存儲(chǔ)地址字節(jié)被載入寄存器的 最高有效字節(jié)段中以及最高地址位置中的信息被載入該寄存器的最 低有效字節(jié)位置。例如，如圖3所示，在存儲(chǔ)器12中存儲(chǔ)有兩個(gè)數(shù)據(jù)字70和72,在 字節(jié)的情況下，每個(gè)數(shù)據(jù)字具有被標(biāo)識(shí)為O， 1， 2和3的四個(gè)字節(jié)數(shù)據(jù) 元。在字70中，字節(jié)O, 1， 2和3分別包含值5， 44， 42和10，而在字 72中，數(shù)據(jù)序列或字節(jié)O, 1， 2, 3包含值66， 67, 68和69。在數(shù)據(jù)地 址發(fā)生器44中有兩個(gè)指針寄存器，指針寄存器74和76。指針寄存器74 對(duì)字70進(jìn)行尋址，而指針寄存器76對(duì)字72進(jìn)行尋址。根據(jù)缺省寄存器 58a中的指令，根據(jù)矩陣80，字70將被映射到數(shù)據(jù)寄存器78，或字70 中的字節(jié)0將被映射至數(shù)據(jù)寄存器78的段0，字70的字節(jié)1將被映射到 數(shù)據(jù)寄存器78的段1，字70的字節(jié)2將被映射至數(shù)據(jù)寄存器78的段2和 字70的字節(jié)3將被映射至數(shù)據(jù)寄存器78的段3。以此方式，最低地址 ——具有值5的字節(jié)0，結(jié)束在數(shù)據(jù)寄存器78的最有效字節(jié)段和最高存 儲(chǔ)地址中，值10的第三字節(jié)結(jié)束在最低有效字節(jié)段——數(shù)據(jù)寄存器78 的段3中?？梢钥闯?，利用相同的大字節(jié)序變換，矩陣82中應(yīng)用的映 射寄存器58b中的指令的應(yīng)用將具有值66， 67， 68和69的字72的字節(jié)0， 1， 2和3分別移動(dòng)到數(shù)據(jù)寄存器84中。亦即，具有值66的字72的零字 節(jié)處于寄存器84的最高有效字節(jié)段以及，字72的最高地址字節(jié)3的值 69處于數(shù)據(jù)寄存器84的最低有效字節(jié)段。
在圖4中，利用缺省寄存器58a和58b中的默認(rèn)指令，以類似方式 完成小字節(jié)序變換。在該小字節(jié)序變換中，在矩陣80和矩陣82的最終 布置中，最低存儲(chǔ)地址字節(jié)結(jié)束在每個(gè)數(shù)據(jù)寄存器78和84的最低有效 字節(jié)段。
圖3和4分別圖示的大字節(jié)序和小字節(jié)序映射是簡單的，但是本發(fā) 明的映射不局限于那些，用本發(fā)明可以完成任意方式的擴(kuò)展或混合。 例如，如圖5所示，映射寄存器60a可以對(duì)邏輯矩陣80a進(jìn)行編程，從 而在最高有效字節(jié)段中放置字70的字節(jié)3，在接下來的兩個(gè)段中放置 字節(jié)l，在最低有效字節(jié)段中放置字節(jié)O,并忽略字節(jié)2。類似地，在 字72中，映射寄存器60b可以使得字72的字節(jié)l被放入數(shù)據(jù)寄存器84的 最高有效字節(jié)段中，字節(jié)O被放入下一段中，字節(jié)3被放入下一個(gè)段中 以及字節(jié)2被放入最低有效字節(jié)段中。置換電路可被用于加栽總線22和24中的一個(gè)或二者，以及也可以被用于存儲(chǔ)總線。
在圖6中，數(shù)據(jù)寄存器92可以將字90傳遞到存儲(chǔ)器12，映射A或 映射B寄存器58c或68c將提供映射矩陣94，該映射矩陣94僅僅簡單地 忽略數(shù)據(jù)寄存器92中的最高有效字節(jié)段和下一段的內(nèi)容，并將數(shù)據(jù)寄 存器92的最低有效字節(jié)段中的值放置在字90的字節(jié)位置0和3中，同時(shí) 將寄存器92的段2的值放置在字90的字節(jié)位置1和2中。盡管從寄存器 和部分存儲(chǔ)器或存儲(chǔ)裝置發(fā)生映射，但是調(diào)換電路56a， 56b和56c進(jìn) 行的調(diào)換實(shí)際上可以從存儲(chǔ)裝置或存儲(chǔ)器到多個(gè)寄存器或從多個(gè)寄 存器到存儲(chǔ)裝置。例如，在圖7中，指針寄存器74和指針寄存器76對(duì) 存儲(chǔ)器12中的位置100和102進(jìn)行尋址。存儲(chǔ)器100中的字是四個(gè)字節(jié) 例如A， B, C和D的32位字，同樣，存儲(chǔ)器102中的字是具有四個(gè)字節(jié) E、 F、 G和H的32位字。被標(biāo)識(shí)為"高調(diào)換"101的調(diào)換獲取存儲(chǔ)器字節(jié) A、 B、 C、 D，并將它們載入四個(gè)數(shù)據(jù)寄存器106, 108, 110和112的 第一列104中。指針寄存器76從存儲(chǔ)位置102獲取四個(gè)字節(jié)E、 F、 G和 H，并將它們放置在相同的四個(gè)數(shù)據(jù)寄存器106, 108， 110和112的下 一列114中。DAG指針寄存器74和76接下來可以指向存儲(chǔ)器12中的存 儲(chǔ)位置116和118,以在列120和122中分別放置它們的字節(jié)I、 J、 K、 L 以及M、 N、 O、 P。在"低調(diào)換，，模式103中，字節(jié)A、 B、 C、 D將被放 入列120中，字節(jié)E、 F、 G、 H將補(bǔ)j欠入列122中，字節(jié)I、 J、 K、 L將 凈皮方丈入列104中，和字節(jié)N、 M、 O、 P將被放入列114中。
關(guān)于圖8A、 8B和8C，描述了表現(xiàn)出其顯著通用性和益處的本發(fā) 明的一個(gè)應(yīng)用。在圖8A中，示出了由十六個(gè)子塊132組成的圖像的宏 塊130。每個(gè)4x4子塊包括十六個(gè)像素。例如，包含所示的像素值p0-p3 的子塊32a,包含四朽"像素134， 136， 138和140。為了去除邊緣142的 邊緣效應(yīng)，執(zhí)行垂直與水平143過濾。由于每一行包含所有相同的數(shù) 據(jù)，由此可以在用于高速處理的面向向量的機(jī)器中進(jìn)行單指令多數(shù)據(jù) 操作，因此垂直過濾足夠容易。因此，分別通過四個(gè)不同的算術(shù)單元 152， 154， 156和158，可以在每一列144， 146， 148， 150上同時(shí)進(jìn)行 過濾算法。而當(dāng)并行處理結(jié)束時(shí)，例如，在行140中，將出現(xiàn)全部結(jié)果，并且將在一個(gè)周期中被遞交到下一操作寄存器或存儲(chǔ)寄存器。通
過機(jī)器以用于處理的自然順序排列該數(shù)據(jù)的圖8A中出現(xiàn)的另一個(gè)優(yōu) 點(diǎn)是，例如， 一旦當(dāng)兩個(gè)DAG指針寄存器74和76加載行134和136時(shí)， 算術(shù)單元152-158就可以工作。
相反，對(duì)于水平過濾，在圖8B中，在算術(shù)單元168， 170， 172, 174可以開始操作之前，所有四行160， 162, 164， 166必須被加載。 此外，當(dāng)過濾操作結(jié)束時(shí)，與圖8A中容易地讀出行140中的像素po的 情況相反，由于列176中的輸出p0處于四個(gè)不同的寄存器，它們必須 被每次放入一個(gè)字節(jié)。為了做到這點(diǎn)，必須有附加的編程來處理該數(shù) 據(jù)的非自然布局。通過使用置換電路，例如，調(diào)換電路26a或26b之一， 如圖8C所示，可以通過四個(gè)算術(shù)單元數(shù)據(jù)寄存器RO、 Rl、 R2和R3的 加載來調(diào)換行160， 162， 164， 166中的像素?cái)?shù)據(jù)，由此使得它目前與 圖8A的處理機(jī)器的自然域?qū)?zhǔn)?，F(xiàn)在，加載進(jìn)行得更加迅速，運(yùn)算單 元可以更快的開始工作，以及結(jié)果可以每次輸出整個(gè)字四個(gè)字節(jié)。
盡管在到目前為止的例子中，通過字節(jié)操作的方面解釋本發(fā)明， 但是這不是本發(fā)明的必需限制。其他更大的或更小的數(shù)據(jù)元可以被使 用，以及典型地可以使用多個(gè)字節(jié)，在一種應(yīng)用中，例如，兩個(gè)字節(jié) 或十六位可以是數(shù)據(jù)元。因此，利用該可置換地址模式，如SIMD的 面向向量的處理的效率被大大提高。由于置換在運(yùn)算單元之外在地址 模式中發(fā)生，因此該置換是特別有效的。它們由此避免了流水線停滯 并且沒有干擾算術(shù)單元的操作。在加載或存儲(chǔ)操作的地址模式過程 中，在DAG16和序列發(fā)生器18的控制下在運(yùn)行中完成該轉(zhuǎn)換或置換。 本發(fā)明允許統(tǒng)一的數(shù)據(jù)表現(xiàn)，因此統(tǒng)一了問題解決方法。這不僅減輕 了編程工作，而且縮短了新設(shè)備投放市場的時(shí)間。如剛剛說明的，處 理器的自然域中的這些統(tǒng)一的數(shù)據(jù)表現(xiàn)也使算術(shù)單元的使用和存儲(chǔ) 變得更快。其容易適應(yīng)于大字節(jié)序、小字節(jié)序或混合字節(jié)序的操作。 能夠?qū)⑷我庑问降臄?shù)據(jù)重新排序?yàn)橛糜诳焖偬幚淼臋C(jī)器的自然域形 式，如果希望，那么其可以隨后被重新排序回到其初始形式，或用于 后續(xù)運(yùn)算操作或在存儲(chǔ)器中永久或臨時(shí)存儲(chǔ)使用的某些其他形式。在圖9中示出了映射電路54a、 b、 c的一種實(shí)施方式， MAPA/MAPB寄存器中的一個(gè)，例如60a，被編程。這里再一次，包 括用于每個(gè)數(shù)據(jù)元的字段180， 182, 184和186，所述數(shù)據(jù)元例如是， 典型地可從運(yùn)算單元14加載的字節(jié)。映射寄存器60a驅(qū)動(dòng)開關(guān)188， 190， 192， 194。在操作中，具有寄存器204的四個(gè)部分196, 198， 200, 202中的四個(gè)字節(jié)A、 B、 C和D的32位字被映射到寄存器204a，以便寄 存器部分196a、 198a、 200a、 202a分別接收字節(jié)C、 D、 A和B。這通 過將每一字段180, 182, 184， 186中的指令應(yīng)用到開關(guān)188, 190， 192 和194來完成。例如，用于字段180的指令是1告知開關(guān)188連接C，這 使能寄存器204的部分200中的字節(jié)C的輸入1;字段182提供0到開關(guān) 190，這促使它從寄存器204的部分202傳遞字節(jié)D到寄存器204a的部分 198a等。調(diào)換電路56a、 b、 c的一種實(shí)施方式可以包括簡單的硬布線 網(wǎng)絡(luò)210，在圖10中，其分別將寄存器212中的字節(jié)A、 B、 C、 D的行 連接到寄存器222， 224， 226和228的第一部分214, 216, 218和220。 來自寄存器228的E、 F、 G和H同樣通過網(wǎng)絡(luò)210硬布線連接。
在圖ll中示出了根據(jù)本發(fā)明的方法。開始，240，為向量處理242 加載并重新排序數(shù)據(jù)，然后對(duì)該數(shù)據(jù)進(jìn)行向量處理244，隨后該數(shù)據(jù) 被重新排序用于存儲(chǔ)246。該數(shù)據(jù)可以以任意格式進(jìn)入并將會(huì)被重新 格式化為向量處理機(jī)器的自然域。在例如SIMD處理的向量處理之后， 如果是其希望的格式或它可以被再次重新排序?yàn)槌跏几袷交蚰承┢?他格式，那么該數(shù)據(jù)可以被原樣存儲(chǔ)。其可以被存儲(chǔ)在初始存儲(chǔ)器中 或其它存儲(chǔ)裝置中，如對(duì)于后續(xù)處理將很快被使用的運(yùn)算單元中的寄 存器堆。
盡管在某些圖中示出了和在其它部分沒有示出本發(fā)明的具體特 點(diǎn)，但是這些僅僅是為了方便起見，根據(jù)本發(fā)明，每一特征可以與任 意或所有其他特點(diǎn)相結(jié)合。在此 <吏用的單詞"including"、 "comprising"、 "having，，和"with"將,皮廣泛地和全面地理解，以及并 不局限于任意物理關(guān)聯(lián)。此外，在該主題應(yīng)用中公開的任意實(shí)施例不 被認(rèn)為是僅僅可能的實(shí)施例。此外，在本專利的專利申請(qǐng)的法律程序中出現(xiàn)的任何修改不是提
出的該申請(qǐng)中任意權(quán)利要求元素的放棄所屬領(lǐng)域的技術(shù)人員不能合 理地期望草擬一個(gè)將字面上包含所有可能等價(jià)的權(quán)利要求，在該修改 的時(shí)候，許多等效權(quán)利將不可預(yù)見，并超出所放棄權(quán)利的公平解釋(如 果有的話)，在該改正下的基本原理可以不超過與許多等效權(quán)利相關(guān) 的關(guān)系，和/或有許多其他原因，本申請(qǐng)人不能預(yù)期描述用于修改的任 意權(quán)利要求元素的某些無實(shí)質(zhì)替代。
在以下權(quán)利要求范圍內(nèi)所屬領(lǐng)域的技術(shù)人員將容易想到其他實(shí)施例。
權(quán)利要求
1、一種具有可置換地址模式的處理器，包括包括寄存器堆的運(yùn)算單元；互連所述寄存器堆與存儲(chǔ)裝置的至少一條加載總線和至少一條存儲(chǔ)總線；以及至少一條所述總線中的置換電路，用于重新排序在所述寄存器堆和存儲(chǔ)裝置之間傳送的字的數(shù)據(jù)元。
2. 如權(quán)利要求1的處理器，其中每個(gè)所述加載和存儲(chǔ)總線包括所 述置換電路。
3. 如權(quán)利要求1的處理器，其中存在兩條加載總線，以及其每一 個(gè)都包括置換電路。
4. 如權(quán)利要求1的處理器，其中所述置換電路包括映射電路，用 于重新排序在所述寄存器堆和存儲(chǔ)裝置之間傳送的字的數(shù)據(jù)元。
5. 如權(quán)利要求1的處理器，其中所述置換電路包括調(diào)換電路，所 述調(diào)換電路用于重新排序在所述寄存器堆和存儲(chǔ)裝置之間傳送的字 的數(shù)據(jù)元。
6. 如權(quán)利要求4的處理器，其中所述寄存器單元包括至少一個(gè)寄存器。
7. 如權(quán)利要求5的處理器，其中所述寄存器堆包括至少一個(gè)寄存器。
8. 如權(quán)利要求4的處理器，其中所述映射電路包括至少一個(gè)映射 寄存器。
9. 如權(quán)利要求8的處理器，其中所述映射寄存器包括用于每個(gè)數(shù) 據(jù)元的字段。
10. 如權(quán)利要求8的處理器，其中能夠從所述運(yùn)算單元加栽所述映 射寄存器。
11. 如權(quán)利要求8的處理器，其中至少一個(gè)所述映射寄存器是用大 字節(jié)序小字節(jié)序映射缺省加載的。
12. 如權(quán)利要求1的處理器，其中所述數(shù)據(jù)元是字節(jié)。
13. —種使處理器適于處理多種不同數(shù)據(jù)格式的方法，包括 用來自存儲(chǔ)裝置的字加載數(shù)據(jù)寄存器；在該字到達(dá)運(yùn)算單元數(shù)據(jù)寄存器堆之前，將該字重新排序?yàn)榕c面 向向量的運(yùn)算單元的自然順序相容的第二格式；以及 向量處理所述運(yùn)算單元中的數(shù)據(jù)寄存器字。
14. 如權(quán)利要求13的方法，在第二數(shù)據(jù)寄存器裝置中存儲(chǔ)該向量 處理的結(jié)果。
15. 如權(quán)利要求13的方法，其中該存儲(chǔ)結(jié)果可以被重新排序?yàn)樗?述第一格式。
16. 如權(quán)利要求13的方法，其中所述第二存儲(chǔ)裝置和所述第一存 儲(chǔ)裝置被包括在相同的存儲(chǔ)器中。
全文摘要
適應(yīng)處理器以處理大量不同的數(shù)據(jù)格式，包括從第一存儲(chǔ)裝置載入第一格式的數(shù)據(jù)字；在它到達(dá)運(yùn)算單元之前，將第一格式的數(shù)據(jù)字重新排序?yàn)榕c運(yùn)算單元的自然順序相容的第二格式；以及向量處理運(yùn)算單元中的數(shù)據(jù)字。
文檔編號(hào)G06F15/00GK101432710SQ200780015628
公開日2009年5月13日 申請(qǐng)日期2007年3月1日 優(yōu)先權(quán)日2006年3月6日
發(fā)明者C·J·普倫德加斯特, C·M·梅爾, G·M·尤克納, J·A·卡布羅特斯基, J·A·海登, J·威爾遜, Y·斯坦恩 申請(qǐng)人:阿納洛格裝置公司