專利名稱：具有仿真系統(tǒng)的閃存及其方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種存儲(chǔ)器的仿真系統(tǒng)及其方法，尤其涉及一種具有仿真系 統(tǒng)的多型式閃存及其方法。
背景技術(shù)：
閃存裝置在很多應(yīng)用上有許多優(yōu)點(diǎn)。這些優(yōu)點(diǎn)包含其非揮發(fā)性、速度、 易于抹除及改寫程序、小的實(shí)體尺寸及相關(guān)因素。它沒有機(jī)械可移動(dòng)部位， 也因此這樣的的系統(tǒng)不易遭受到硬盤儲(chǔ)存系統(tǒng)所常遇到的故障。因此，許多 可攜式計(jì)算機(jī)裝置，例如筆記型計(jì)算機(jī)、可攜式個(gè)人數(shù)字助理、可攜式通訊 裝置，及許多其它相關(guān)裝置都使用閃存作為其儲(chǔ)存信息的首要媒介。在實(shí)際應(yīng)用時(shí)，各種閃存都具有數(shù)種不同的規(guī)格。諸如計(jì)算機(jī)的CPU的 主系統(tǒng)，對(duì)于不同閃存應(yīng)該提供相關(guān)的操作系統(tǒng)。圖1及圖2為美國(guó)專利第 5,799，172號(hào)所揭示的CPU例子，它們均揭示了一種可用來實(shí)現(xiàn)仿真方法的數(shù) 據(jù)處理系統(tǒng)。圖1及圖2揭示了CPU200，其通過32位地址總線272及64位數(shù)據(jù) 總線274來合并到外部?jī)?nèi)存280。 CPU 200具有讀取單元212。讀取單元212利 用指令內(nèi)存管理單元(Instruction Memory Management Unit, IMMU) 250負(fù)責(zé) 通過128位總線258從16kbl(指令)緩存254讀取計(jì)算機(jī)指令。如圖2所示，讀取 單元212提供可填滿八個(gè)指令隊(duì)列214的指令。讀取單元212在同一時(shí)間內(nèi)連 續(xù)每次讀取相當(dāng)于四個(gè)指令來確保隊(duì)列214連續(xù)地通過指令填滿，這可由 CPU200來處理。此外，分支處理單元216包含分支預(yù)測(cè)信息，用來控制讀取單元212，使 得適當(dāng)?shù)闹噶顖?zhí)行流程維持在指令隊(duì)列214中。如圖1及圖2所示，分發(fā)單元 218對(duì)指令進(jìn)行解碼并發(fā)出指令到適當(dāng)?shù)膱?zhí)行單元，且分發(fā)單元218可提供解碼指令給四種執(zhí)行單元其中之一。這四種執(zhí)行單元各為浮點(diǎn)單元240、加載/ 儲(chǔ)存單元234、單一循環(huán)整體單元228、及多重循環(huán)整體單元224。單元218、216、 214、及212皆為更大指令單元210的一部份，其負(fù)責(zé)提供一連續(xù)串的指 令到許多執(zhí)行單元其中之一?？偩€接口單元270作為與外部總線272及274的 接口 ?？偩€接口單元270將指令連同指令標(biāo)記252—起存放在I(指令)緩存254 中。也通過總線接口單元270從外部?jī)?nèi)存讀取數(shù)據(jù)并放置于D(數(shù)據(jù))緩存264 中。更通過指令內(nèi)存管理單元250來提供指令給指令讀取單元212 。如前所述，其方法可能可以通過包含軟件組件540及544的制品的集成電 路模擬來達(dá)到。儲(chǔ)存于內(nèi)存280的軟件部份通常從計(jì)算機(jī)可讀取媒介286加載 到內(nèi)存280。然而，其卻未揭露更容易將仿真系統(tǒng)合并到多型式閃存的方法。然而，有多種閃存將為數(shù)眾多的應(yīng)用、大空間內(nèi)存及多功能合并到閃存。 當(dāng)閃存的設(shè)計(jì)者在設(shè)計(jì)閃存的軟件或硬件時(shí)，需要多個(gè)不同的測(cè)試模塊及仿 真器來測(cè)試不同閃存的性能或調(diào)整其功能。在實(shí)際應(yīng)用時(shí)，使用公知技術(shù)會(huì) 浪費(fèi)更多時(shí)間與資源且耗資開發(fā)閃存。另一方面，更難以實(shí)施。因此，需要 一種具有仿真系統(tǒng)的多型式閃存，其可提供一種特定控制電路來將閃存的規(guī) 格合并到可程序化裝置，以簡(jiǎn)化整個(gè)結(jié)構(gòu)及其控制流程，以達(dá)到更容易模擬 不同閃存的控制接口及功能的目的，并克服公知技術(shù)的缺點(diǎn)及解決上述問 題。發(fā)明內(nèi)容本段章節(jié)輯取了本發(fā)明的某些特色，而其它體現(xiàn)本發(fā)明特征與優(yōu)點(diǎn)的一些典型實(shí)施例將在后段的說明中詳細(xì)敘述。應(yīng)理解的是本發(fā)明能夠在不同的 態(tài)樣上具有各種的變化，其都不脫離本發(fā)明的范圍，且其中的說明及圖式在本質(zhì)上當(dāng)作說明之用，而不是用來限制本發(fā)明。如前所述，公知技術(shù)受限于上述問題。本發(fā)明的目的之一為提供一種具 有仿真系統(tǒng)的多型式閃存，其可以提供一種特定控制電路來將閃存的規(guī)格合 并到可程序化裝置，以簡(jiǎn)化整個(gè)結(jié)構(gòu)及其控制流程，以達(dá)到更容易模擬不同 閃存的控制接口及功能的目的，并克服公知技術(shù)的缺點(diǎn)及解決上述問題。依照本發(fā)明的觀點(diǎn)，具有仿真系統(tǒng)的多型式閃存包含程序電路裝置；轉(zhuǎn)換電路，與程序電路裝置連接，以將多型式閃存的規(guī)格轉(zhuǎn)換并儲(chǔ)存到程序電路裝置；隨機(jī)存取存儲(chǔ)器(RAM)，與程序電路裝置連接；以及存取接口， 與程序電路裝置及RAM連接，其中當(dāng)主系統(tǒng)與存取接口連接，控制訊號(hào)會(huì)通 過程序電路裝置傳送到RAM，且數(shù)據(jù)訊號(hào)將直接傳送到RAM。根據(jù)本發(fā)明構(gòu)想，所述主系統(tǒng)為軟件應(yīng)用程序及硬件應(yīng)用其中之一。 根據(jù)本發(fā)明構(gòu)想，所述存取接口進(jìn)一步包含閃存存取接口以及大型存取 接口。根據(jù)本發(fā)明構(gòu)想，所述主系統(tǒng)可為軟件應(yīng)用程序及硬件應(yīng)用其中之一并 與所述閃存存取接口連接。根據(jù)本發(fā)明構(gòu)想，所述大型存取接口可以連接到計(jì)算機(jī)裝置。根據(jù)本發(fā)明構(gòu)想，所述大型存取接口選自由USB端口、 COM端口及打 印端口所組成的群組中。依照本發(fā)明的另一觀點(diǎn)，具有仿真系統(tǒng)的多型式閃存包括程序電路裝 置；轉(zhuǎn)換電路，與程序電路裝置連接，以將多型式閃存的規(guī)格轉(zhuǎn)換并儲(chǔ)存到 程序電路裝置；RAM，與程序電路裝置連接；閃存存取接口，與程序電路裝 置及RAM連接，其中當(dāng)?shù)谝恢飨到y(tǒng)與閃存存取接口連接，控制訊號(hào)會(huì)通過程 序電路裝置傳送到RAM，且數(shù)據(jù)訊號(hào)將直接傳送到RAM;以及大型存取接 口，與程序電路裝置及RAM連接，其中當(dāng)?shù)诙飨到y(tǒng)與大型存取接口連接， 控制訊號(hào)會(huì)通過程序電路裝置根據(jù)本發(fā)明構(gòu)想，所述第一主系統(tǒng)為軟件應(yīng)用程序及硬件應(yīng)用其中之 根據(jù)本發(fā)明構(gòu)想，所述第二主系統(tǒng)可為計(jì)算機(jī)裝置。根據(jù)本發(fā)明構(gòu)想，所述大型存取接口選自由USB端口、 COM端口及打 印端口所組成的群組中。本發(fā)明的另一目的為提供一種具有仿真系統(tǒng)的多型式閃存的方法，通過 提供一種特定控制電路以將閃存的規(guī)格合并到可程序化裝置，以簡(jiǎn)化整個(gè)結(jié) 構(gòu)及其控制流程，以達(dá)到更容易模擬不同閃存的控制接口及功能的目的，并 克服公知技術(shù)的缺點(diǎn)及解決上述問題。依照本發(fā)明的觀點(diǎn)，具有仿真系統(tǒng)的多型式閃存的方法包括a)將仿 真電路數(shù)據(jù)提供給多型式閃存；b)將仿真電路數(shù)據(jù)轉(zhuǎn)換成程序電路裝置； c)將多型式閃存的存取接口連接到主系統(tǒng)；以及d)通過存取接口在多型式 閃存的RAM和主系統(tǒng)之間傳送數(shù)據(jù)訊號(hào)，并通過程序電路裝置及存取接口在 RAM和主系統(tǒng)之間傳送控制訊號(hào)，因而方便地將仿真系統(tǒng)合并到多型式閃 存。根據(jù)本發(fā)明構(gòu)想，步驟b)通過與程序電路裝置連接的轉(zhuǎn)換電路來執(zhí)行。根據(jù)本發(fā)明構(gòu)想，仿真電路數(shù)據(jù)為多型式閃存的規(guī)格。 根據(jù)本發(fā)明構(gòu)想，主系統(tǒng)可以是軟件應(yīng)用程序及硬件應(yīng)用其中之一。 依照本發(fā)明的另一觀點(diǎn)，具有仿真系統(tǒng)的多型式閃存的方法包括a)將 仿真電路數(shù)據(jù)提供給多型式閃存；b)將仿真電路數(shù)據(jù)轉(zhuǎn)換成程序電路裝置； c)將多型式閃存的閃存存取接口連接到第一主系統(tǒng)；d)將多型式閃存的大型 存取接口連接到第二主系統(tǒng)；e)通過閃存存取接口/大型存取接口在多型式閃 存的緩沖緩存器及第一主系統(tǒng)/第二主系統(tǒng)之間傳送數(shù)據(jù)訊號(hào)，并通過程序電路裝置以及閃存存取接口/大型存取接口在緩沖緩存器及第一主系統(tǒng)/第二主 系統(tǒng)之間傳送控制訊號(hào)，因而方便地將仿真系統(tǒng)合并到多型式閃存。根據(jù)本發(fā)明構(gòu)想，所述第一主系統(tǒng)為軟件應(yīng)用程序及硬件應(yīng)用其中之根據(jù)本發(fā)明構(gòu)想，所述第二主系統(tǒng)為計(jì)算機(jī)裝置。根據(jù)本發(fā)明構(gòu)想，所述步驟b)通過與程序電路裝置連接的轉(zhuǎn)換電路來 執(zhí)行。根據(jù)本發(fā)明構(gòu)想，所述仿真電路數(shù)據(jù)為多型式閃存的規(guī)格。根據(jù)本發(fā)明構(gòu)想，所述緩沖緩存器為與程序電路裝置連接的RAM。 根據(jù)本發(fā)明構(gòu)想，所述大型存取接口選自由USB端口、 COM端口及打 印端口所組成的群組中。熟悉本技藝的人士可以通過下列圖式與實(shí)施例說明更清楚的了解。


圖l及圖2均為依據(jù)公知技術(shù)數(shù)據(jù)處理系統(tǒng)特定例子的方塊圖。 圖3為依據(jù)本發(fā)明的具有仿真系統(tǒng)的多型式閃存的較佳實(shí)施例的示意圖。圖4為依據(jù)本發(fā)明的一種具有仿真系統(tǒng)的多型式閃存的方法流程圖。 圖5為依據(jù)本發(fā)明的具有仿真系統(tǒng)的多型式閃存的另一較佳實(shí)施例的示 意圖。圖6為依據(jù)本發(fā)明的具有仿真系統(tǒng)的多型式閃存的另一方法流程圖。附圖標(biāo)記說明200 CPU 210 指令單元212 讀取單元 214 指令隊(duì)列216分支處理單元218分發(fā)單元224多重循環(huán)整體單元228單一循環(huán)整體單元234加載/儲(chǔ)存單元240浮點(diǎn)單元250指令內(nèi)存管理單元252指令標(biāo)記254指令緩存258總線264數(shù)據(jù)緩存270總線接口單元272地址總線274數(shù)據(jù)總線280外部?jī)?nèi)存286計(jì)算機(jī)可讀取媒介30多型式閃存301控制訊號(hào)302數(shù)據(jù)訊號(hào)31程序電路裝置32轉(zhuǎn)換電路33隨機(jī)存取存儲(chǔ)器34存取接口35大型存取接口51仿真電路數(shù)據(jù)52主系統(tǒng)53第二主系統(tǒng)540仿真器544模型具體實(shí)施方式
本發(fā)明揭露了一種具有仿真系統(tǒng)的多型式閃存及其方法，本領(lǐng)域技術(shù)人 員將可以通過下列圖式與實(shí)施例說明更清楚的了解。本段落所述的實(shí)施例用 于解釋本發(fā)明，但不限制本發(fā)明。請(qǐng)參見圖3。其依據(jù)本發(fā)明揭示的具有仿真系統(tǒng)的多型式閃存的較佳實(shí)施例。如圖3所示，具有仿真系統(tǒng)的多型式閃存包含程序電路裝置31;轉(zhuǎn)換電路32，與所述程序電路裝置31連接，以將多型式閃存30的規(guī)格的仿真電 路數(shù)據(jù)51轉(zhuǎn)換并儲(chǔ)存到程序電路裝置31; RAM33，與所述程序電路裝置31 連接；以及存取接口34，與所述程序電路裝置31以及RAM 33連接，其中當(dāng)主系統(tǒng)52與存取接口34連接，控制訊號(hào)301會(huì)通過程序電路裝置31傳送到 RAM 33，且數(shù)據(jù)訊號(hào)302將直接傳送到RAM33。在實(shí)際應(yīng)用時(shí)，主系統(tǒng)52可以為軟件應(yīng)用程序或硬件應(yīng)用，且存取接口 34可以為閃存存取接口。為了達(dá)到更容易模擬不同閃存的控制接口以及功能 的目的，本發(fā)明進(jìn)一步揭露了一種具有仿真系統(tǒng)的多型式閃存的方法。請(qǐng)參見圖4。其依據(jù)本發(fā)明揭示的一種具有仿真系統(tǒng)的多型式閃存的方 法。如圖4所示的方法，所述方法包含下列步驟a)將仿真電路數(shù)據(jù)(如圖3 所示，51)提供給多型式閃存(如圖3所示，30)，如圖4中的步驟S601; b)將 仿真電路數(shù)據(jù)轉(zhuǎn)換成程序電路裝置(如圖3所示，31)，如圖4中的步驟S602; c)將多型式閃存的存取接口(如圖3所示，34)連接到主系統(tǒng)(如圖3所示，52)， 如圖4中的步驟S603;以及d)通過存取接口在多型式閃存的RAM (如圖3所 示，33)和主系統(tǒng)之間傳送數(shù)據(jù)訊號(hào)(如圖3所示，302)，且通過程序電路裝置 以及存取接口在RAM和主系統(tǒng)之間傳送控制訊號(hào)(如圖3所示，301)，如圖4 中的步驟S604，因而方便地將仿真系統(tǒng)合并到多型式閃存。因此，測(cè)試模塊 以及仿真器依據(jù)本發(fā)明可輕易地合并到任何多型式閃存。閃存的設(shè)計(jì)者在設(shè) 計(jì)閃存的軟件或硬件時(shí)，會(huì)希望不要在處理閃存的仿真系統(tǒng)上浪費(fèi)太多時(shí) 間。在實(shí)際應(yīng)用時(shí)，步驟b)通過與程序電路裝置連接的轉(zhuǎn)換電路(如圖3所 示，32)來執(zhí)行。同樣地，仿真電路數(shù)據(jù)為多型式閃存的規(guī)格，且主系統(tǒng)可 以為軟件應(yīng)用程序或硬件應(yīng)用。依照另一觀點(diǎn)，本發(fā)明進(jìn)一步揭露了一種具有仿真系統(tǒng)的多型式閃存 30,如圖5所示，所述閃存包含程序電路裝置31;轉(zhuǎn)換電路32，與所述程 序電路裝置31連接，用以將多型式閃存的規(guī)格的仿真電路數(shù)據(jù)51轉(zhuǎn)換并儲(chǔ)存 到程序電路裝置31; RAM33，與所述程序電路裝置31連接；閃存存取接口34， 與所述程序電路裝置31及RAM33連接，其中，當(dāng)?shù)谝恢飨到y(tǒng)52與閃存存取接口34連接，控制訊號(hào)301會(huì)通過程序電路裝置31傳送到RAM33，且數(shù)據(jù)訊號(hào) 302將直接傳送到RAM33;以及大型存取接口35，與所述程序電路裝置31以 及RAM33連接，其中當(dāng)?shù)诙飨到y(tǒng)53與大型存取接口35連接，控制訊號(hào)301 將通過程序電路裝置31傳送到RAM 33，且數(shù)據(jù)訊號(hào)302將直接傳送到RAM 33。在實(shí)際應(yīng)用時(shí)，第一主系統(tǒng)52可以為軟件應(yīng)用程序或硬件應(yīng)用，且第二 主系統(tǒng)53可以為計(jì)算機(jī)裝置。此外，大型存取接口35可為USB端口、 COM端 口或打印端口。根據(jù)本發(fā)明構(gòu)想，本發(fā)明進(jìn)一步揭露一種具有仿真系統(tǒng)的多型式閃存的 方法，其對(duì)應(yīng)到圖5的實(shí)施例，以達(dá)到更容易仿真不同閃存控制接口以及功 能的目的。請(qǐng)參見圖6及圖5。具有仿真系統(tǒng)的多型式閃存的方法包含下列步 驟a)將仿真電路數(shù)據(jù)51提供給多型式閃存30，如圖6中的步驟S601; b)將仿 真電路數(shù)據(jù)51轉(zhuǎn)換成程序電路裝置31，如圖6中的步驟S602; c)將多型式閃 存的閃存存取接口34連接到第一主系統(tǒng)52，如圖6中的步驟S605; d)將多型 式閃存的大型存取接口35連接到第二主系統(tǒng)53,如圖6中的步驟S606; e)通 過閃存存取接口34/大型存取接口35在多型式閃存的緩沖緩存器33和第一主 系統(tǒng)/第二主系統(tǒng)之間傳送數(shù)據(jù)訊號(hào)302;以及f)通過程序電路裝置31以及閃 存存取接口34/大型存取接口35在緩沖緩存器33和第一主系統(tǒng)/第二主系統(tǒng)之 間傳送控制訊號(hào)，如圖6中的步驟S607及S608，因而方便地將仿真系統(tǒng)合并 到多型式閃存。在實(shí)際應(yīng)用時(shí)，第一主系統(tǒng)52可以為軟件應(yīng)用程序或硬件應(yīng)用，且第二 主系統(tǒng)53為計(jì)算機(jī)裝置。此外，所述步驟b)通過與程序電路裝置31連接的 轉(zhuǎn)換電路32來執(zhí)行。根據(jù)本發(fā)明構(gòu)想，所述緩沖緩存器33為與程序電路裝置 33連接的RAM。大型存取接口35可為USB端口、 COM端口或打印端口。總而言之，本發(fā)明提供一種具有仿真系統(tǒng)的多型式閃存，其可提供一種 特定控制電路來將閃存的規(guī)格合并到可程序化裝置，以簡(jiǎn)化整個(gè)結(jié)構(gòu)及其控 制流程，以達(dá)到更容易模擬不同閃存的控制接口以及功能的目的，并克服公 知技術(shù)的缺點(diǎn)以及解決上述問題。同時(shí)，依據(jù)本發(fā)明的測(cè)試模塊及仿真器可 以輕易地合并到任何多型式閃存。應(yīng)用于本發(fā)明的閃存可以在閃存連接到軟 件或硬件應(yīng)用時(shí)，提供大的存儲(chǔ)空間以儲(chǔ)存數(shù)據(jù)。此外，本發(fā)明的閃存可以通過大型存取接口在閃存進(jìn)一步連接計(jì)算機(jī)時(shí)，將RAM提供作為緩沖緩存 器。使用者可通過計(jì)算機(jī)應(yīng)用檢視或調(diào)整功能來更容易地開發(fā)多型式閃存。 這也是公知技術(shù)所未揭露的。如前所述，本發(fā)明具有相當(dāng)多的優(yōu)點(diǎn)，更可以 有效地克服公知技術(shù)在實(shí)際應(yīng)用時(shí)的缺點(diǎn)。故本發(fā)明的技術(shù)具有實(shí)用性、新 穎性與進(jìn)步性，依法提出申請(qǐng)。雖然本發(fā)明已由上述的實(shí)施例詳細(xì)敘述，但可以由熟悉本技藝的人士作 各種修改，均不脫離所附權(quán)利要求書所欲保護(hù)的范圍。
權(quán)利要求
1. 一種具有仿真系統(tǒng)的多型式閃存，其特征在于，所述多型式閃存包括程序電路裝置；轉(zhuǎn)換電路，與所述程序電路裝置連接，用以將所述多型式閃存的規(guī)格轉(zhuǎn)換并儲(chǔ)存到所述程序電路裝置；隨機(jī)存取存儲(chǔ)器，與所述程序電路裝置連接；及存取接口，與所述程序電路裝置及所述隨機(jī)存取存儲(chǔ)器連接，其中當(dāng)主系統(tǒng)與所述存取接口連接時(shí)，控制訊號(hào)會(huì)通過所述程序電路裝置傳送到所述隨機(jī)存取存儲(chǔ)器，且數(shù)據(jù)訊號(hào)將直接傳送到所述隨機(jī)存取存儲(chǔ)器。
2、 根據(jù)權(quán)利要求l所述的具有仿真系統(tǒng)的多型式閃存，其中所述主系統(tǒng) 為軟件應(yīng)用程序及硬件應(yīng)用其中之一 。
3、 根據(jù)權(quán)利要求l所述的具有仿真系統(tǒng)的多型式閃存，其中所述存取接 口進(jìn)一步包括閃存存取接口及大型存取接口。
4、 根據(jù)權(quán)利要求3所述的具有仿真系統(tǒng)的多型式閃存，其中所述主系統(tǒng) 為軟件應(yīng)用程序及硬件應(yīng)用其中之一并與所述閃存存取接口連接。
5、 根據(jù)權(quán)利要求3所述的具有仿真系統(tǒng)的多型式閃存，其中所述大型存 取接口連接到計(jì)算機(jī)裝置。
6、 根據(jù)權(quán)利要求3所述的具有仿真系統(tǒng)的多型式閃存，其中所述大型存 取接口選自由USB端口 、 COM端口及打印端口所組成的組中。
7、 一種具有仿真系統(tǒng)的多型式閃存，其特征在于，所述多型式閃存包括程序電路裝置；轉(zhuǎn)換電路，與所述程序電路裝置連接，用以將所述多型式閃存的規(guī)格轉(zhuǎn) 換并儲(chǔ)存到所述程序電路裝置；隨機(jī)存取存儲(chǔ)器，與所述程序電路裝置連接；閃存存取接口，與所述程序電路裝置及所述隨機(jī)存取存儲(chǔ)器連接，其中 當(dāng)?shù)谝恢飨到y(tǒng)與所述閃存存取接口連接時(shí)，控制訊號(hào)會(huì)通過所述程序電路裝 置傳送到所述隨機(jī)存取存儲(chǔ)器，且數(shù)據(jù)訊號(hào)將直接傳送到所述隨機(jī)存取存儲(chǔ) 器；及大型存取接口，與所述程序電路裝置及所述隨機(jī)存取存儲(chǔ)器連接，其中 當(dāng)?shù)诙飨到y(tǒng)與所述大型存取接口連接時(shí)，控制訊號(hào)會(huì)通過所述程序電路裝 置傳送到所述隨機(jī)存取存儲(chǔ)器，且數(shù)據(jù)訊號(hào)將直接傳送到所述隨機(jī)存取存儲(chǔ) 器。
8、 根據(jù)權(quán)利要求7所述的具有仿真系統(tǒng)的多型式閃存，其中所述第一主 系統(tǒng)為軟件應(yīng)用程序及硬件應(yīng)用其中之一。
9、 根據(jù)權(quán)利要求7所述的具有仿真系統(tǒng)的多型式閃存，其中所述第二主 系統(tǒng)為計(jì)算機(jī)裝置。
10、 根據(jù)權(quán)利要求7所述的具有仿真系統(tǒng)的多型式閃存，其中所述大型 存取接口選自由USB端口 、 COM端口及打印端口所組成的組中。
11、 一種具有仿真系統(tǒng)的多型式閃存的方法，其特征在于，所述方法包 括下列步驟a) 將仿真電路數(shù)據(jù)提供給所述多型式閃存；b) 將所述仿真電路數(shù)據(jù)轉(zhuǎn)換成程序電路裝置；c) 將所述多型式閃存的存取接口連接到主系統(tǒng)；及d) 通過所述存取接口在所述多型式閃存的隨機(jī)存取存儲(chǔ)器和所述主系 統(tǒng)之間傳送數(shù)據(jù)訊號(hào)，并通過所述程序電路裝置及所述存取接口在所述隨機(jī) 存取存儲(chǔ)器和所述主系統(tǒng)之間傳送控制訊號(hào)，因而方便地將仿真系統(tǒng)合并到 所述多型式閃存。
12、 根據(jù)權(quán)利要求ll所述的方法，其中所述步驟b)通過與所述程序電 路裝置連接的轉(zhuǎn)換電路來執(zhí)行。
13、 根據(jù)權(quán)利要求ll所述的方法，其中所述仿真電路數(shù)據(jù)為所述多型式 閃存的規(guī)格。
14、 根據(jù)權(quán)利要求ll所述之方法，其中所述主系統(tǒng)為軟件應(yīng)用程序及硬 件應(yīng)用其中之一。
15、 一種具有仿真系統(tǒng)的多型式閃存的方法，其特征在于，所述方法包 括下列步驟a) 將仿真電路數(shù)據(jù)提供給所述多型式閃存；b) 將所述仿真電路數(shù)據(jù)轉(zhuǎn)換成程序電路裝置；c) 將所述多型式閃存的閃存存取接口連接到第一主系統(tǒng)；d) 將所述多型式閃存的大型存取接口連接到第二主系統(tǒng)；e) 通過所述閃存存取接口/大型存取接口在所述多型式閃存的緩沖緩存 器和所述第一系統(tǒng)/第二主系統(tǒng)之間傳送數(shù)據(jù)訊號(hào)；及f)通過所述程序電路裝置及所述閃存存取接口/所述大型存取接口在所 述緩沖緩存器和所述第一主系統(tǒng)/第二主系統(tǒng)之間傳送控制訊號(hào)，因而方便地 將仿真系統(tǒng)合并到所述多型式閃存。
16、 根據(jù)權(quán)利要求15所述的方法，其中所述第一主系統(tǒng)為軟件應(yīng)用程序 及硬件應(yīng)用其中之一。
17、 根據(jù)權(quán)利要求15所述的方法，其中所述第二主系統(tǒng)為計(jì)算機(jī)裝置。
18、 根據(jù)權(quán)利要求15項(xiàng)所述的方法，其中所述步驟b)通過與所述程序 電路裝置連接的轉(zhuǎn)換電路來執(zhí)行。
19、 根據(jù)權(quán)利要求15所述的方法，其中所述仿真電路數(shù)據(jù)為所述多型式 閃存的規(guī)格。
20、 根據(jù)權(quán)利要求15所述的方法，其中所述緩沖緩存器為與所述程序電 路裝置連接的隨機(jī)存取存儲(chǔ)器。
21、 根據(jù)權(quán)利要求15所述的方法，其中所述大型存取接口選自由USB端 口、 COM端口及打印端口所組成的組中。
全文摘要
本發(fā)明公開了一種具有仿真系統(tǒng)的多型式閃存及其方法。所述方法包含下列步驟a)將仿真電路數(shù)據(jù)提供給多型式閃存；b)將仿真電路數(shù)據(jù)轉(zhuǎn)換成程序電路裝置；c)將多型式閃存的閃存存取接口連接到第一主系統(tǒng)；d)將多型式閃存的大型存取接口連接到第二主系統(tǒng)；e)通過閃存存取接口/大型存取接口在多型式閃存的緩沖緩存器和第一主系統(tǒng)/第二主系統(tǒng)之間傳送數(shù)據(jù)訊號(hào)；及f)通過程序電路裝置及閃存存取接口/大型存取接口在緩沖緩存器和第一主系統(tǒng)/第二主系統(tǒng)之間傳送控制訊號(hào)，因而方便地將仿真系統(tǒng)合并到多型式閃存。
文檔編號(hào)G06F3/06GK101256469SQ20071008034
公開日2008年9月3日 申請(qǐng)日期2007年3月2日 優(yōu)先權(quán)日2007年3月2日
發(fā)明者樓仁杰, 許智仁 申請(qǐng)人:群聯(lián)電子股份有限公司