專利名稱：半導(dǎo)體存儲(chǔ)器件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體存儲(chǔ)器件，特別涉及具備對(duì)讀出次數(shù)有限制的非易失性存儲(chǔ)器和高速緩沖存儲(chǔ)器的半導(dǎo)體存儲(chǔ)器件。
背景技術(shù)：
強(qiáng)電介質(zhì)(鐵電)存儲(chǔ)器利用強(qiáng)電介質(zhì)膜的殘留極化存儲(chǔ)數(shù)據(jù)(例如參照專利文獻(xiàn)1和非專利文獻(xiàn)1)。已知強(qiáng)電介質(zhì)膜的殘留極化的大小因反復(fù)讀出數(shù)據(jù)而逐漸降低。若殘留極化的大小減少、變得不能讀出數(shù)據(jù)，則強(qiáng)電介質(zhì)存儲(chǔ)器的壽命到來(lái)。
以前，為了延長(zhǎng)使用了強(qiáng)電介質(zhì)存儲(chǔ)器的半導(dǎo)體存儲(chǔ)器件的壽命，提出了增設(shè)強(qiáng)電介質(zhì)存儲(chǔ)器用的高速緩沖存儲(chǔ)器的方法(例如參照專利文獻(xiàn)2)。專利文獻(xiàn)2記載的半導(dǎo)體存儲(chǔ)器件，將強(qiáng)電介質(zhì)存儲(chǔ)器的數(shù)據(jù)的一部分復(fù)制在高速緩沖存儲(chǔ)器中，從高速緩沖存儲(chǔ)器進(jìn)行數(shù)據(jù)的讀出。而且，在高速緩沖存儲(chǔ)器中沒(méi)有數(shù)據(jù)的情況下，從強(qiáng)電介質(zhì)存儲(chǔ)器進(jìn)行數(shù)據(jù)的讀出。這樣一來(lái)，專利文獻(xiàn)2記載的半導(dǎo)體存儲(chǔ)器件由于減少了對(duì)強(qiáng)電介質(zhì)存儲(chǔ)器的讀出次數(shù)，所以能夠延長(zhǎng)半導(dǎo)體存儲(chǔ)器件的壽命。
專利文獻(xiàn)1美國(guó)專利第4,873,664號(hào)公報(bào)專利文獻(xiàn)2日本特開平6-215589號(hào)公報(bào)非專利文獻(xiàn)11998年6月22日，第一版第2次印刷發(fā)行，株式會(huì)社工業(yè)調(diào)查會(huì)，《消ぇなぃICメモリ-FRAMのすベて一》(《不消失的IC存儲(chǔ)器-FRAM的全部-》)但是，專利文獻(xiàn)2記載的半導(dǎo)體存儲(chǔ)器件，在初始化動(dòng)作(電源接通時(shí)的動(dòng)作等)中，在高速緩沖存儲(chǔ)器中復(fù)制強(qiáng)電介質(zhì)存儲(chǔ)器的數(shù)據(jù)。這樣一來(lái)，初始化動(dòng)作花費(fèi)時(shí)間。也就是說(shuō)，具備現(xiàn)有的強(qiáng)電介質(zhì)存儲(chǔ)器等非易失性存儲(chǔ)器、且延長(zhǎng)對(duì)讀出的壽命的半導(dǎo)體存儲(chǔ)器件，存在動(dòng)作慢的問(wèn)題。

發(fā)明內(nèi)容
本發(fā)明的目的在于提供一種半導(dǎo)體存儲(chǔ)器件，針對(duì)讀出的壽命長(zhǎng)，動(dòng)作快(高速)。
為了達(dá)成上述目的，本發(fā)明的半導(dǎo)體存儲(chǔ)器件，具備非易失性存儲(chǔ)器、以及保持上述非易失性存儲(chǔ)器保持的數(shù)據(jù)的一部分的易失性存儲(chǔ)器，其中包括j個(gè)第1保持單元，保持與上述易失性存儲(chǔ)器保持的數(shù)據(jù)相對(duì)應(yīng)的上述非易失性存儲(chǔ)器的數(shù)據(jù)的地址；以及對(duì)應(yīng)于上述j個(gè)第1保持單元的j個(gè)第2保持單元；上述第2保持單元保持表示對(duì)應(yīng)的上述第1保持單元保持的地址是否有效的信息。
這樣一來(lái)，本發(fā)明的半導(dǎo)體存儲(chǔ)器件，通過(guò)從保持非易失性存儲(chǔ)器的數(shù)據(jù)的一部分的易失性存儲(chǔ)器中讀出數(shù)據(jù)，來(lái)減少對(duì)非易失性存儲(chǔ)器的讀出次數(shù)。由此，可以延長(zhǎng)半導(dǎo)體存儲(chǔ)器件的壽命。而且，本發(fā)明的半導(dǎo)體存儲(chǔ)器件可以利用第2保持單元保持的信息，判斷第1保持單元保持的地址是否有效。由此，在初始化第1保持單元保持的地址時(shí)，不需要從非易失性存儲(chǔ)器復(fù)制數(shù)據(jù)。這樣一來(lái)，可以高速地進(jìn)行半導(dǎo)體存儲(chǔ)器件的初始化。因此，本發(fā)明的半導(dǎo)體存儲(chǔ)器件針對(duì)讀出的壽命長(zhǎng)、動(dòng)作快。
而且，也可以上述第2保持單元，在初始化動(dòng)作時(shí)保持表示上述地址是無(wú)效的信息，在對(duì)應(yīng)的上述第1保持單元中寫入了地址的情況下，保持表示上述地址是有效的信息。
這樣一來(lái)，本發(fā)明的半導(dǎo)體存儲(chǔ)器件，在初始化動(dòng)作時(shí)將第1保持單元保持的地址全部設(shè)定為無(wú)效，在寫入了地址后將地址設(shè)定為有效。因此，通過(guò)初始化動(dòng)作，即使不從非易失性存儲(chǔ)器復(fù)制數(shù)據(jù)，也不會(huì)誤使用無(wú)效的數(shù)據(jù)。
而且，上述半導(dǎo)體存儲(chǔ)器件也可以還包括j個(gè)第1比較單元，與上述第1保持單元對(duì)應(yīng)，比較對(duì)應(yīng)的上述第1保持單元的保持?jǐn)?shù)據(jù)和從外部輸入的地址信號(hào)是否一致；j個(gè)第2比較單元，與上述第2保持單元和上述第1保持單元對(duì)應(yīng)，比較對(duì)應(yīng)的上述第2保持單元保持的信息和表示上述地址是有效的信息是否一致；以及j個(gè)判斷單元，在上述第1比較單元和與上述第1比較單元相對(duì)應(yīng)的上述第2比較單元的比較結(jié)果都是一致的情況下，判斷為上述地址和上述地址信號(hào)一致。
這樣一來(lái)，在第2保持單元中未保持表示第1保持單元保持的地址是有效的信息的情況下，無(wú)論所輸入的地址信號(hào)及第1保持單元保持的地址如何，判斷為所輸入的地址信號(hào)及第1保持單元保持的地址不一致。
而且，上述各第1保持單元具備保持1位數(shù)據(jù)的m個(gè)第1保持元件；上述各第1比較單元具備比較1位數(shù)據(jù)的m個(gè)第1比較元件；上述各第1保持元件和上述各第1比較元件形成第1保持比較元件；上述各第2保持單元保持1位數(shù)據(jù)；上述各第2比較單元比較1位數(shù)據(jù)；上述各第2保持單元和上述各第2比較元件形成第2保持比較元件；j×(m+1)個(gè)上述第1保持比較元件和上述第2保持比較元件被配置成陣列狀。
這樣一來(lái)，本發(fā)明的半導(dǎo)體存儲(chǔ)器件成陣列狀地配置具有1位保持功能和1位比較功能的比較保持元件。因此，可以容易地形成半導(dǎo)體存儲(chǔ)器件的布圖(layout)。而且可以縮小半導(dǎo)體存儲(chǔ)器件的布圖的面積。
而且，也可以上述第1保持比較元件和上述第2保持比較元件是同一構(gòu)成。
這樣一來(lái)，可以容易地形成半導(dǎo)體存儲(chǔ)器件的布圖。
而且，也可以上述第1比較單元具備的m個(gè)比較元件和與上述第1比較單元相對(duì)應(yīng)的上述第2比較單元被連接至同一布線；上述判斷單元利用上述布線的信號(hào)電平，判斷上述地址和從外部輸入的地址信號(hào)是否一致。
這樣一來(lái)，可以縮小半導(dǎo)體存儲(chǔ)器件的布圖面積。
而且，也可以上述第1比較元件包括第1晶體管，上述地址連接至柵極，上述布線連接至漏極；第2晶體管，上述地址的反轉(zhuǎn)信號(hào)連接至柵極，上述布線連接至漏極；第3晶體管，上述地址信號(hào)的反轉(zhuǎn)信號(hào)連接至柵極，上述第1晶體管的源極連接至漏極，VSS連接至源極；以及第4晶體管，上述地址信號(hào)連接至柵極，上述第2晶體管的源極連接至漏極，VSS連接至源極。
這樣一來(lái)，各第1保持比較元件，僅由將電荷抽出到VSS的電路構(gòu)成。因此，可以縮小半導(dǎo)體存儲(chǔ)器件的布圖面積。
而且，也可以在電源接通時(shí)進(jìn)行上述初始化動(dòng)作。
這樣一來(lái)，本發(fā)明的半導(dǎo)體存儲(chǔ)器件可以高速地進(jìn)行電源接通時(shí)的動(dòng)作。
而且，也可以在重置上述非易失性存儲(chǔ)器、上述易失性存儲(chǔ)器及上述第1保持部中的至少一個(gè)時(shí)，進(jìn)行上述初始化動(dòng)作。
這樣一來(lái)，本發(fā)明的半導(dǎo)體存儲(chǔ)器件能高速地進(jìn)行重置時(shí)的動(dòng)作。
而且，上述半導(dǎo)體存儲(chǔ)器件也可以還包括選擇單元，選擇上述第1保持單元及上述第2保持單元中的至少一個(gè)；更新單元，更新由上述選擇單元選擇的上述第1保持單元保持的地址及上述第2保持單元保持的信息；以及控制單元，利用從外部輸入的信號(hào)，對(duì)利用上述選擇單元進(jìn)行的上述第1保持單元及上述第2保持單元的選擇進(jìn)行控制。
這樣一來(lái)，可以利用從外部輸入的信號(hào)，選擇任意的第1保持比較單元及第2保持比較單元，進(jìn)行數(shù)據(jù)的改寫或讀出。因此，半導(dǎo)體存儲(chǔ)器件的評(píng)價(jià)及檢查的自由度大。而且，可以容易地進(jìn)行半導(dǎo)體存儲(chǔ)器件的評(píng)價(jià)及檢查。
而且，也可以上述控制單元進(jìn)行利用上述選擇單元分別地選擇上述第1保持單元及上述第2保持單元的控制。
這樣一來(lái)，可以分別地改寫第1保持單元和第2保持單元的數(shù)據(jù)。因此，半導(dǎo)體存儲(chǔ)器件的評(píng)價(jià)及檢查的自由度大。而且，可以容易地進(jìn)行半導(dǎo)體存儲(chǔ)器件的評(píng)價(jià)及檢查。
而且，上述半導(dǎo)體存儲(chǔ)器件也可以還包括讀出單元，讀出上述第1保持單元保持的地址及上述第2保持單元保持的信息；上述第1保持單元及上述第2保持單元包括第1數(shù)據(jù)路徑，在上述更新單元進(jìn)行更新時(shí)導(dǎo)通；以及第2數(shù)據(jù)路徑，在上述讀出單元進(jìn)行讀出時(shí)導(dǎo)通。
這樣一來(lái)，在更新保持單元保持的地址及信息的情況以及讀出的情況下，使用數(shù)據(jù)路徑。因此，通過(guò)在讀出用數(shù)據(jù)路徑中設(shè)置驅(qū)動(dòng)并輸出保持單元保持的地址及信息的電路，可以防止保持單元保持的地址及信息被破壞。
而且，上述半導(dǎo)體存儲(chǔ)器件也可以還包括第1比較單元，該第1比較單元比較上述地址和從外部輸入的地址信號(hào)是否一致；上述非易失性存儲(chǔ)器包括讀出單元，該讀出單元讀出上述非易失性存儲(chǔ)器保持的數(shù)據(jù)；上述讀出單元的讀出動(dòng)作包括第1順序、以及上述第1順序之后進(jìn)行的第2順序；上述第1順序與上述第1比較單元的比較動(dòng)作同時(shí)開始；在上述比較動(dòng)作結(jié)束之后，上述比較動(dòng)作的結(jié)果是不一致的情況下進(jìn)行上述第2順序，在上述比較動(dòng)作的結(jié)果是一致的情況下不進(jìn)行上述第2順序。
這樣一來(lái)，本發(fā)明的半導(dǎo)體存儲(chǔ)器件并行地進(jìn)行比較單元的比較動(dòng)作和非易失性存儲(chǔ)器的讀出動(dòng)作。因此，與在第1比較單元的比較動(dòng)作結(jié)束后開始第1順序的情況相比較，可以高速地進(jìn)行讀出動(dòng)作。
而且，上述非易失性存儲(chǔ)器也可以還包括寫入單元，該寫入單元將數(shù)據(jù)寫入上述非易失性存儲(chǔ)器；上述寫入單元的寫入動(dòng)作包括第1順序、以及上述第1順序后進(jìn)行的第2順序；上述第1順序與上述第1比較單元的比較動(dòng)作同時(shí)開始；上述第2順序不等到上述比較動(dòng)作結(jié)束就進(jìn)行。
這樣一來(lái)，本發(fā)明的半導(dǎo)體存儲(chǔ)器件與比較動(dòng)作無(wú)關(guān)地進(jìn)行對(duì)非易失性存儲(chǔ)器的寫入動(dòng)作。因此，與在比較動(dòng)作結(jié)束后開始寫入動(dòng)作的情況相比較，可以高速地進(jìn)行讀出動(dòng)作。
而且，也可以上述第1順序是上述非易失性存儲(chǔ)器的字線選擇動(dòng)作；上述第2順序是上述非易失性存儲(chǔ)器的位線選擇動(dòng)作。
這樣一來(lái)，在上述非易失性存儲(chǔ)器的讀出動(dòng)作中，比較動(dòng)作不一致的情況下，與現(xiàn)有技術(shù)相比較，可以在字線選擇動(dòng)作所需要的時(shí)間量?jī)?nèi)，高速地進(jìn)行讀出動(dòng)作。
而且，上述半導(dǎo)體存儲(chǔ)器件也可以還包括輸出單元，具有輸出上述非易失性存儲(chǔ)器的讀出數(shù)據(jù)的三態(tài)輸出；以及輸入單元，將由上述輸出單元輸出的數(shù)據(jù)輸入上述易失性存儲(chǔ)器；基于同一信號(hào)進(jìn)行根據(jù)上述輸出單元的Hi-Z輸出而輸出上述讀出數(shù)據(jù)的定時(shí)的控制、及上述輸入單元的啟動(dòng)定時(shí)的控制。
這樣一來(lái)，可以防止在輸出單元的輸出狀態(tài)為Hi-Z的時(shí)刻被啟動(dòng)。也就是說(shuō)，可以防止貫通電流入流輸入單元的輸入級(jí)。因此，可以減輕半導(dǎo)體存儲(chǔ)器件的消耗電流。
而且，本發(fā)明不僅可以作為這樣的半導(dǎo)體存儲(chǔ)器件來(lái)實(shí)現(xiàn)，還可以將半導(dǎo)體存儲(chǔ)器件中所包含的特征單元作為步驟的非易失性存儲(chǔ)器的讀出方法來(lái)實(shí)現(xiàn)。
本發(fā)明可以提供對(duì)讀出的壽命長(zhǎng)、動(dòng)作快的半導(dǎo)體存儲(chǔ)器件。


本發(fā)明的其它目的和優(yōu)點(diǎn)將在下面的詳細(xì)說(shuō)明部分中列出，附圖示出了本發(fā)明當(dāng)前的優(yōu)選實(shí)施例。
圖1是本發(fā)明的半導(dǎo)體存儲(chǔ)器件的概要構(gòu)成的框圖。
圖2A是表示本發(fā)明的半導(dǎo)體存儲(chǔ)器件的讀命中(read hit)時(shí)的動(dòng)作的時(shí)序圖。
圖2B是表示本發(fā)明的半導(dǎo)體存儲(chǔ)器件的讀未命中(read miss hit)時(shí)的動(dòng)作的時(shí)序圖。
圖3A是表示本發(fā)明的半導(dǎo)體存儲(chǔ)器件的寫命中(write hit)時(shí)的動(dòng)作的時(shí)序圖。
圖3B是表示本發(fā)明的半導(dǎo)體存儲(chǔ)器件的寫未命中(write miss hit)時(shí)的動(dòng)作的時(shí)序圖。
圖4是詳細(xì)地表示實(shí)施方式1的數(shù)據(jù)高速緩沖部的構(gòu)成的圖。
圖5是表示數(shù)據(jù)保持比較元件的構(gòu)成的圖。
圖6是表示本發(fā)明的半導(dǎo)體存儲(chǔ)器件的比較動(dòng)作的時(shí)序圖。
圖7是表示本發(fā)明的半導(dǎo)體存儲(chǔ)器件的初始化動(dòng)作的時(shí)序圖。
圖8是詳細(xì)地表示實(shí)施方式2的數(shù)據(jù)高速緩沖部的構(gòu)成的圖。
圖9是詳細(xì)地表示實(shí)施方式2的變化例的數(shù)據(jù)高速緩沖部的構(gòu)成的圖。
圖10是詳細(xì)地表示實(shí)施方式2的變化例的數(shù)據(jù)高速緩沖部的構(gòu)成的圖。
圖11是表示實(shí)施方式3的數(shù)據(jù)保持比較元件的構(gòu)成的圖。
圖12A是表示圖11所示的數(shù)據(jù)保持比較元件的比較動(dòng)作的時(shí)序圖。
圖12B是表示圖11所示的數(shù)據(jù)保持比較元件的讀出動(dòng)作的時(shí)序圖。
圖12C是表示圖11所示的數(shù)據(jù)保持比較元件的寫入動(dòng)作的時(shí)序圖。
具體實(shí)施例方式
以下，參照附圖的同時(shí)詳細(xì)地說(shuō)明本發(fā)明涉及的半導(dǎo)體存儲(chǔ)器件的實(shí)施方式。
(實(shí)施方式1)本實(shí)施方式的半導(dǎo)體存儲(chǔ)器件，保持表示被保持在高速緩沖存儲(chǔ)器中的數(shù)據(jù)是否有效的信息。這樣一來(lái)，在初始化動(dòng)作中，不需要將非易失性存儲(chǔ)器的數(shù)據(jù)復(fù)制到高速緩沖存儲(chǔ)器中，所以可以高速地進(jìn)行初始化動(dòng)作。而且，在判斷從非易失性存儲(chǔ)器讀出的數(shù)據(jù)是否被保存在高速緩沖存儲(chǔ)器的動(dòng)作中，通過(guò)并行進(jìn)行向非易失性存儲(chǔ)器的讀出動(dòng)作，在讀出的數(shù)據(jù)未被保存在數(shù)據(jù)高速緩沖存儲(chǔ)器中的情況下，與現(xiàn)有技術(shù)相比較，可以進(jìn)行高速的讀出。
首先，說(shuō)明本實(shí)施方式的半導(dǎo)體存儲(chǔ)器件的概要構(gòu)成。
圖1是表示本實(shí)施方式的半導(dǎo)體存儲(chǔ)器件的概要構(gòu)成的框圖。
圖1所示的導(dǎo)體存儲(chǔ)器件是非易失性地存儲(chǔ)數(shù)據(jù)的LSI，具備數(shù)據(jù)高速緩沖部100和非易失性存儲(chǔ)器200。
數(shù)據(jù)高速緩沖部100是具備易失性存儲(chǔ)器101、地址變換部102、輸入比較選擇部103、命中/未命中控制部104和輸入輸出部105的高速緩沖存儲(chǔ)器。
易失性存儲(chǔ)器101是能存取足夠次數(shù)的存儲(chǔ)器，例如是靜態(tài)隨機(jī)存取存儲(chǔ)器(SRAM)等。易失性存儲(chǔ)器101保持非易失性存儲(chǔ)器200保持的數(shù)據(jù)的一部分。
地址變換部102將從外部輸入的地址信號(hào)、即外部輸入地址信號(hào)10變換為數(shù)據(jù)參照信號(hào)11，輸出到輸入比較選擇部103。外部輸入地址信號(hào)10是從外部希望存取的邏輯地址(LBA)。
輸入比較選擇部103比較地址變換部102輸出的數(shù)據(jù)參照信號(hào)11和保持著的地址，將存儲(chǔ)器選擇信號(hào)13輸出到易失性存儲(chǔ)器101。輸入比較選擇部103具備數(shù)據(jù)參照部106和解碼部107。
數(shù)據(jù)參照部106具備j個(gè)數(shù)據(jù)保持部108。j個(gè)數(shù)據(jù)保持部108對(duì)保持著與易失性存儲(chǔ)器101保持的數(shù)據(jù)相對(duì)應(yīng)的非易失性存儲(chǔ)器200的數(shù)據(jù)的地址進(jìn)行保持。j個(gè)數(shù)據(jù)保持部108比較保持的地址與變換了外部輸入地址信號(hào)10的數(shù)據(jù)參照信號(hào)11是否一致。數(shù)據(jù)參照部106輸出保持一致的地址的數(shù)據(jù)保持部108的信息作為判斷信號(hào)12。
解碼部107將從數(shù)據(jù)參照部106輸出的j個(gè)判定信號(hào)12解碼并輸出j個(gè)存儲(chǔ)器選擇信號(hào)13。
易失性存儲(chǔ)器101具有與j個(gè)存儲(chǔ)器選擇信號(hào)13相對(duì)應(yīng)的存儲(chǔ)區(qū)域，按照所選擇的存儲(chǔ)器選擇信號(hào)13進(jìn)行存取。而且，易失性存儲(chǔ)器101的存儲(chǔ)區(qū)域由j個(gè)數(shù)據(jù)保持部108的各組和解碼部107唯一指定。
命中/未命中控制部104根據(jù)j個(gè)判斷信號(hào)12，判斷外部輸入地址信號(hào)10與j個(gè)數(shù)據(jù)保持部108中保持的數(shù)據(jù)是否一致。命中/未命中控制部104按照判定的結(jié)果來(lái)控制輸入比較選擇部103、易失性存儲(chǔ)器101和非易失性存儲(chǔ)器200。在由命中/未命中控制部104判斷為“不一致”的情況下，從命中/未命中控制部104送到輸入比較選擇部103的數(shù)據(jù)保持部選擇信號(hào)14，是選擇新寫入外部輸入地址信號(hào)10的數(shù)據(jù)保持部108的信號(hào)。在由命中/未命中控制部104判斷為“不一致”的情況下，易失性存儲(chǔ)器控制信號(hào)15是至易失性存儲(chǔ)器101進(jìn)行想要的動(dòng)作的控制信號(hào)。非易失性存儲(chǔ)器控制信號(hào)16是至非易失性存儲(chǔ)器200的控制信號(hào)。
輸入輸出部105經(jīng)由數(shù)據(jù)總線22進(jìn)行易失性存儲(chǔ)器101和輸入輸出數(shù)據(jù)線17的數(shù)據(jù)輸入輸出。
非易失性存儲(chǔ)器200具備非易失性存儲(chǔ)單元201、存儲(chǔ)單元選擇部202和非易失性存儲(chǔ)器控制電路21，是非易失性地存儲(chǔ)數(shù)據(jù)的存儲(chǔ)器。
非易失性存儲(chǔ)單元201由具有非易失性特性的多個(gè)存儲(chǔ)單元構(gòu)成，將數(shù)據(jù)保存在指定的地址中。
存儲(chǔ)單元選擇部202輸出存儲(chǔ)單元選擇信號(hào)18，該存儲(chǔ)單元選擇信號(hào)18選擇與外部輸入地址信號(hào)10相對(duì)應(yīng)的非易失性存儲(chǔ)單元201的存儲(chǔ)單元。
非易失性存儲(chǔ)器控制部203根據(jù)外部輸入指令信號(hào)19和非易失性存儲(chǔ)器控制信號(hào)16，將存儲(chǔ)單元選擇控制信號(hào)20輸出到存儲(chǔ)單元選擇部202。而且，非易失性存儲(chǔ)器控制部203輸出輸入輸出使能信號(hào)21，該輸入輸出使能信號(hào)21控制輸入輸出部105和輸入輸出電路204的數(shù)據(jù)的輸入輸出動(dòng)作。
輸入輸出電路204進(jìn)行非易失性存儲(chǔ)器200和輸入輸出數(shù)據(jù)線17的數(shù)據(jù)的輸入輸出。輸入輸出電路204具有輸出非易失性存儲(chǔ)器200的讀出數(shù)據(jù)的三態(tài)輸出。
接著，說(shuō)明本實(shí)施方式的半導(dǎo)體存儲(chǔ)器件的動(dòng)作。
以下，對(duì)在讀出非易失性存儲(chǔ)器保持的數(shù)據(jù)的讀出動(dòng)作中，與外部輸入地址信號(hào)10相對(duì)應(yīng)的數(shù)據(jù)被保持在數(shù)據(jù)高速緩沖部100的情況、即讀命中的動(dòng)作進(jìn)行說(shuō)明。
圖2A是表示本實(shí)施方式的半導(dǎo)體存儲(chǔ)器件的讀命中動(dòng)作的時(shí)序圖。
如圖2A所示，XCE30是外部輸入指令信號(hào)19中包含的芯片使能信號(hào)，通過(guò)輸入L電平，使數(shù)據(jù)高速緩沖部100和非易失性存儲(chǔ)器200變?yōu)楣ぷ鳡顟B(tài)。
XWE31是外部輸入指令信號(hào)19中包含的至非易失性存儲(chǔ)器200的指示讀出或?qū)懭雱?dòng)作的信號(hào)，L電平指示寫入，H電平指示讀出。
R-HIT32是非易失性存儲(chǔ)器控制信號(hào)16中包含的讀命中識(shí)別信號(hào)。在讀出動(dòng)作中，外部輸入地址信號(hào)10和數(shù)據(jù)保持部108保持的數(shù)據(jù)一致時(shí)，R-HIT32為H電平。R-MIS_HIT33是非易失性存儲(chǔ)器控制信號(hào)16中包含的讀未命中識(shí)別信號(hào)。在讀出動(dòng)作中，外部輸入地址信號(hào)10和數(shù)據(jù)保持部108保持的數(shù)據(jù)不一致時(shí)，R-MIS_HIT33為H電平。
WL[n]34表示非易失性存儲(chǔ)單元201的被選擇的存儲(chǔ)單元中的存儲(chǔ)單元選擇線(字線)的狀態(tài)。CP[n]35表示非易失性存儲(chǔ)單元201的被選擇的存儲(chǔ)單元中的數(shù)據(jù)線(位(bit)線)的狀態(tài)。
非易失性存儲(chǔ)器重置信號(hào)36是存儲(chǔ)單元選擇控制信號(hào)20中包含的信號(hào)，用H電平來(lái)重置存儲(chǔ)單元選擇部202的非易失性存儲(chǔ)單元201的選擇動(dòng)作。
如圖2A所示，XCE30變?yōu)長(zhǎng)電平，接受該L電平后數(shù)據(jù)高速緩沖部100和非易失性存儲(chǔ)器200開始動(dòng)作。
非易失性存儲(chǔ)器200開始與外部輸入地址信號(hào)(EXT-ADDR)10相對(duì)應(yīng)的非易失性存儲(chǔ)單元201的存儲(chǔ)單元的選擇。進(jìn)行存儲(chǔ)單元的選擇動(dòng)作，例如直到存儲(chǔ)單元選擇線(WL[n])34的啟動(dòng)為止。即，非易失性存儲(chǔ)器200的存儲(chǔ)單元選擇部202選擇與外部輸入地址信號(hào)10相對(duì)應(yīng)的存儲(chǔ)單元選擇線(WL[n])34，使WL[n]34的信號(hào)電平為H電平。
與非易失性存儲(chǔ)器200的存儲(chǔ)單元選擇線34的選擇動(dòng)作并行地、在數(shù)據(jù)高速緩沖部100進(jìn)行如下的比較動(dòng)作。地址變換部102取入外部輸入地址信號(hào)10，變換為數(shù)據(jù)參照信號(hào)11。數(shù)據(jù)參照部106進(jìn)行多個(gè)數(shù)據(jù)保持部108保持的地址和數(shù)據(jù)參照信號(hào)11的數(shù)據(jù)一致/不一致的比較。數(shù)據(jù)參照部106輸出比較結(jié)果作為判斷信號(hào)12。例如，判斷信號(hào)12是與j個(gè)數(shù)據(jù)保持部108相對(duì)應(yīng)的j個(gè)信號(hào)，一致的數(shù)據(jù)保持部所對(duì)應(yīng)的判斷信號(hào)12為H電平，不一致的數(shù)據(jù)保持部所對(duì)應(yīng)的判斷信號(hào)12為L(zhǎng)電平。而且，多個(gè)數(shù)據(jù)保持部108保持各不相同的數(shù)據(jù)，j個(gè)判斷信號(hào)12之中的一個(gè)判斷信號(hào)12為H電平。
命中/未命中控制部104根據(jù)判斷信號(hào)12來(lái)判斷命中或未命中。即，命中/未命中控制部104根據(jù)判斷信號(hào)12，來(lái)判斷所輸入的外部輸入地址信號(hào)10和多個(gè)數(shù)據(jù)保持部108保持的地址是一致(命中)，還是不一致(未命中)。在所輸入的外部輸入地址信號(hào)10和多個(gè)數(shù)據(jù)保持部108保持的地址一致的情況下，讀命中識(shí)別信號(hào)(R-HIT)32為H電平。
命中/未命中控制部104輸出包括讀命中識(shí)別信號(hào)(R-HIT)32的非易失性存儲(chǔ)器控制信號(hào)16。非易失性存儲(chǔ)器控制部203根據(jù)非易失性存儲(chǔ)器控制信號(hào)16，輸出包括非易失性存儲(chǔ)器重置信號(hào)36的存儲(chǔ)單元選擇控制信號(hào)20，該非易失性存儲(chǔ)器重置信號(hào)36解除存儲(chǔ)單元選擇部202進(jìn)行的非易失性存儲(chǔ)單元201的選擇。存儲(chǔ)單元選擇部202根據(jù)存儲(chǔ)單元選擇控制信號(hào)20解除非易失性存儲(chǔ)單元201的選擇。也就是說(shuō)，使被選擇的存儲(chǔ)單元選擇線(WL[n]34)為非選擇狀態(tài)。為了下個(gè)周期的動(dòng)作，非易失性存儲(chǔ)器200為待機(jī)狀態(tài)。
解碼部107將判斷信號(hào)12解碼，輸出存儲(chǔ)器選擇信號(hào)13。根據(jù)存儲(chǔ)器選擇信號(hào)13選擇易失性存儲(chǔ)器101內(nèi)的對(duì)應(yīng)的數(shù)據(jù)區(qū)域。易失性存儲(chǔ)器101將對(duì)應(yīng)的數(shù)據(jù)輸出到數(shù)據(jù)總線22。輸入輸出部105將被輸出到數(shù)據(jù)總線22的數(shù)據(jù)，經(jīng)輸入輸出數(shù)據(jù)線17讀出到外部作為數(shù)據(jù)輸出。
如上所述，本實(shí)施方式的半導(dǎo)體存儲(chǔ)器件，在讀命中時(shí)，由XCE30啟動(dòng)非易失性存儲(chǔ)器200，進(jìn)行存儲(chǔ)器選擇線(WL[n])34的啟動(dòng)之前的動(dòng)作。與非易失性存儲(chǔ)器200的動(dòng)作并行，數(shù)據(jù)高速緩沖部100判斷外部輸入地址信號(hào)10和多個(gè)數(shù)據(jù)保持部108保持的地址一致或不一致。在外部輸入地址信號(hào)10和多個(gè)數(shù)據(jù)保持部108保持的地址一致的情況下，從易失性存儲(chǔ)器101讀出數(shù)據(jù)，輸出到輸入輸出數(shù)據(jù)線17。而且，刪除非易失性存儲(chǔ)器200的讀出動(dòng)作。
接著，對(duì)讀出動(dòng)作中，與外部輸入地址信號(hào)10相對(duì)應(yīng)的數(shù)據(jù)未被保持在數(shù)據(jù)高速緩沖部100的情況、即讀未命中的動(dòng)作進(jìn)行說(shuō)明。
圖2B是表示本發(fā)明的半導(dǎo)體存儲(chǔ)器件的讀未命中的動(dòng)作的時(shí)序圖。而且，與圖2A相同的要素附加相同的符號(hào)，并省略詳細(xì)說(shuō)明。
向外部輸入指令信號(hào)19(XCE)輸入了L電平后的、非易失性存儲(chǔ)器200中的存儲(chǔ)單元選擇線(WL[n])的啟動(dòng)動(dòng)作和數(shù)據(jù)緩沖部100中的數(shù)據(jù)參照部106進(jìn)行的一致/不一致判斷動(dòng)作，與前面說(shuō)明過(guò)的讀命中時(shí)的動(dòng)作相同，所以省略說(shuō)明。
數(shù)據(jù)保持部108保持的地址與外部輸入地址信號(hào)10的比較結(jié)果都為不一致的判斷結(jié)果，命中/未命中控制部104向讀未命中識(shí)別信號(hào)(R-MIS_HIT)33輸出H電平。命中/未命中控制部104將包括讀未命中識(shí)別信號(hào)33的非易失性存儲(chǔ)器控制信號(hào)16，輸出到非易失性存儲(chǔ)器控制部203。
非易失性存儲(chǔ)器控制部203利用非易失性存儲(chǔ)器控制信號(hào)16，進(jìn)行從非易失性存儲(chǔ)單元201讀出數(shù)據(jù)的數(shù)據(jù)線即CP[n]35的啟動(dòng)。非易失性存儲(chǔ)器200經(jīng)由輸入輸出部204，將數(shù)據(jù)輸出到輸入輸出數(shù)據(jù)線17。
而且，數(shù)據(jù)高速緩沖部100更新數(shù)據(jù)保持部108保持的地址、及與數(shù)據(jù)保持部108相對(duì)應(yīng)的易失性存儲(chǔ)器101的數(shù)據(jù)區(qū)域的保持?jǐn)?shù)據(jù)。也就是說(shuō)，由數(shù)據(jù)保持部選擇信號(hào)14選擇的數(shù)據(jù)保持部108，取入數(shù)據(jù)參照信號(hào)11的數(shù)據(jù)，更新保持的地址。輸入輸出部105將由輸入輸出部204輸出的數(shù)據(jù)，經(jīng)由數(shù)據(jù)總線22輸入易失性存儲(chǔ)器101。易失性存儲(chǔ)器101選擇與數(shù)據(jù)更新了的數(shù)據(jù)保持部108相對(duì)應(yīng)的區(qū)域，寫入由輸入輸出部105輸入的數(shù)據(jù)。
在此，基于同一信號(hào)進(jìn)行根據(jù)輸入輸出部204的Hi-Z(高阻)輸出來(lái)輸出非易失性存儲(chǔ)器200的讀出數(shù)據(jù)的定時(shí)(timing)的控制、以及輸入輸出部105的啟動(dòng)定時(shí)的控制。也就是說(shuō)，用輸入輸出部105將從輸入輸出部204輸出到輸入輸出數(shù)據(jù)線17的數(shù)據(jù)取入的定時(shí)控制，用對(duì)從非易失性存儲(chǔ)器200輸出數(shù)據(jù)的定時(shí)進(jìn)行規(guī)定的數(shù)據(jù)輸出使能信號(hào)21進(jìn)行。如圖2B所示，由數(shù)據(jù)輸出使能信號(hào)21啟動(dòng)輸入輸出部204，非易失性存儲(chǔ)器200的讀出數(shù)據(jù)輸出到輸入輸出數(shù)據(jù)線17。幾乎與輸入輸出部204的啟動(dòng)同時(shí)地啟動(dòng)輸入輸出部105，輸入輸出部105將輸入輸出數(shù)據(jù)線17的數(shù)據(jù)輸出到數(shù)據(jù)總線22。這樣一來(lái)，在從非易失性存儲(chǔ)器200輸出數(shù)據(jù)到輸入輸出數(shù)據(jù)線17之前的Hi-Z期間(中間電位狀態(tài))，防止啟動(dòng)輸入輸出部105、貫通電流流到輸入輸出部105的輸入級(jí)。
如上所述，本實(shí)施方式的半導(dǎo)體存儲(chǔ)器件，在讀未命中動(dòng)作中，由XCE30啟動(dòng)非易失性存儲(chǔ)器200，進(jìn)行存儲(chǔ)器選擇線(WL[n])34的啟動(dòng)之前的啟動(dòng)。與非易失性存儲(chǔ)器200的動(dòng)作并行，數(shù)據(jù)高速緩沖部100判斷外部輸入地址信號(hào)10和多個(gè)數(shù)據(jù)保持部108保持的地址一致或不一致。在外部輸入地址信號(hào)10和多個(gè)數(shù)據(jù)保持部108保持的地址不一致的情況下，啟動(dòng)非易失性存儲(chǔ)器200的CP[n]，從非易失性存儲(chǔ)器200讀出數(shù)據(jù)，輸出到輸出數(shù)據(jù)線24。而且，將讀出的數(shù)據(jù)寫入易失性存儲(chǔ)器101，將對(duì)應(yīng)的地址寫入數(shù)據(jù)保持部108。
這樣一來(lái)，本實(shí)施方式的半導(dǎo)體存儲(chǔ)器件同時(shí)開始非易失性存儲(chǔ)器200的讀出動(dòng)作和數(shù)據(jù)高速緩沖部100的比較動(dòng)作。非易失性存儲(chǔ)器200的讀出動(dòng)作在存儲(chǔ)器選擇線(WL[n])的選擇動(dòng)作之前進(jìn)行，然后進(jìn)行的數(shù)據(jù)線(CP[n])的選擇動(dòng)作，在數(shù)據(jù)高速緩沖部100的比較動(dòng)作結(jié)束后，比較動(dòng)作的結(jié)果是不一致的情況下(讀未命中時(shí))進(jìn)行，比較動(dòng)作的結(jié)果是一致的情況下(讀命中時(shí))不進(jìn)行。這樣一來(lái)，在讀未命中時(shí)，非易失性存儲(chǔ)器200的讀出動(dòng)作進(jìn)行到中途(存儲(chǔ)器選擇線的選擇動(dòng)作)，所以與現(xiàn)有的半導(dǎo)體存儲(chǔ)器件相比較，可以高速地進(jìn)行讀未命中動(dòng)作。在現(xiàn)有的半導(dǎo)體存儲(chǔ)器件中，命中/未命中的判斷結(jié)束后，開始非易失性存儲(chǔ)器200的讀出動(dòng)作。也就是說(shuō)，R-MIS_HIT33變?yōu)镠電平后，開始WL[n]34的選擇動(dòng)作。因此，本實(shí)施方式的半導(dǎo)體存儲(chǔ)器件在讀未命中動(dòng)作中，可以比現(xiàn)有技術(shù)高速地動(dòng)作，加速了WL[n]的選擇動(dòng)作所需要的時(shí)間的量、即圖2B所示的期間T1的量。
接著，說(shuō)明將數(shù)據(jù)寫入非易失性存儲(chǔ)器200的寫入動(dòng)作。
圖3A是表示本發(fā)明的半導(dǎo)體存儲(chǔ)器件的寫命中動(dòng)作的時(shí)序圖，圖3B是表示本發(fā)明的半導(dǎo)體存儲(chǔ)器件的寫未命中動(dòng)作的時(shí)序圖。而且，對(duì)于與圖2A和圖2B相同的要素附加同一符號(hào)，并省略詳細(xì)說(shuō)明。
如圖3A和圖3B所示，W-HIT37是非易失性存儲(chǔ)器控制信號(hào)16中包含的寫命中識(shí)別信號(hào)。在寫入動(dòng)作中，外部輸入地址信號(hào)10和數(shù)據(jù)保持部108保持的地址是一致的情況下，W-HIT37變?yōu)镠電平。W-MIS_HIT38是非易失性存儲(chǔ)器控制信號(hào)16中包含的寫未命中識(shí)別信號(hào)。在寫入動(dòng)作中，外部輸入地址信號(hào)10和數(shù)據(jù)保持部108保持的地址是不一致的情況下，W-MIS_HIT38變?yōu)镠電平。
INTWE39是非易失性存儲(chǔ)器200的內(nèi)部控制信號(hào)，是表示是否是寫入動(dòng)作的信息的寫入識(shí)別信號(hào)。INTWE39在寫入動(dòng)作時(shí)為H電平。
向XCE30輸入L電平，接受L電平后數(shù)據(jù)高速緩沖部100和非易失性存儲(chǔ)器200開始動(dòng)作。
在寫入動(dòng)作中，不像上述讀出動(dòng)作那樣通過(guò)外部輸入地址信號(hào)10和數(shù)據(jù)保持部108保持的地址的一致/不一致的比較結(jié)果來(lái)改變動(dòng)作。在識(shí)別了寫入動(dòng)作(INTWE39為H電平)的時(shí)刻，為動(dòng)作不由非易失性存儲(chǔ)器控制信號(hào)16控制的動(dòng)作順序(sequence)。也就是說(shuō)，無(wú)論非易失性存儲(chǔ)器控制信號(hào)16(W-HIT37和W-MIS_HIT38)如何，都啟動(dòng)存儲(chǔ)單元選擇信號(hào)18，進(jìn)行非易失性存儲(chǔ)器200的寫入動(dòng)作。
數(shù)據(jù)高速緩沖部100比較外部輸入地址信號(hào)10和數(shù)據(jù)保持部108保持的地址。在比較結(jié)果是一致的情況下，數(shù)據(jù)高速緩沖部100進(jìn)行保持一致的地址的數(shù)據(jù)保持部108所對(duì)應(yīng)的易失性存儲(chǔ)器101的數(shù)據(jù)區(qū)域的保持?jǐn)?shù)據(jù)的更新。在外部輸入地址信號(hào)10和數(shù)據(jù)保持部108保持的地址的比較結(jié)果是不一致的情況下，數(shù)據(jù)高速緩沖部100一起更新數(shù)據(jù)保持部108保持的地址、及與數(shù)據(jù)保持部108相對(duì)應(yīng)的易失性存儲(chǔ)器101的數(shù)據(jù)區(qū)域的保持?jǐn)?shù)據(jù)。
被更新的數(shù)據(jù)保持部108的動(dòng)作與讀出動(dòng)作的不一致時(shí)相同。用數(shù)據(jù)保持部選擇信號(hào)14所選擇的數(shù)據(jù)保持部108，讀入數(shù)據(jù)參照信號(hào)11的數(shù)據(jù)，更新保持的地址。數(shù)據(jù)高速緩沖部100選擇與更新了地址的數(shù)據(jù)保持部108相對(duì)應(yīng)的易失性存儲(chǔ)器101內(nèi)的數(shù)據(jù)區(qū)域，經(jīng)由輸入輸出部105和數(shù)據(jù)總線22取入從外部輸入到輸入輸出數(shù)據(jù)線17的寫入數(shù)據(jù)，進(jìn)行易失性存儲(chǔ)器101的數(shù)據(jù)更新。
如上所述，本實(shí)施方式的半導(dǎo)體存儲(chǔ)器件，在寫入動(dòng)作中，與命中/未命中判斷無(wú)關(guān)地進(jìn)行至非易失性存儲(chǔ)器200的寫入動(dòng)作。即，與數(shù)據(jù)高速緩沖部100的比較動(dòng)作同時(shí)地開始至非易失性存儲(chǔ)器200的寫入動(dòng)作，不等到比較動(dòng)作結(jié)束就進(jìn)行寫入動(dòng)作。這樣一來(lái)，與在命中/未命中動(dòng)作結(jié)束后開始至非易失性存儲(chǔ)器200的寫入動(dòng)作相比較，可以高速地進(jìn)行寫入動(dòng)作，且加速了與圖3A和圖3B所示的期間T2相應(yīng)的量。
如上所述，本實(shí)施方式的半導(dǎo)體存儲(chǔ)器件，在讀出動(dòng)作中，在數(shù)據(jù)高速緩沖部100中沒(méi)有與所期望的地址相對(duì)應(yīng)的數(shù)據(jù)的情況下(未命中時(shí))，在寫入動(dòng)作中，無(wú)論命中/未命中動(dòng)作如何，都通過(guò)使數(shù)據(jù)高速緩沖部100和非易失性存儲(chǔ)器200并行動(dòng)作，可以高速地進(jìn)行動(dòng)作。
而且，通過(guò)在讀出動(dòng)作的未命中時(shí)使易失性存儲(chǔ)器101的輸入輸出部105的啟動(dòng)定時(shí)與非易失性存儲(chǔ)器200的數(shù)據(jù)輸出定時(shí)匹配，可以在輸入輸出數(shù)據(jù)線17的Hi-Z期間，防止由易失性存儲(chǔ)器101的輸入輸出部105啟動(dòng)引起的貫通電流，謀求低功耗。
以下，說(shuō)明數(shù)據(jù)高速緩沖部100的詳細(xì)構(gòu)成和動(dòng)作。
首先，說(shuō)明數(shù)據(jù)高速緩沖部100的詳細(xì)構(gòu)成。
圖4是詳細(xì)地表示圖1所示半導(dǎo)體存儲(chǔ)器件的數(shù)據(jù)高速緩沖部100的構(gòu)成的圖。而且，對(duì)與圖1相同的要素附加同一符號(hào)，并省略詳細(xì)的說(shuō)明。
地址變換部102將m位的外部輸入地址信號(hào)10變換為互補(bǔ)的信號(hào)，輸出到數(shù)據(jù)參照信號(hào)11。地址變換部102利用數(shù)據(jù)參照信號(hào)11控制m組數(shù)據(jù)參照線(CD1/XCD1～CDm/XCDm)。例如，外部輸入地址信號(hào)10的最高位比特(bit)的數(shù)據(jù)為“1”的情況下，CD1為H電平，XCD1為L(zhǎng)電平。外部輸入地址信號(hào)10的最高位比特的數(shù)據(jù)為“0”的情況下，CD1為L(zhǎng)電平，XCD1為H電平。
命中/未命中控制部104向j條數(shù)據(jù)保持選擇線CW1～CWj輸出j位的數(shù)據(jù)保持部選擇信號(hào)14，該數(shù)據(jù)保持部選擇信號(hào)14對(duì)未命中時(shí)寫入數(shù)據(jù)參照信號(hào)11的地址的數(shù)據(jù)保持部108進(jìn)行選擇。而且，命中/未命中控制部104輸出地址控制信號(hào)41，該地址控制信號(hào)41規(guī)定地址變換部102取入外部輸入地址信號(hào)10的定時(shí)。
數(shù)據(jù)參照部106具備j個(gè)數(shù)據(jù)保持部108-1～108-j、數(shù)據(jù)參照線處理部141和j個(gè)一致判斷部143。而且，在不特別區(qū)分j個(gè)數(shù)據(jù)保持部108-1～108-j的情況下，表示為數(shù)據(jù)保持部108。
各數(shù)據(jù)保持部108具備m個(gè)數(shù)據(jù)保持比較元件140和1個(gè)數(shù)據(jù)保持比較元件145。m個(gè)數(shù)據(jù)保持比較元件140保持m位的地址。數(shù)據(jù)保持比較元件145與m個(gè)數(shù)據(jù)保持比較元件140相對(duì)應(yīng)，保持表示m個(gè)數(shù)據(jù)保持比較元件140保持的地址是否有效的信息。用共同的數(shù)據(jù)保持部選擇線CW1～CWj，來(lái)選擇與從數(shù)據(jù)參照線CD1/XCD1到數(shù)據(jù)參照線CDm/XCDm的m組數(shù)據(jù)參照線相對(duì)應(yīng)的m個(gè)數(shù)據(jù)保持比較元件140、以及與數(shù)據(jù)參照線DCD/XDCD相對(duì)應(yīng)的數(shù)據(jù)保持比較元件145。
數(shù)據(jù)參照線處理部141進(jìn)行數(shù)據(jù)參照線CD1/XCD1～CDm/XCDm的預(yù)充電等處理。
一致判斷部143按照判斷定時(shí)信號(hào)42的定時(shí)，根據(jù)一致判斷節(jié)點(diǎn)F1～Fj的信號(hào)電平，來(lái)判斷數(shù)據(jù)保持部108保持的地址和外部輸入地址信號(hào)10是否一致，輸出作為判斷結(jié)果的判斷信號(hào)12。各一致判斷部143與一致判斷節(jié)點(diǎn)F1～Fj的某一個(gè)相連接。
解碼部107利用判斷信號(hào)12發(fā)生j個(gè)存儲(chǔ)器選擇信號(hào)13-1～13-j，該j個(gè)存儲(chǔ)器選擇信號(hào)13-1～13-j選擇與各數(shù)據(jù)保持部108相對(duì)應(yīng)的易失性存儲(chǔ)器101的數(shù)據(jù)區(qū)域。而且，在不特別區(qū)分存儲(chǔ)器選擇信號(hào)13-1～13-j的情況下，表示為存儲(chǔ)器選擇信號(hào)13。
數(shù)據(jù)保持比較元件140和數(shù)據(jù)保持比較元件145是進(jìn)行1位的數(shù)據(jù)保持、以及保持著的數(shù)據(jù)和被輸入數(shù)據(jù)參照線的數(shù)據(jù)的比較的元件。如圖4所示，成陣列狀地配置j×(m+1)個(gè)數(shù)據(jù)保持比較元件140和數(shù)據(jù)保持比較元件145。
圖5是表示數(shù)據(jù)保持比較元件140的構(gòu)成的圖。而且，數(shù)據(jù)保持比較元件145也與圖5所示的數(shù)據(jù)保持比較元件140為同一構(gòu)成。
如圖5所時(shí)，數(shù)據(jù)保持比較元件140由進(jìn)行1位數(shù)據(jù)保持的數(shù)據(jù)保持部150和進(jìn)行1位數(shù)據(jù)比較的比較部160形成。在圖5中，CW表示數(shù)據(jù)保持部選擇線CW1～CWj之中與數(shù)據(jù)保持比較元件140相對(duì)應(yīng)的數(shù)據(jù)保持部選擇線。F表示一致判斷節(jié)點(diǎn)F1～Fj之中與數(shù)據(jù)保持比較元件140相對(duì)應(yīng)的一致判斷節(jié)點(diǎn)。CD/XCD表示數(shù)據(jù)參照線CD1/XCD1～CDm/XCDm和DCD/XDCD之中與數(shù)據(jù)保持比較元件140相對(duì)應(yīng)的數(shù)據(jù)參照線。A是保持在數(shù)據(jù)保持比較元件140中的數(shù)據(jù)，XA是保持在數(shù)據(jù)保持比較元件140中的數(shù)據(jù)的反轉(zhuǎn)(反相)信號(hào)。例如，在保持著數(shù)據(jù)“1”的情況下，A為H電平，XA為L(zhǎng)電平。在保持著數(shù)據(jù)“0”的情況下，A為L(zhǎng)電平，XA為H電平。
保持部150具備鎖存部151、晶體管152和153。鎖存部151是保持1位數(shù)據(jù)的鎖存電路。晶體管152和153例如是n型MOSFET。僅向數(shù)據(jù)保持比較元件140寫入的情況下，數(shù)據(jù)保持部選擇線CW為H電平，晶體管152和153導(dǎo)通，鎖存部151取入數(shù)據(jù)參照線CD/XCD的數(shù)據(jù)。
比較部160具備晶體管161～164。例如，晶體管161～164是n型MOSFET。
鎖存部151保持的地址A連接到晶體管161的柵極，一致判斷節(jié)點(diǎn)F連接到晶體管161的漏極。鎖存部151保持的地址的反轉(zhuǎn)信號(hào)XA連接到晶體管162的柵極，一致判斷節(jié)點(diǎn)F連接到晶體管162的漏極。被施加了外部輸入地址信號(hào)10的反轉(zhuǎn)信號(hào)的數(shù)據(jù)參照線XCD連接到晶體管163的柵極，晶體管161的源極連接到晶體管163的漏極，VSS連接到晶體管163的源極。被施加了外部輸入地址信號(hào)10的數(shù)據(jù)參照線CD連接到晶體管164的柵極，晶體管162的源極連接到晶體管164的漏極，VSS連接到晶體管164的源極。
在比較動(dòng)作中，一致判斷節(jié)點(diǎn)F被預(yù)充電到VDD。保持部150保持的數(shù)據(jù)A/XA和被輸入數(shù)據(jù)參照線CD/XCD的數(shù)據(jù)一致的情況下，晶體管161和163的其中之一導(dǎo)通，另一個(gè)關(guān)斷。同樣，晶體管162和164的其中之一導(dǎo)通，另一個(gè)關(guān)斷。因此，在數(shù)據(jù)是一致的情況下，一致判斷節(jié)點(diǎn)F保持被預(yù)充電的電平。在保持部150保持的數(shù)據(jù)A/XA和被輸入數(shù)據(jù)參照線CD/XCD的數(shù)據(jù)不一致的情況下，晶體管161和163的組或晶體管162和164的組中的一組導(dǎo)通，另一組關(guān)斷。因此，一致判斷節(jié)點(diǎn)F連接到VSS(GND)，變?yōu)長(zhǎng)電平。例如，在保持著數(shù)據(jù)1的情況(A是H電平及XA是L電平的情況)下，若向數(shù)據(jù)參照線輸入數(shù)據(jù)1(向CD輸入H電平，向XCD輸入L電平)，則由于A是H電平，所以晶體管161導(dǎo)通，由于XCD是L電平，所以晶體管163關(guān)斷。因此，在晶體管161和163的路徑中，一致判斷節(jié)點(diǎn)F未連接到VSS。而且，由于XA是L電平，所以晶體管162關(guān)斷，由于CD是H電平，所以晶體管164導(dǎo)通。因此，在晶體管162和164的路徑中，一致判斷節(jié)點(diǎn)F未連接到VSS。因此，數(shù)據(jù)一致的情況下，一致判斷節(jié)點(diǎn)F為H電平。而且，在保持著數(shù)據(jù)1(A是H電平及XA是L電平)，向數(shù)據(jù)參照線輸入數(shù)據(jù)0(向CD輸入L電平，向XCD輸入H電平)時(shí)，由于A是H電平，所以晶體管161導(dǎo)通，由于XCD是H電平，所以晶體管163導(dǎo)通。因此，在晶體管161和163的路徑中，一致判斷節(jié)點(diǎn)F連接到VSS。也就是說(shuō)，數(shù)據(jù)不一致的情況下，一致判斷節(jié)點(diǎn)F變?yōu)長(zhǎng)電平。
在一致判斷節(jié)點(diǎn)F上，連接著數(shù)據(jù)保持部108具備的m個(gè)數(shù)據(jù)保持比較元件140及1個(gè)數(shù)據(jù)保持比較元件145。若m個(gè)數(shù)據(jù)保持比較元件140及1個(gè)數(shù)據(jù)保持比較元件145之中有一個(gè)不一致，則一致判斷節(jié)點(diǎn)F為L(zhǎng)電平。而且，僅m個(gè)數(shù)據(jù)保持比較元件140及1個(gè)數(shù)據(jù)保持比較元件145全部一致的情況下，一致判斷節(jié)點(diǎn)F保持H電平。因此，在m個(gè)數(shù)據(jù)保持比較元件140和對(duì)應(yīng)的數(shù)據(jù)保持比較元件145的比較結(jié)果都一致的情況下，一致判斷部143判斷為數(shù)據(jù)保持部108保持的地址和外部輸入地址信號(hào)10一致。
如上所述，本實(shí)施方式的半導(dǎo)體存儲(chǔ)器件是成陣列狀地配置了具備保持部150和比較部160的多個(gè)數(shù)據(jù)保持比較元件140及145的構(gòu)成。而且，各數(shù)據(jù)保持比較元件140及145的比較部160僅具有將一致判斷節(jié)點(diǎn)F的電荷抽出的電路，各數(shù)據(jù)保持部108的m個(gè)數(shù)據(jù)保持比較元件140及數(shù)據(jù)保持比較元件145連接到同一一致判斷節(jié)點(diǎn)F。通過(guò)形成這樣的構(gòu)成，本實(shí)施方式的半導(dǎo)體存儲(chǔ)器件可以縮小數(shù)據(jù)高速緩存部100的布圖面積。而且，由于布置多個(gè)同一布圖的數(shù)據(jù)保持比較元件140及145，所以進(jìn)行數(shù)據(jù)高速緩沖部100的容量的變更等的情況下也可以容易地形成布圖。
接著，說(shuō)明比較動(dòng)作中的數(shù)據(jù)高速緩沖部100的詳細(xì)的動(dòng)作。
圖6(1)是本實(shí)施方式的半導(dǎo)體存儲(chǔ)器件的比較動(dòng)作一致的情況下的時(shí)序圖。而且，在圖6(1)中，外部輸入地址信號(hào)10和數(shù)據(jù)參照部106保持的地址是16位。而且，為了簡(jiǎn)化說(shuō)明，易失性存儲(chǔ)器101及非易失性存儲(chǔ)器200的各地址中保持的數(shù)據(jù)為1位。
圖6(1)所示的A1/XA1是數(shù)據(jù)保持部108-1中保持的16位地址，A2/XA2是數(shù)據(jù)保持部108-2中保持的16位地址。
DA1/XDA1是與數(shù)據(jù)保持部108-1相對(duì)應(yīng)的易失性存儲(chǔ)器101的區(qū)域中保持的數(shù)據(jù)。DA2/XDA2是與數(shù)據(jù)保持部108-2相對(duì)應(yīng)的易失性存儲(chǔ)器101的區(qū)域中保持的數(shù)據(jù)。
命中/未命中控制部104利用XCE30的下降沿來(lái)生成地址控制信號(hào)41。地址變換部102按照地址控制信號(hào)41的定時(shí)，取入外部輸入地址信號(hào)10，輸出數(shù)據(jù)參照信號(hào)11。如圖6(1)所示，例如，外部輸入地址信號(hào)10是16位，地址變換部102取入數(shù)據(jù)“FFFF”。地址變換部102將與數(shù)據(jù)“FFFF”相對(duì)應(yīng)的信號(hào)輸出到數(shù)據(jù)參照線CD1/XCD1～CD16/XCD16。也就是說(shuō)，向數(shù)據(jù)參照線CD1～CD16輸出H電平，向數(shù)據(jù)參照線XCD1～XCD16輸出L電平。
在待機(jī)時(shí)，數(shù)據(jù)參照線CD1/XCD1～CD16/XCD16都預(yù)充電到VSS，按照地址控制信號(hào)41的定時(shí)來(lái)停止預(yù)充電。
在待機(jī)時(shí)，一致判斷節(jié)點(diǎn)F1～F16被充電到VDD。
若數(shù)據(jù)參照線CD1/XCD1～CD16/XCD16變?yōu)榕c外部輸入地址信號(hào)10相對(duì)應(yīng)的信號(hào)電平，則各數(shù)據(jù)保持比較元件140進(jìn)行與保持的地址之間的比較。在數(shù)據(jù)保持部108-1中，保持著的地址A1/XA1與外部輸入地址信號(hào)10都是“FFFF”，是一致的，所以一致判斷節(jié)點(diǎn)F1保持VDD。而且，由于數(shù)據(jù)保持部108-2～108-j保持的地址和外部輸入地址信號(hào)10不一致，所以一致判斷節(jié)點(diǎn)F2～Fj變?yōu)長(zhǎng)電平。
一致判斷部143按照判斷定時(shí)信號(hào)42的定時(shí)，根據(jù)一致判斷節(jié)點(diǎn)F1～Fj進(jìn)行數(shù)據(jù)保持部108的一致/不一致的判斷。也就是說(shuō)，一致判斷節(jié)點(diǎn)F1～Fj為H電平的情況下判斷為一致，一致判斷節(jié)點(diǎn)F1～Fj為L(zhǎng)電平的情況下判斷為不一致。一致判斷部143輸出一致/不一致的判斷結(jié)果作為判斷信號(hào)12。
解碼部107根據(jù)判斷信號(hào)12輸出存儲(chǔ)器選擇信號(hào)13。由于數(shù)據(jù)保持部108-1保持的地址和外部輸入地址信號(hào)10一致，所以向與數(shù)據(jù)保持部108-1相對(duì)應(yīng)的存儲(chǔ)器選擇信號(hào)13-1輸出H電平。而且，向存儲(chǔ)器選擇信號(hào)13-2～13-j輸出L電平。
利用存儲(chǔ)器選擇信號(hào)13選擇易失性存儲(chǔ)器101對(duì)應(yīng)的區(qū)域。也就是說(shuō)，選擇與存儲(chǔ)器選擇信號(hào)13-1相對(duì)應(yīng)的易失性存儲(chǔ)器101的區(qū)域，讀出數(shù)據(jù)DA1/XDA1。
圖6(2)是本實(shí)施方式的半導(dǎo)體存儲(chǔ)器件的比較動(dòng)作不一致的情況下的時(shí)序圖。而且，雖然未圖示出，但數(shù)據(jù)保持部108-3～108-j保持的數(shù)據(jù)A3/XA3～Aj/XAj都不是“FFF0/000F”。
命中/未命中控制部104利用XCE30的下降沿來(lái)生成地址控制信號(hào)41。地址變換部102按照地址控制信號(hào)41的定時(shí)，取入外部輸入地址信號(hào)10，輸出數(shù)據(jù)參照信號(hào)11。地址變換部102將與數(shù)據(jù)“FFF0”相對(duì)應(yīng)的信號(hào)輸出到數(shù)據(jù)參照線CD1/XCD1～CD16/XCD16。例如，向數(shù)據(jù)參照線CD1～CD12及XCD13～XCD16輸出H電平，向數(shù)據(jù)參照線CD13～CD16及XCD1～XCD12輸出L電平。
若數(shù)據(jù)參照線CD1/XCD1～CD16/XCD16變?yōu)榕c外部輸入地址信號(hào)10相對(duì)應(yīng)的信號(hào)電平，則各數(shù)據(jù)保持比較元件140進(jìn)行與保持著的數(shù)據(jù)之間的比較。由于數(shù)據(jù)保持部108-1～108-j中保持的地址和外部輸入地址信號(hào)不一致，所以一致判斷節(jié)點(diǎn)F1～Fj變?yōu)長(zhǎng)電平。一致判斷部143根據(jù)一致判斷節(jié)點(diǎn)F1～Fj輸出不一致的判斷結(jié)果作為判斷信號(hào)12。
命中/未命中控制部104根據(jù)判斷信號(hào)12，在不一致的情況下，使根據(jù)內(nèi)部地址生成的數(shù)據(jù)保持部選擇線CW1～CWj之一為H電平。例如，如圖6(2)所示，CW2變?yōu)镠電平。向數(shù)據(jù)保持部108-2的16個(gè)數(shù)據(jù)保持比較元件140寫入數(shù)據(jù)參照線CD1/XCD1～CD16/XCD16的數(shù)據(jù)。也就是說(shuō)，在數(shù)據(jù)保持部108-2保存的數(shù)據(jù)A2/XA2中保持“FFF0/000F”。
若在數(shù)據(jù)保持部108-2保存的地址A2/XA2中保持“FFF0/000F”，則與數(shù)據(jù)保持部108-2相對(duì)應(yīng)的存儲(chǔ)器選擇信號(hào)13-2變?yōu)镠電平，選擇對(duì)應(yīng)的易失性存儲(chǔ)器101的數(shù)據(jù)區(qū)域。對(duì)應(yīng)的易失性存儲(chǔ)器101的數(shù)據(jù)區(qū)域更新為由非易失性存儲(chǔ)器200讀出的數(shù)據(jù)。例如，從非易失性200讀出的數(shù)據(jù)為“1”的情況下，DA2/XDA2更新為“1/0”。
接著，說(shuō)明本實(shí)施方式的半導(dǎo)體存儲(chǔ)器件的初始化動(dòng)作。
數(shù)據(jù)保持比較元件140保持的地址不穩(wěn)定的情況下，仍舊進(jìn)行存取則會(huì)引起誤動(dòng)作。例如，在電源接通時(shí)等，數(shù)據(jù)保持比較元件140保持的地址不穩(wěn)定。于是，需要用于在數(shù)據(jù)保持比較元件140中設(shè)定正確的數(shù)據(jù)的初始化動(dòng)作。
本實(shí)施方式的半導(dǎo)體存儲(chǔ)器件將表示數(shù)據(jù)高速緩沖部100中保持的數(shù)據(jù)是否有效的信息，保持在數(shù)據(jù)保持比較元件145中。在初始化動(dòng)作中，數(shù)據(jù)高速緩沖部100在數(shù)據(jù)保持部比較元件145中，寫入表示數(shù)據(jù)高速緩沖部100保持的數(shù)據(jù)是無(wú)效的信息。而且，在更新了數(shù)據(jù)高速緩沖部100保持的數(shù)據(jù)之后，在數(shù)據(jù)保持比較元件145中寫入表示保持的數(shù)據(jù)是有效的信息。這樣一來(lái)，在初始化動(dòng)作中，不需要將非易失性存儲(chǔ)器200的數(shù)據(jù)復(fù)制到數(shù)據(jù)高速緩沖部100中，所以可以高速地進(jìn)行初始化動(dòng)作。
圖7是表示本實(shí)施方式的半導(dǎo)體存儲(chǔ)器件的初始化動(dòng)作的時(shí)序圖。圖7(1)是表示數(shù)據(jù)保持比較元件145的初始化動(dòng)作的時(shí)序圖。
圖7所示的AD1/XAD1是數(shù)據(jù)保持部108-1的數(shù)據(jù)保持比較元件145保持的數(shù)據(jù)。
通過(guò)作為電源接通時(shí)的信號(hào)的電源接通信號(hào)43，數(shù)據(jù)參照線處理部146將VDD/VSS(“1/0”)施加在之前都充電到VSS的數(shù)據(jù)參照線DCD/XDCD。而且，數(shù)據(jù)保持部選擇線CW1～CWj變?yōu)镠電平。這樣一來(lái)，在j個(gè)數(shù)據(jù)保持比較元件145中保持?jǐn)?shù)據(jù)“1/0”。
不啟動(dòng)地址控制信號(hào)41及判斷定時(shí)信號(hào)42(保持VSS不變)，數(shù)據(jù)參照線CD1/XCD1～CD16/XCD16維持VSS預(yù)充電，一致/不一致判斷功能停止。
如上所述，在j個(gè)數(shù)據(jù)保持比較元件145保持的數(shù)據(jù)AD1/XAD1～ADj/XADj中保持?jǐn)?shù)據(jù)“1/0”，初始化動(dòng)作結(jié)束。
圖7(2)是表示初始化動(dòng)作后的比較動(dòng)作的時(shí)序圖。
在電源接通動(dòng)作后的存取時(shí)，數(shù)據(jù)參照線處理部146在數(shù)據(jù)參照線DCD/XDCD上施加與初始化動(dòng)作時(shí)相反的數(shù)據(jù)即VSS/VDD(“0/1”)。數(shù)據(jù)保持比較元件145對(duì)保持的數(shù)據(jù)與表示數(shù)據(jù)保持部108的數(shù)據(jù)是有效的信息的數(shù)據(jù)(“0/1”)是否一致進(jìn)行比較。通過(guò)初始化動(dòng)作，j個(gè)數(shù)據(jù)保持比較元件145保持的數(shù)據(jù)是“0/1”，所以數(shù)據(jù)保持比較元件145保持的數(shù)據(jù)和數(shù)據(jù)參照線DCD/XDCD的數(shù)據(jù)為不一致。這樣一來(lái)，一致判斷節(jié)點(diǎn)F1～Fj為L(zhǎng)電平，一致判斷部143輸出不一致的判斷結(jié)果。也就是說(shuō)，在初始化動(dòng)作后，與外部輸入地址信號(hào)10和各數(shù)據(jù)保持部108保持的數(shù)據(jù)無(wú)關(guān)，進(jìn)行不一致的判斷。
在進(jìn)行不一致的判斷后，進(jìn)行與上述不一致相同的動(dòng)作，由數(shù)據(jù)保持部選擇線CW1選擇的數(shù)據(jù)保持部108-1的保持?jǐn)?shù)據(jù)A1/XA1、和由與數(shù)據(jù)保持部108-1相對(duì)應(yīng)的存儲(chǔ)器選擇信號(hào)13-1選擇的易失性存儲(chǔ)器101的數(shù)據(jù)區(qū)域被更新。也就是說(shuō)，如圖7(2)所示，數(shù)據(jù)保持部108-1保持的數(shù)據(jù)A1/XA1被更新為“FFF0/0000F”。而且，在非易失性存儲(chǔ)器200的對(duì)應(yīng)的地址中保持的數(shù)據(jù)為“1”的情況下，與數(shù)據(jù)保持部108-1相對(duì)應(yīng)的易失性存儲(chǔ)器101的數(shù)據(jù)區(qū)域的數(shù)據(jù)DA1/XDA1變?yōu)椤?/0”。
與數(shù)據(jù)保持部108-1相對(duì)應(yīng)的數(shù)據(jù)保持比較元件145保持的數(shù)據(jù)DA1/XDA1，與數(shù)據(jù)保持部108保持的數(shù)據(jù)A1/XA1的更新同時(shí)地，被更新為數(shù)據(jù)參照線DCD/XDCD上施加的數(shù)據(jù)“0/1”。
這樣一來(lái)，被更新的數(shù)據(jù)保持部108-1的數(shù)據(jù)保持比較元件145保持相對(duì)于數(shù)據(jù)參照線DCD/XDCD為“一致”的數(shù)據(jù)。因此，以后不對(duì)數(shù)據(jù)保持比較元件145的保持?jǐn)?shù)據(jù)進(jìn)行律速(決定全體的速度)的“不一致”判斷。也就是說(shuō)，使數(shù)據(jù)保持比較元件140的比較結(jié)果被反映在一致判斷部143的判斷結(jié)果上。以后，在全部數(shù)據(jù)保持部108被初始化之前進(jìn)行同樣的動(dòng)作。
如上所述，在數(shù)據(jù)保持部108保持的地址及對(duì)應(yīng)的易失性存儲(chǔ)器101的區(qū)域中保持的數(shù)據(jù)被變更之前(寫入有效數(shù)據(jù)之前)，通過(guò)數(shù)據(jù)保持比較元件145保持的數(shù)據(jù)，使數(shù)據(jù)保持部108保持的地址為無(wú)效，在數(shù)據(jù)保持部108中寫入地址后，數(shù)據(jù)保持部108保持的地址為有效。
如上所述，本實(shí)施方式的半導(dǎo)體存儲(chǔ)器件，在數(shù)據(jù)保持部108具有的數(shù)據(jù)保持比較元件145中，保持表示數(shù)據(jù)保持部108保持的數(shù)據(jù)是否有效的信息。在初始化動(dòng)作時(shí)，數(shù)據(jù)保持比較元件145保持表示數(shù)據(jù)保持部108保持的地址是無(wú)效的信息。這樣一來(lái)，由于初始化動(dòng)作后的讀出動(dòng)作中的外部輸入地址信號(hào)10與數(shù)據(jù)保持部108保持的地址的比較動(dòng)作被判斷為不一致，所以不會(huì)誤使用無(wú)效的數(shù)據(jù)。而且，在數(shù)據(jù)保持部108中寫入了地址的情況下，對(duì)應(yīng)的數(shù)據(jù)保持比較元件145保持表示數(shù)據(jù)保持部108保持的地址是有效的信息。以后，更新了地址的數(shù)據(jù)保持部108通常地動(dòng)作。
這樣一來(lái)，本實(shí)施方式的半導(dǎo)體存儲(chǔ)器件，作為初始化動(dòng)作，僅進(jìn)行在數(shù)據(jù)保持比較元件145中寫入表示數(shù)據(jù)保持部108保持的數(shù)據(jù)是無(wú)效的信息的動(dòng)作。因此，與現(xiàn)有的半導(dǎo)體存儲(chǔ)器件中的初始化動(dòng)作、即將非易失性存儲(chǔ)器200的數(shù)據(jù)復(fù)制到易失性存儲(chǔ)器100中的動(dòng)作相比較，可以高速地進(jìn)行初始化動(dòng)作。
而且，本發(fā)明的半導(dǎo)體存儲(chǔ)器件，通過(guò)從保持非易失性存儲(chǔ)器200的數(shù)據(jù)的一部分的易失性存儲(chǔ)器101中讀出數(shù)據(jù)，減少對(duì)非易失性存儲(chǔ)器200的讀出次數(shù)。因此，可以延長(zhǎng)半導(dǎo)體存儲(chǔ)器件的壽命。
而且，本實(shí)施方式的半導(dǎo)體存儲(chǔ)器件，是成陣列狀地配置具備保持部150和比較部160的多個(gè)數(shù)據(jù)保持比較元件140及145的構(gòu)成。而且，各數(shù)據(jù)保持比較元件140及145的比較部160僅具有將一致判斷節(jié)點(diǎn)F的電荷抽出的電路，各數(shù)據(jù)保持部108的m個(gè)數(shù)據(jù)保持比較元件140及數(shù)據(jù)保持比較元件145被連接到同一一致判斷節(jié)點(diǎn)F。通過(guò)形成這樣的構(gòu)成，本實(shí)施方式的半導(dǎo)體存儲(chǔ)器件可以縮小數(shù)據(jù)高速緩沖部100的布圖面積。而且，由于配置多個(gè)同一布圖的數(shù)據(jù)保持比較元件140及145，所以在進(jìn)行數(shù)據(jù)高速緩沖部100的容量的變更等情況下也可以容易地形成布圖。
而且，本實(shí)施方式的半導(dǎo)體存儲(chǔ)器件，讀出動(dòng)作中在數(shù)據(jù)高速緩沖部100中沒(méi)有與期望的地址相對(duì)應(yīng)的數(shù)據(jù)的情況下(未命中時(shí))，寫入動(dòng)作中無(wú)論命中/未命中動(dòng)作如何，都可以通過(guò)使數(shù)據(jù)高速緩沖部100和非易失性存儲(chǔ)器200并行地動(dòng)作，而高速地進(jìn)行動(dòng)作。
而且，通過(guò)在讀出動(dòng)作的未命中時(shí)使易失性存儲(chǔ)器101的輸入輸出部105的啟動(dòng)定時(shí)與非易失性存儲(chǔ)器200的數(shù)據(jù)輸出定時(shí)匹配，從而輸入輸出數(shù)據(jù)線17在Hi-Z期間，可以防止由易失性存儲(chǔ)器101的輸入輸出部105啟動(dòng)引起的貫通電流，謀求低功耗。
以上，說(shuō)明了本發(fā)明實(shí)施方式涉及的半導(dǎo)體存儲(chǔ)器件，但本發(fā)明并不限于該實(shí)施方式。
例如，在上述說(shuō)明中，外部輸入地址信號(hào)10和數(shù)據(jù)保持部108保持的數(shù)據(jù)為16位，但不限于此。
而且，在上述說(shuō)明中，從非易失性存儲(chǔ)器200讀出的數(shù)據(jù)及易失性存儲(chǔ)器101中保持的數(shù)據(jù)是1位數(shù)據(jù)，但不限于此。例如，也能以字節(jié)、字為單位在非易失性存儲(chǔ)器200及易失性存儲(chǔ)器101中保持?jǐn)?shù)據(jù)。
而且，在上述說(shuō)明中，在不一致的情況下更新數(shù)據(jù)保持部108-2的地址，但也可以更新其他數(shù)據(jù)保持部的地址。
而且，在上述說(shuō)明中，在數(shù)據(jù)保持比較元件145的初始化中，選擇CW1～CWj并同時(shí)將數(shù)據(jù)設(shè)置在全部數(shù)據(jù)保持比較元件145中，但不限于此。例如，也能夠以分時(shí)的方式對(duì)各數(shù)據(jù)保持比較元件145進(jìn)行設(shè)定，也能夠以分時(shí)的方式對(duì)多個(gè)數(shù)據(jù)保持比較元件145的每一個(gè)進(jìn)行設(shè)定。
而且，在上述說(shuō)明中，在電源接通時(shí)進(jìn)行數(shù)據(jù)保持比較元件145的初始化動(dòng)作，但不限于此。例如，可以在系統(tǒng)等中不切斷電源就進(jìn)行存儲(chǔ)器的重置，在這樣的重置動(dòng)作中進(jìn)行初始化動(dòng)作。例如，非易失性存儲(chǔ)器200、易失性存儲(chǔ)器100及數(shù)據(jù)參照部106之中至少一個(gè)的重置時(shí)進(jìn)行初始化動(dòng)作。
(實(shí)施方式2)實(shí)施方式2的半導(dǎo)體存儲(chǔ)器件，通過(guò)設(shè)置測(cè)試電路，可以任意改變數(shù)據(jù)保持部108保持的地址。
圖8是表示實(shí)施方式2的半導(dǎo)體存儲(chǔ)器件的數(shù)據(jù)高速緩沖部100的構(gòu)成的圖。而且，對(duì)與圖4相同的要素附加同一符號(hào)，并省略詳細(xì)說(shuō)明。
圖8所示的半導(dǎo)體存儲(chǔ)器件，在命中/未命中控制部104中具備地址切換部180和輸入輸出部181，這一點(diǎn)與實(shí)施方式1的半導(dǎo)體存儲(chǔ)器件不同。
地址切換部180根據(jù)外部輸入地址信號(hào)10和表示是測(cè)試模式的從外部輸入的測(cè)試模式信號(hào)81，控制命中/未命中控制部104中的數(shù)據(jù)保持部108的選擇。也就是說(shuō)，地址切換部180控制數(shù)據(jù)保持部選擇信號(hào)14的生成。
輸入輸出部181通過(guò)地址切換部180輸出的測(cè)試輸入輸出控制信號(hào)82，進(jìn)行輸入輸出數(shù)據(jù)線17和數(shù)據(jù)參照線處理部141的數(shù)據(jù)的輸入輸出。
本實(shí)施方式的半導(dǎo)體存儲(chǔ)器件，用地址切換部180根據(jù)外部輸入地址信號(hào)10和測(cè)試模式信號(hào)81使任意的數(shù)據(jù)保持部選擇線CW1～CWj為H電平，從而可以選擇任意的數(shù)據(jù)保持部108。而且，經(jīng)由輸入輸出數(shù)據(jù)線17及輸入輸出部181取入從外部輸入的信號(hào)，將對(duì)應(yīng)的信號(hào)輸出到數(shù)據(jù)參照線CD1/XCD1～CD16/XCD16及DCD/XDCD，從而可以任意地改變數(shù)據(jù)保持比較元件140及145保持的數(shù)據(jù)。而且，可以經(jīng)由輸入輸出部181及數(shù)據(jù)輸入輸出線17，將數(shù)據(jù)保持比較元件140及145保持的數(shù)據(jù)輸出到外部(測(cè)試時(shí)的讀出動(dòng)作)。
這樣一來(lái)，本實(shí)施方式的半導(dǎo)體存儲(chǔ)器件可以提高檢查和評(píng)價(jià)的自由度。
而且，在上述說(shuō)明中，將地址切換部180設(shè)置在命中/未命中控制部104中，但也可以設(shè)置在數(shù)據(jù)保持比較元件140和數(shù)據(jù)保持比較元件145之間。
圖9是表示將地址切換部180設(shè)置在數(shù)據(jù)保持比較元件140和數(shù)據(jù)保持比較元件145之間的半導(dǎo)體存儲(chǔ)器件的數(shù)據(jù)高速緩沖部100的構(gòu)成的圖。如圖9所示，通過(guò)將地址切換部180設(shè)置在數(shù)據(jù)保持比較元件140和數(shù)據(jù)保持比較元件145之間，可以進(jìn)行分別地選擇數(shù)據(jù)保持比較元件140和數(shù)據(jù)保持比較元件145的控制。即，地址切換部180進(jìn)行選擇數(shù)據(jù)保持比較元件140及數(shù)據(jù)保持比較元件145中的至少一個(gè)的控制。
這樣一來(lái)，本實(shí)施方式的半導(dǎo)體存儲(chǔ)器件，通過(guò)地址切換部180分別更新所選擇的數(shù)據(jù)保持比較元件140保持的地址及數(shù)據(jù)保持比較元件145保持的信息。也就是說(shuō)，可以僅改變數(shù)據(jù)保持比較元件140及數(shù)據(jù)保持比較元件145之中的一個(gè)的數(shù)據(jù)。因此，可以容易地改變表示數(shù)據(jù)保持比較元件145保持的數(shù)據(jù)保持比較元件140保持的地址是否有效的信息，所以可以提高檢查及評(píng)價(jià)的效率。
而且，由于可以分別地控制數(shù)據(jù)保持比較元件145，所以可以使任意的數(shù)據(jù)保持部108為不使用狀態(tài)。例如，在出貨檢查中，可以使有不良的數(shù)據(jù)保持部108為不使用狀態(tài)。此時(shí)，將出貨檢查的不良位(有不良的數(shù)據(jù)保持部108)的信息存儲(chǔ)在非易失性存儲(chǔ)器(非易失性存儲(chǔ)器200的一部分等)或金屬熔絲等，在電源接通時(shí)讀出不良位的信息，控制有不良的數(shù)據(jù)保持部108的數(shù)據(jù)保持比較元件145的數(shù)據(jù)保持部選擇線CW1～CWj的信號(hào)，從而使有不良的數(shù)據(jù)保持部108為不使用。例如，地址切換部180進(jìn)行的控制，對(duì)有不良的數(shù)據(jù)保持部108的數(shù)據(jù)保持比較元件145，僅進(jìn)行初始化動(dòng)作，更新了數(shù)據(jù)保持部108保持的數(shù)據(jù)的情況下，通過(guò)不選擇數(shù)據(jù)保持比較元件145的數(shù)據(jù)保持部選擇線CW1～CWj，而不更新數(shù)據(jù)保持比較元件145的數(shù)據(jù)。這樣一來(lái)，由于有不良的數(shù)據(jù)保持比較元件145保持表示一直對(duì)應(yīng)的數(shù)據(jù)保持部108保持的地址是無(wú)效的信息，所以對(duì)應(yīng)的數(shù)據(jù)保持部108的地址為無(wú)效。
而且，也可以在數(shù)據(jù)保持比較元件140和數(shù)據(jù)保持比較元件145之間，設(shè)置具備地址切換部180的命中/未命中控制部104。
圖10是表示在數(shù)據(jù)保持比較元件140和數(shù)據(jù)保持比較元件145之間設(shè)置了具備地址切換部180的命中/未命中控制部104的半導(dǎo)體存儲(chǔ)器件的數(shù)據(jù)高速緩沖部100的構(gòu)成的圖。
如圖10所示，通過(guò)在數(shù)據(jù)保持比較元件140和數(shù)據(jù)保持比較元件145之間設(shè)置了具備地址切換部180的命中/未命中控制部104，可以得到與圖9所示的半導(dǎo)體存儲(chǔ)器件相同的效果，還可以通過(guò)功能集中而削減塊間的布線。因此，可以抑制半導(dǎo)體存儲(chǔ)器件的布圖面積的擴(kuò)大。
(實(shí)施方式3)本實(shí)施方式2的半導(dǎo)體存儲(chǔ)器件，在測(cè)試時(shí)的數(shù)據(jù)保持比較元件140及145保持的數(shù)據(jù)的讀出動(dòng)作中，若鎖存部151的驅(qū)動(dòng)能力不充分，則鎖存部151保持的鎖存數(shù)據(jù)可能因數(shù)據(jù)參照線CD/XCD的寄生電容而被破壞。與之相對(duì)，本實(shí)施方式3的半導(dǎo)體存儲(chǔ)器件的數(shù)據(jù)保持比較元件，通過(guò)分別地具有讀出用的數(shù)據(jù)路徑和寫入用的數(shù)據(jù)路徑，在測(cè)試時(shí)的讀出動(dòng)作中，防止保持?jǐn)?shù)據(jù)被破壞。
圖11是表示實(shí)施方式3的數(shù)據(jù)保持比較元件的構(gòu)成的圖。圖11所示的數(shù)據(jù)保持比較元件340具備圖5所示的數(shù)據(jù)保持比較元件140的構(gòu)成要素，還具備讀出數(shù)據(jù)輸出部341。而且，對(duì)與圖5相同的要素附加同一符號(hào)，并省略詳細(xì)說(shuō)明。
讀出數(shù)據(jù)輸出部341具備晶體管342～347。例如，晶體管342～347是n型MOSFET。
晶體管342的柵極連接到鎖存部151的保持?jǐn)?shù)據(jù)A，漏極連接到VDD，源極連接到晶體管343的漏極。晶體管343的柵極連接到鎖存部151的反轉(zhuǎn)保持?jǐn)?shù)據(jù)XA，漏極連接到晶體管342的源極，源極連接到VSS。通過(guò)上述構(gòu)成，晶體管342及343驅(qū)動(dòng)并輸出鎖存部151保持的數(shù)據(jù)。
晶體管344是形成在晶體管342及343與數(shù)據(jù)參照線CD之間的通路晶體管。在晶體管344的柵極上，連接著讀選擇線CR。在測(cè)試時(shí)的讀出動(dòng)作中，所選擇的數(shù)據(jù)保持比較元件340的讀選擇線CR為H電平。
晶體管345的柵極連接到鎖存部151的反轉(zhuǎn)保持?jǐn)?shù)據(jù)XA，漏極連接到VDD，源極連接到晶體管346的漏極。晶體管346的柵極連接到鎖存部151的保持?jǐn)?shù)據(jù)A，漏極連接到晶體管345的源極，源極連接到VSS。通過(guò)上述構(gòu)成，晶體管345及346驅(qū)動(dòng)并輸出鎖存部151保持的數(shù)據(jù)的反轉(zhuǎn)信號(hào)。
晶體管347是形成在晶體管345及346與數(shù)據(jù)參照線XCD之間的通路晶體管。
圖12A、圖12B及圖12C是表示圖11所示的數(shù)據(jù)保持比較元件340的動(dòng)作的時(shí)序圖。圖12A是表示數(shù)據(jù)保持比較元件340的比較動(dòng)作時(shí)的動(dòng)作的時(shí)序圖。如圖12A所示，在比較動(dòng)作時(shí)，讀選擇線CR是L電平，晶體管344及347關(guān)斷。比較動(dòng)作時(shí)的其他部分的動(dòng)作與圖5所示的數(shù)據(jù)保持比較元件140相同。
圖12B是表示數(shù)據(jù)保持比較元件340的測(cè)試時(shí)的讀出動(dòng)作的時(shí)序圖。如圖12B所示，在測(cè)試時(shí)的讀出動(dòng)作中，所選擇的數(shù)據(jù)保持比較元件340的讀選擇線CR是H電平。這樣一來(lái)，晶體管344及347導(dǎo)通，鎖存部151保持的數(shù)據(jù)輸出到數(shù)據(jù)參照線CD/XCD。也就是說(shuō)，鎖存部151的保持?jǐn)?shù)據(jù)A輸出到數(shù)據(jù)參照線CD，鎖存部151的反轉(zhuǎn)保持?jǐn)?shù)據(jù)XA輸出到數(shù)據(jù)參照線XCD。
圖12C是表示數(shù)據(jù)保持比較元件340的數(shù)據(jù)寫入動(dòng)作(寫入動(dòng)作或未命中時(shí)等)的時(shí)序圖。如圖12C所示，在數(shù)據(jù)寫入動(dòng)作時(shí)，讀選擇線CR是L電平，晶體管344及347關(guān)斷。而且，所選擇的數(shù)據(jù)保持比較元件340的數(shù)據(jù)保持部選擇線CW為H電平，晶體管152及153導(dǎo)通。而且，數(shù)據(jù)寫入動(dòng)作時(shí)的其他部分的動(dòng)作與圖5所示的數(shù)據(jù)保持比較元件140相同。
如上所述，本實(shí)施方式的數(shù)據(jù)保持比較元件340，在圖12C所示的數(shù)據(jù)寫入動(dòng)作中，經(jīng)由通路晶體管152及153，按照數(shù)據(jù)參照線CD/XCD的信號(hào)電平，更新鎖存部151的保持?jǐn)?shù)據(jù)。而且，在圖12B所示的測(cè)試時(shí)的讀出動(dòng)作中，經(jīng)由通路晶體管344及347，將鎖存部151的保持?jǐn)?shù)據(jù)輸出到數(shù)據(jù)參照線CD/XCD。也就是說(shuō)，數(shù)據(jù)保持比較元件340具備更新保持?jǐn)?shù)據(jù)時(shí)導(dǎo)通的寫入路徑和讀出保持?jǐn)?shù)據(jù)時(shí)導(dǎo)通的讀出路徑。
如上所述，本實(shí)施方式的數(shù)據(jù)保持比較元件340通過(guò)由晶體管342、343、345及346構(gòu)成的電路，對(duì)鎖存部141保持的數(shù)據(jù)進(jìn)行驅(qū)動(dòng)并輸出到數(shù)據(jù)參照線CD/XCD。這樣一來(lái)，在測(cè)試時(shí)的讀出動(dòng)作中，由于數(shù)據(jù)參照線CD或XCD的寄生電容不影響鎖存部151，所以可以防止鎖存部151的保持?jǐn)?shù)據(jù)被破壞。
而且，在上述說(shuō)明中，使用了圖11所示的構(gòu)成的讀出數(shù)據(jù)輸出部341，但只要是驅(qū)動(dòng)鎖存151保持的數(shù)據(jù)并輸出的電路，則電路構(gòu)成不限于此。例如，在上述說(shuō)明中，讀出數(shù)據(jù)輸出部341由n型MOSFET構(gòu)成，但也可以由CMOS構(gòu)成。
本發(fā)明可以應(yīng)用于半導(dǎo)體存儲(chǔ)器件，特別可以應(yīng)用于具備對(duì)讀出次數(shù)有限制的非易失性存儲(chǔ)器和高速緩沖存儲(chǔ)器的半導(dǎo)體存儲(chǔ)器件等。
對(duì)于本領(lǐng)域技術(shù)人員來(lái)說(shuō)，其他優(yōu)點(diǎn)和變通是很容易聯(lián)想得到的。因此，本發(fā)明就其較寬方面而言，并不限于本申請(qǐng)給出和描述的具體細(xì)節(jié)和說(shuō)明性實(shí)施例。因此，在不偏離所附權(quán)利要求及其等同物定義的總發(fā)明構(gòu)思精神或保護(hù)范圍的前提下，可以做出各種修改。
權(quán)利要求
1.一種半導(dǎo)體存儲(chǔ)器件，具備非易失性存儲(chǔ)器、以及保持上述非易失性存儲(chǔ)器保持的數(shù)據(jù)的一部分的易失性存儲(chǔ)器，其特征在于包括j個(gè)第1保持單元，保持與上述易失性存儲(chǔ)器保持的數(shù)據(jù)相對(duì)應(yīng)的上述非易失性存儲(chǔ)器的數(shù)據(jù)的地址；以及j個(gè)第2保持單元，對(duì)應(yīng)于上述j個(gè)第1保持單元，保持表示對(duì)應(yīng)的上述第1保持單元保持的地址是否有效的信息。
2.如權(quán)利要求1所述的半導(dǎo)體存儲(chǔ)器件，其中，上述第2保持單元，在初始化動(dòng)作時(shí)保持表示上述地址是無(wú)效的信息，在對(duì)應(yīng)的上述第1保持單元中寫入了地址的情況下，保持表示上述地址是有效的信息。
3.如權(quán)利要求2所述的半導(dǎo)體存儲(chǔ)器件，其中，還包括j個(gè)第1比較單元，與上述第1保持單元對(duì)應(yīng)，比較對(duì)應(yīng)的上述第1保持單元的保持?jǐn)?shù)據(jù)和從外部輸入的地址信號(hào)是否一致；j個(gè)第2比較單元，與上述第2保持單元和上述第1保持單元對(duì)應(yīng)，比較對(duì)應(yīng)的上述第2保持單元保持的信息和表示上述地址是有效的信息是否一致；以及j個(gè)判斷單元，在上述第1比較單元和與上述第1比較單元相對(duì)應(yīng)的上述第2比較單元的比較結(jié)果都是一致的情況下，判斷為上述地址和上述地址信號(hào)一致。
4.如權(quán)利要求3所述的半導(dǎo)體存儲(chǔ)器件，其中，上述各第1保持單元具備保持1位數(shù)據(jù)的m個(gè)第1保持元件；上述各第1比較單元具備比較1位數(shù)據(jù)的m個(gè)第1比較元件；上述各第1保持元件和上述各第1比較元件形成第1保持比較元件；上述各第2保持單元保持1位數(shù)據(jù)；上述各第2比較單元比較1位數(shù)據(jù)；上述各第2保持單元和上述各第2比較元件形成第2保持比較元件；j×(m+1)個(gè)上述第1保持比較元件和上述第2保持比較元件被配置成陣列狀。
5.如權(quán)利要求4所述的半導(dǎo)體存儲(chǔ)器件，其中，上述第1保持比較元件和上述第2保持比較元件是同一構(gòu)成。
6.如權(quán)利要求5所述的半導(dǎo)體存儲(chǔ)器件，其中，上述第1比較單元具備的m個(gè)比較元件和與上述第1比較單元相對(duì)應(yīng)的上述第2比較單元被連接至同一布線；上述判斷單元利用上述布線的信號(hào)電平，判斷上述地址和從外部輸入的地址信號(hào)是否一致。
7.如權(quán)利要求6所述的半導(dǎo)體存儲(chǔ)器件，其中，上述第1比較元件包括第1晶體管，上述地址連接至柵極，上述布線連接至漏極；第2晶體管，上述地址的反轉(zhuǎn)信號(hào)連接至柵極，上述布線連接至漏極；第3晶體管，上述地址信號(hào)的反轉(zhuǎn)信號(hào)連接至柵極，上述第1晶體管的源極連接至漏極，VSS連接至源極；以及第4晶體管，上述地址信號(hào)連接至柵極，上述第2晶體管的源極連接至漏極，VSS連接至源極。
8.如權(quán)利要求2所述的半導(dǎo)體存儲(chǔ)器件，其中，在電源接通時(shí)進(jìn)行上述初始化動(dòng)作。
9.如權(quán)利要求2所述的半導(dǎo)體存儲(chǔ)器件，其中，在重置上述非易失性存儲(chǔ)器、上述易失性存儲(chǔ)器及上述第1保持部中的至少一個(gè)時(shí)，進(jìn)行上述初始化動(dòng)作。
10.如權(quán)利要求1所述的半導(dǎo)體存儲(chǔ)器件，其中，還包括選擇單元，選擇上述第1保持單元及上述第2保持單元中的至少一個(gè)；更新單元，更新由上述選擇單元選擇的上述第1保持單元保持的地址及上述第2保持單元保持的信息；以及控制單元，利用從外部輸入的信號(hào)，對(duì)利用上述選擇單元進(jìn)行的上述第1保持單元及上述第2保持單元的選擇進(jìn)行控制。
11.如權(quán)利要求10所述的半導(dǎo)體存儲(chǔ)器件，其中，上述控制單元進(jìn)行利用上述選擇單元分別地選擇上述第1保持單元及上述第2保持單元的控制。
12.如權(quán)利要求10所述的半導(dǎo)體存儲(chǔ)器件，其中，還包括讀出單元，讀出上述第1保持單元保持的地址及上述第2保持單元保持的信息；上述第1保持單元及上述第2保持單元包括第1數(shù)據(jù)路徑，在上述更新單元進(jìn)行更新時(shí)導(dǎo)通；以及第2數(shù)據(jù)路徑，在上述讀出單元進(jìn)行讀出時(shí)導(dǎo)通。
13.如權(quán)利要求1所述的半導(dǎo)體存儲(chǔ)器件，其中，還包括第1比較單元，該第1比較單元比較上述地址和從外部輸入的地址信號(hào)是否一致；上述非易失性存儲(chǔ)器包括讀出單元，該讀出單元讀出上述非易失性存儲(chǔ)器保持的數(shù)據(jù)；上述讀出單元的讀出動(dòng)作包括第1順序、以及上述第1順序之后進(jìn)行的第2順序；上述第1順序與上述第1比較單元的比較動(dòng)作同時(shí)開始；在上述比較動(dòng)作結(jié)束之后，上述比較動(dòng)作的結(jié)果是不一致的情況下進(jìn)行上述第2順序，在上述比較動(dòng)作的結(jié)果是一致的情況下不進(jìn)行上述第2順序。
14.如權(quán)利要求13所述的半導(dǎo)體存儲(chǔ)器件，其中，上述非易失性存儲(chǔ)器還包括寫入單元，該寫入單元將數(shù)據(jù)寫入上述非易失性存儲(chǔ)器；上述寫入單元的寫入動(dòng)作包括第1順序、以及上述第1順序之后進(jìn)行的第2順序；上述第1順序與上述第1比較單元的比較動(dòng)作同時(shí)開始；上述第2順序不等到上述比較動(dòng)作結(jié)束就進(jìn)行。
15.如權(quán)利要求13所述的半導(dǎo)體存儲(chǔ)器件，其中，上述第1順序是上述非易失性存儲(chǔ)器的字線選擇動(dòng)作；上述第2順序是上述非易失性存儲(chǔ)器的位線選擇動(dòng)作。
16.如權(quán)利要求13所述的半導(dǎo)體存儲(chǔ)器件，其中，還包括輸出單元，具有輸出上述非易失性存儲(chǔ)器的讀出數(shù)據(jù)的三態(tài)輸出；以及輸入單元，將由上述輸出單元輸出的數(shù)據(jù)輸入上述易失性存儲(chǔ)器；基于同一信號(hào)進(jìn)行根據(jù)上述輸出單元的Hi-Z輸出而輸出上述讀出數(shù)據(jù)的定時(shí)的控制、及上述輸入單元的啟動(dòng)定時(shí)的控制。
17.一種半導(dǎo)體存儲(chǔ)器件的讀出方法，該半導(dǎo)體存儲(chǔ)器件具備非易失性存儲(chǔ)器、以及保持被保持在非易失性存儲(chǔ)器中的數(shù)據(jù)的一部分?jǐn)?shù)據(jù)及對(duì)應(yīng)的地址的易失性存儲(chǔ)器，該半導(dǎo)體存儲(chǔ)器件的讀出方法包括以下步驟比較步驟，比較從外部輸入的地址信號(hào)和上述地址是否一致；第1讀出步驟，與上述比較步驟同時(shí)開始；以及第2讀出步驟，在上述比較步驟的比較結(jié)果是不一致的情況下進(jìn)行，在上述比較結(jié)果是一致的情況下不進(jìn)行。
全文摘要
本發(fā)明涉及的半導(dǎo)體存儲(chǔ)器件，具備非易失性存儲(chǔ)器、以及保持上述非易失性存儲(chǔ)器保持的數(shù)據(jù)的一部分的易失性存儲(chǔ)器，其中包括j個(gè)第1保持單元，保持與上述易失性存儲(chǔ)器保持的數(shù)據(jù)相對(duì)應(yīng)的上述非易失性存儲(chǔ)器的數(shù)據(jù)的地址；以及j個(gè)第2保持單元，對(duì)應(yīng)于上述j個(gè)第1保持單元，保持表示對(duì)應(yīng)的上述第1保持單元保持的地址是否有效的信息。
文檔編號(hào)G06F12/00GK101022036SQ20071000574
公開日2007年8月22日 申請(qǐng)日期2007年2月13日 優(yōu)先權(quán)日2006年2月14日
發(fā)明者巖成俊一 申請(qǐng)人:松下電器產(chǎn)業(yè)株式會(huì)社