專利名稱：主通信電路、從通信電路、以及數(shù)據(jù)通信方法
技術(shù)領(lǐng)域：
本發(fā)明涉及主通信電路、從通信電路、以及數(shù)據(jù)通信方法。
背景技術(shù)：
在進(jìn)行搭載有微型計(jì)算機(jī)的集成電路的調(diào)試時(shí)，需要對(duì)作為調(diào)試對(duì)象的集成電路寫(xiě)入調(diào)試用的數(shù)據(jù)，或讀出由微型計(jì)算機(jī)輸出的數(shù)據(jù)。因此，在集成電路中，需要這樣進(jìn)行數(shù)據(jù)的輸入輸出用的接口。
但是，在集成電路中，為了降低成本等，盡量減小其芯片的尺寸是很重要的。因此，特別是希望盡量減少調(diào)試用的數(shù)據(jù)的輸入輸出使用的端子。所以，提出了如下單線式通信方式使數(shù)據(jù)輸入輸出用的輸入輸出端子為一個(gè)，通過(guò)與該輸入輸出端子連接的一根通信線收發(fā)數(shù)據(jù)。作為這樣的單線式通信方式，例如公知有專利文獻(xiàn)1等中公開(kāi)的UART(UniversalAsynchronous Receiver/Transmitter)。
UART中的數(shù)據(jù)的收發(fā)在通過(guò)一根通信線連接的主通信電路與從通信電路之間進(jìn)行。在UART中，主通信電路或從通信電路改變通信線的信號(hào)電平，從而在主通信電路與從通信電路之間進(jìn)行1位的數(shù)據(jù)(“1”或“0”)的收發(fā)。
例如，在主通信電路對(duì)從通信電路發(fā)送數(shù)據(jù)時(shí)，主通信電路將通信線的信號(hào)電平驅(qū)動(dòng)為“0”。并且，主通信電路當(dāng)發(fā)送的數(shù)據(jù)為“1”時(shí)，隨后將通信線的信號(hào)電平驅(qū)動(dòng)為“1”，當(dāng)發(fā)送的數(shù)據(jù)為“0”時(shí)，使通信線的信號(hào)電平維持在“0”。然后，從通信電路通過(guò)取得自數(shù)據(jù)收發(fā)開(kāi)始經(jīng)過(guò)規(guī)定時(shí)間后的通信線的信號(hào)電平來(lái)接收“1”或“0”。
另外，例如，在主通信電路自從通信電路接收數(shù)據(jù)時(shí)，主通信電路將通信線的信號(hào)電平驅(qū)動(dòng)為“0”。然后，主通信電路將通信線的信號(hào)電平驅(qū)動(dòng)為“1”。并且，從通信電路當(dāng)發(fā)送到主通信電路的數(shù)據(jù)為“1”時(shí)，不使通信線的信號(hào)電平變化而維持在“1”，當(dāng)發(fā)送到主通信電路的數(shù)據(jù)為“0”時(shí)，將通信線的信號(hào)電平驅(qū)動(dòng)為“0”。然后，主通信電路通過(guò)取得自數(shù)據(jù)收發(fā)開(kāi)始經(jīng)過(guò)規(guī)定時(shí)間后的通信線的信號(hào)電平來(lái)接收“1”或“0”。
專利文獻(xiàn)1特表2001-508562號(hào)公報(bào)如上所述，在URAT等的單線式通信方式中，需要在主通信電路和從通信電路中共有將通信線的信號(hào)電平取入的定時(shí)等的時(shí)間。因此，為了可靠地進(jìn)行主通信電路與從通信電路之間的數(shù)據(jù)的收發(fā)，需要減小主通信電路中用于計(jì)時(shí)的時(shí)鐘與從通信電路中用于計(jì)時(shí)的時(shí)鐘的偏差。
例如，在UART的情況下，主通信電路與從通信電路之間收發(fā)的數(shù)據(jù)為分別具有1位起始位和停止位、8位數(shù)據(jù)位的共計(jì)10位。在此，例如，若主通信電路和從通信電路中的時(shí)鐘相對(duì)于1位的偏差為5％，則對(duì)于10位數(shù)據(jù)產(chǎn)生50％的偏差，會(huì)以非希望的定時(shí)取得通信線的信號(hào)電平。因此，在使用UART時(shí)，一般要求主通信電路與從通信電路的時(shí)鐘的偏差抑制在2～3％左右。
在使用這樣的單線式通信方式進(jìn)行搭載有微型計(jì)算機(jī)的集成電路的調(diào)試時(shí)，在被調(diào)試側(cè)即從通信電路側(cè)，一般根據(jù)微型計(jì)算機(jī)的主時(shí)鐘來(lái)生成一線式通信用的時(shí)鐘。并且，由于主時(shí)鐘的頻率因電路而異，所以難以對(duì)所有頻率的主時(shí)鐘生成精度優(yōu)異的時(shí)鐘。因此，為了提高從通信電路側(cè)的時(shí)鐘的精度，需要生成不同于微型計(jì)算機(jī)的主時(shí)鐘的通信用的時(shí)鐘所用的振蕩器，但設(shè)置振蕩器用于調(diào)試是不現(xiàn)實(shí)的。

發(fā)明內(nèi)容
本發(fā)明鑒于上述課題而實(shí)現(xiàn)，目的在于提供一種即使在通信所需的端子數(shù)量少、時(shí)鐘精度低的情況下也能收發(fā)數(shù)據(jù)的主通信電路、從通信電路以及數(shù)據(jù)通信方法。
為了實(shí)現(xiàn)上述目的，本發(fā)明的主通信電路連接成能與從通信電路進(jìn)行通信，其中具備定時(shí)器電路，其能檢測(cè)第一時(shí)間；第一輸出電路，其當(dāng)發(fā)送到所述從通信電路的值為一方的邏輯電平時(shí)，開(kāi)始所述定時(shí)器電路的檢測(cè)動(dòng)作，輸出用于使所述從通信電路所具有的比所述第一時(shí)間長(zhǎng)的第二時(shí)間的檢測(cè)動(dòng)作開(kāi)始的一方的邏輯電平的第一輸出信號(hào)；和第二輸出電路，其在所述定時(shí)器電路檢測(cè)到所述第一時(shí)間時(shí)，輸出另一方的邏輯電平的第二輸出信號(hào)，在向所述從通信電路發(fā)送一方的邏輯電平的值時(shí)，所述從通信電路不檢測(cè)所述第二時(shí)間，所述定時(shí)器電路檢測(cè)所述第一時(shí)間，所述第二輸出電路輸出所述第二輸出信號(hào)，由此向所述從通信電路發(fā)送一方的邏輯電平的值，在向所述從通信電路發(fā)送另一方的邏輯電平的值時(shí)，所述定時(shí)器電路不檢測(cè)所述第一時(shí)間，所述從通信電路檢測(cè)所述第二時(shí)間，由此向所述從通信電路發(fā)送另一方的邏輯電平的值。
另外，本發(fā)明的主通信電路也可以是連接成能與從通信電路進(jìn)行通信，其中具備定時(shí)器電路，其能檢測(cè)第一時(shí)間；第一輸出電路，其開(kāi)始所述定時(shí)器電路的檢測(cè)動(dòng)作，并且當(dāng)所述從通信電路發(fā)送的值為一方的邏輯電平的值時(shí)，輸出用于使所述從通信電路開(kāi)始比所述第一時(shí)間短的第二時(shí)間的檢測(cè)動(dòng)作的一方的邏輯電平的第一輸出信號(hào)；和接收電路，其在所述定時(shí)器電路不檢測(cè)所述第一時(shí)間且所述從通信電路檢測(cè)所述第二時(shí)間從而自所述從通信電路發(fā)送來(lái)另一方的邏輯電平的第二輸出信號(hào)時(shí)，輸出一方的邏輯電平的值，在所述從通信電路不檢測(cè)所述第二時(shí)間且所述定時(shí)器電路檢測(cè)到所述第一時(shí)間時(shí)，輸出另一方的邏輯電平的值。
另外，本發(fā)明的主通信電路也可以是連接成能與從通信電路進(jìn)行通信，其中具備定時(shí)器電路，其能檢測(cè)第一時(shí)間或第二時(shí)間；第一輸出電路，其輸出一方的邏輯電平的第一輸出信號(hào)；第二輸出電路，其在所述定時(shí)器電路檢測(cè)到所述第一時(shí)間或第二時(shí)間時(shí)，輸出另一方的邏輯電平的第二輸出信號(hào)；和接收電路，其接收自所述從通信電路發(fā)送的值，在輸入的收發(fā)模式信號(hào)是表示向所述從通信電路發(fā)送值的信號(hào)的情況下，當(dāng)發(fā)送到所述從通信電路的值是一方的邏輯電平的值時(shí)，所述第一輸出電路輸出所述第一輸出信號(hào)，以使所述定時(shí)器電路開(kāi)始所述第一時(shí)間的檢測(cè)動(dòng)作，使所述從通信電路開(kāi)始比所述第一時(shí)間長(zhǎng)的第三時(shí)間的檢測(cè)動(dòng)作，在將一方的邏輯電平的值發(fā)送到所述從通信電路時(shí)，所述從通信電路不檢測(cè)所述第三時(shí)間，所述定時(shí)器電路檢測(cè)所述第一時(shí)間，所述第二輸出電路輸出所述第二輸出信號(hào)，由此向所述從通信電路發(fā)送一方的邏輯電平的值，在將另一方的邏輯電平的值發(fā)送到所述從通信電路時(shí)，所述定時(shí)器電路不檢測(cè)所述第一時(shí)間，所述從通信電路檢測(cè)所述第三時(shí)間，由此向所述從通信電路發(fā)送另一方的邏輯電平的值，在所述收發(fā)模式信號(hào)是表示自所述從通信電路接收值的信號(hào)的情況下，所述第一輸出電路輸出所述第一輸出信號(hào)，使得所述定時(shí)器電路開(kāi)始所述第二時(shí)間的檢測(cè)動(dòng)作，并當(dāng)所述從通信電路發(fā)送的值是一方的邏輯電平的值時(shí)使所述從通信電路開(kāi)始比所述第二時(shí)間短的第四時(shí)間的檢測(cè)動(dòng)作，所述接收電路在所述定時(shí)器電路不檢測(cè)所述第二時(shí)間且所述從通信電路檢測(cè)所述第四時(shí)間從而自所述從通信電路發(fā)送來(lái)所述第二輸出信號(hào)的情況下，輸出一方的邏輯電平的值，在所述從通信電路不檢測(cè)所述第四時(shí)間且所述定時(shí)器電路檢測(cè)到所述第二時(shí)間的情況下，輸出另一方的邏輯電平的值。
另外本發(fā)明的從通信電路連接成能與可檢測(cè)第一時(shí)間的主通信電路進(jìn)行通信，其中具備定時(shí)器電路，其根據(jù)自所述主通信電路發(fā)送來(lái)的一方的邏輯電平的第一輸出信號(hào)，開(kāi)始比所述第一時(shí)間長(zhǎng)的第二時(shí)間的檢測(cè)動(dòng)作；和接收電路，其在所述定時(shí)器電路不檢測(cè)所述第二時(shí)間且所述主通信電路檢測(cè)所述第一時(shí)間從而自所述主通信電路發(fā)送來(lái)另一方的邏輯電平的第二輸出信號(hào)的情況下，輸出一方的邏輯電平的值，在所述主通信電路不檢測(cè)所述第一時(shí)間且所述定時(shí)器電路檢測(cè)到所述第二時(shí)間的情況下，輸出另一方的邏輯電平的值。
另外，本發(fā)明的從通信電路也可以是連接成能與可檢測(cè)第一時(shí)間的主通信電路進(jìn)行通信，其中具備定時(shí)器電路，其在發(fā)送到所述主通信電路的值為一方的邏輯電平的值時(shí)，根據(jù)自所述主通信電路發(fā)送來(lái)的一方的邏輯電平的第一輸出信號(hào)，開(kāi)始比所述第一時(shí)間短的第二時(shí)間的檢測(cè)動(dòng)作；和輸出電路，若所述定時(shí)器電路檢測(cè)到第二時(shí)間，則輸出另一方的邏輯電平的第二輸出信號(hào)，在將一方的邏輯電平的值發(fā)送到所述主通信電路時(shí)，所述主通信電路不檢測(cè)所述第一時(shí)間，所述定時(shí)器電路檢測(cè)所述第二時(shí)間，由此向所述主通信電路發(fā)送一方的邏輯電平的值，在將另一方的邏輯電平的值發(fā)送到所述主通信電路時(shí)，所述定時(shí)器電路不檢測(cè)所述第二時(shí)間，所述主通信電路檢測(cè)所述第一時(shí)間，由此向所述主通信電路發(fā)送另一方的邏輯電平的值。
另外，本發(fā)明的從通信電路也可以是連接成能與可檢測(cè)第一時(shí)間或第二時(shí)間的主通信電路進(jìn)行通信，其中具備定時(shí)器電路，其根據(jù)自所述主通信電路發(fā)送來(lái)的一方的邏輯電平的第一輸出信號(hào)，可檢測(cè)比所述第一時(shí)間長(zhǎng)的第三時(shí)間或比所述第二時(shí)間短的第四時(shí)間；輸出電路，若所述定時(shí)器電路檢測(cè)到第四時(shí)間，則輸出另一方的邏輯電平的第二輸出信號(hào)；和接收電路，其接收自所述主通信電路發(fā)送的值，在輸入的收發(fā)模式信號(hào)是表示自所述主通信電路接收值的信號(hào)的情況下，所述定時(shí)器電路根據(jù)自所述主通信電路發(fā)送來(lái)的所述第一輸出信號(hào)，開(kāi)始所述第三時(shí)間的檢測(cè)動(dòng)作，所述接收電路在所述定時(shí)器電路不檢測(cè)所述第三時(shí)間且所述主通信電路檢測(cè)所述第一時(shí)間從而自所述主通信電路發(fā)送來(lái)所述第二輸出信號(hào)的情況下，輸出一方的邏輯電平的值，在所述主通信電路不檢測(cè)所述第一時(shí)間且所述定時(shí)器電路檢測(cè)到所述第三時(shí)間的情況下，輸出另一方的邏輯電平的值，在輸入的收發(fā)模式信號(hào)是表示向所述主通信電路發(fā)送值的信號(hào)的情況下，在發(fā)送到所述主通信電路的值為一方的邏輯電平的值的情況下，所述定時(shí)器電路根據(jù)自所述主通信電路發(fā)送來(lái)的所述第一輸出信號(hào)，開(kāi)始所述第四時(shí)間的檢測(cè)動(dòng)作，在向所述主通信電路發(fā)送一方的邏輯電平的值的情況下，所述主通信電路不檢測(cè)所述第二時(shí)間，所述定時(shí)器電路檢測(cè)所述第四時(shí)間，從而向所述主通信電路發(fā)送一方的邏輯電平的值，在向所述主通信電路發(fā)送一方的邏輯電平的值的情況下，所述主通信電路不檢測(cè)所述第二時(shí)間，所述定時(shí)器電路檢測(cè)所述第四時(shí)間，從而向所述主通信電路發(fā)送一方的邏輯電平的值，在將另一方的邏輯電平的值發(fā)送到所述主通信電路時(shí)，所述定時(shí)器電路不檢測(cè)所述第四時(shí)間，所述主通信電路檢測(cè)所述第二時(shí)間，由此向所述主通信電路發(fā)送另一方的邏輯電平的值。
在本發(fā)明的數(shù)據(jù)通信方法中，連接為可與從通信電路進(jìn)行通信的主通信電路，在發(fā)送到所述從通信電路的值為一方的邏輯電平的值時(shí)，開(kāi)始可檢測(cè)第一時(shí)間的第一定時(shí)器電路的檢測(cè)動(dòng)作，并且將一方的邏輯電平的第一輸出信號(hào)發(fā)送到所述從通信電路，所述從通信電路根據(jù)自所述主通信電路發(fā)送來(lái)的所述第一輸出信號(hào)，開(kāi)始可檢測(cè)比所述第一時(shí)間長(zhǎng)的第二時(shí)間的第二定時(shí)器電路的檢測(cè)動(dòng)作，所述第二定時(shí)器電路不檢測(cè)所述第二時(shí)間，所述第一定時(shí)器電路檢測(cè)所述第一時(shí)間，所述第二輸出電路輸出所述第二輸出信號(hào)，從而自所述主通信電路向所述從通信電路發(fā)送一方的邏輯電平的值，所述第一定時(shí)器電路不檢測(cè)所述第一時(shí)間，所述第二定時(shí)器電路檢測(cè)所述第二時(shí)間，從而自所述主通信電路向所述從通信電路發(fā)送另一方的邏輯電平的值。
另外，在本發(fā)明的數(shù)據(jù)通信方法中，也可以是連接為可與從通信電路進(jìn)行通信的主通信電路，開(kāi)始可檢測(cè)第一時(shí)間的第一定時(shí)器電路的檢測(cè)動(dòng)作，并且將一方的邏輯電平的第一輸出信號(hào)發(fā)送到所述從通信電路，在發(fā)送到所述主通信電路的值為一方的邏輯電平的值時(shí)，所述從通信電路根據(jù)自所述主通信電路發(fā)送來(lái)的所述第一輸出信號(hào)，開(kāi)始可檢測(cè)比所述第一時(shí)間短的第二時(shí)間的第二定時(shí)器電路的檢測(cè)動(dòng)作，所述第一定時(shí)器電路不檢測(cè)所述第一時(shí)間，所述第二定時(shí)器電路檢測(cè)所述第二時(shí)間，自所述從通信電路發(fā)送來(lái)另一方的邏輯電平的第二輸出信號(hào)的值，從而所述主通信電路輸出一方的邏輯電平的值，所述第二定時(shí)器電路不檢測(cè)所述第二時(shí)間，所述第一定時(shí)器電路檢測(cè)所述第一時(shí)間，從而所述主通信電路輸出另一方的邏輯電平的值。
(發(fā)明效果)可提供一種即使在通信所需的端子數(shù)量少、時(shí)鐘精度低的情況下也能收發(fā)數(shù)據(jù)的主通信電路、從通信電路以及數(shù)據(jù)通信方法。


圖1是包括本發(fā)明的主通信電路和從通信電路的一實(shí)施方式的數(shù)據(jù)通信系統(tǒng)的構(gòu)成圖；圖2是表示自主通信電路向從通信電路發(fā)送數(shù)據(jù)時(shí)的時(shí)序圖；圖3是表示主通信電路自從通信電路接收數(shù)據(jù)時(shí)的時(shí)序圖；圖4是表示定時(shí)器電路不論收發(fā)模式和發(fā)送數(shù)據(jù)都進(jìn)行計(jì)數(shù)動(dòng)作的情況下的主通信電路和從通信電路的構(gòu)成例的圖；圖5是表示通過(guò)磁場(chǎng)耦合進(jìn)行無(wú)線通信時(shí)的主通信電路和從通信電路的構(gòu)成例的圖；圖6是表示通過(guò)磁場(chǎng)耦合自主通信電路向從通信電路發(fā)送數(shù)據(jù)時(shí)的時(shí)序圖；圖7是表示通過(guò)磁場(chǎng)耦合而主通信電路自從通信電路接收數(shù)據(jù)時(shí)的時(shí)序圖；
圖8是表示通過(guò)電場(chǎng)耦合進(jìn)行無(wú)線通信時(shí)的主通信電路和從通信電路的構(gòu)成例的圖；圖9是表示通過(guò)電場(chǎng)耦合自主通信電路向從通信電路發(fā)送數(shù)據(jù)時(shí)的時(shí)序圖；圖10是表示通過(guò)電場(chǎng)耦合而主通信電路自從通信電路接收數(shù)據(jù)時(shí)的時(shí)序圖。
圖中1-主通信電路；2-從通信電路；10-通信線；11、12-控制電路；13-保持電路；20、40、41-反相器；21-P型MOSFET；22、28、35-OR電路；23、30-N型MOSFET；24、31-輸入輸出端子；25、32-定時(shí)器電路；26、33-NOR電路；27、34、51、53-AND電路；29、36-D-FF；42-電阻；50、52-NAND電路；60、70-線圈；61、62、71、72-邊沿檢測(cè)電路；63、73-SR-FF。
具體實(shí)施例方式
(電路構(gòu)成)圖1是包括本發(fā)明的主通信電路和從通信電路的一實(shí)施方式的數(shù)據(jù)通信系統(tǒng)的構(gòu)成圖。數(shù)據(jù)通信系統(tǒng)構(gòu)成為包括主通信電路1、從通信電路2、控制電路11、12、以及保持電路13。主通信電路1和從通信電路2通過(guò)一根通信線10連接。并且，主通信電路1可通過(guò)該通信線10向從通信電路2發(fā)送數(shù)據(jù)或自從通信電路2接收數(shù)據(jù)。例如，預(yù)先將從通信電路2內(nèi)置于搭載有微型計(jì)算機(jī)的集成電路中，自設(shè)置在外部的主通信電路1經(jīng)由從通信電路2將數(shù)據(jù)寫(xiě)入集成電路，或經(jīng)由從通信電路2讀出微型計(jì)算機(jī)所輸出的數(shù)據(jù)，從而可進(jìn)行微型計(jì)算機(jī)的調(diào)試。
控制電路11是用于控制主通信電路1的動(dòng)作的電路。另外，控制電路12是用于控制從通信電路2的動(dòng)作的電路。
保持電路13由反相器40、41和電阻42構(gòu)成，若信號(hào)自主通信電路1或從通信電路2被輸出到通信線10，則可將通信線10的信號(hào)電平保持在該信號(hào)的電平。另外，在本實(shí)施方式中，在通信線10上設(shè)置了保持電路13，但也可在主通信電路1或從通信電路2中設(shè)置保持電路13。在主通信電路1或從通信電路2中設(shè)置保持電路13的情況下，無(wú)需在通信線10上設(shè)置保持電路10。
主通信電路1構(gòu)成為包括反相器20、P型MOSFET21(第一輸出電路)、OR電路22、N型MOSFET23(第二輸出電路)、輸入輸出端子24、定時(shí)器電路25、NOR電路26、AND電路27、OR電路28、和D型觸發(fā)器(下面表示為“D-FF”)29。另外，由定時(shí)器電路25、NOR電路26、AND電路27和OR電路28構(gòu)成的電路相當(dāng)于本發(fā)明的定時(shí)器電路(第一定時(shí)器電路)。另外，D-FF29相當(dāng)于本發(fā)明的接收電路。
P型MOSFET21源極被施加電壓Vdd，漏極與N型MOSFET23的漏極連接。另外，N型MOSFET23的源極接地。并且，自控制電路11輸出的數(shù)據(jù)輸出請(qǐng)求信號(hào)(DataOutRq)被反相器20反相后輸入到P型MOSFET21的柵極。另外，自控制電路11輸出的初始化信號(hào)(Initialize)和表示定時(shí)器電路25的溢出檢測(cè)的溢出信號(hào)(Tm1Ovf)的邏輯和通過(guò)OR電路22被輸入到N型MOSFET23的柵極。并且采用如下構(gòu)成P型MOSFET21和N型MOSFET23的連接點(diǎn)的電壓經(jīng)由輸入輸出端子24輸出到通信線10。
例如，若數(shù)據(jù)輸出請(qǐng)求信號(hào)(DataOutRq)變?yōu)镠電平，則P型MOSFET21導(dǎo)通，通信線10的信號(hào)電平變?yōu)镠電平(一方的邏輯電平第一輸出信號(hào))。然后，即使數(shù)據(jù)輸出請(qǐng)求信號(hào)(DataOutRq)變?yōu)長(zhǎng)電平而P型MOSFET21截止，通信線10的信號(hào)電平也通過(guò)保持電路13而被維持在H電平。另外，例如，若初始化信號(hào)(Initialize)變?yōu)镠電平，則N型MOSFET23導(dǎo)通，通信線10的信號(hào)電平變?yōu)長(zhǎng)電平。接著，即使初始化信號(hào)(Initialize)變?yōu)長(zhǎng)電平而N型MOSFET23截止，通信線10的信號(hào)電平也通過(guò)保持電路13而被維持在L電平。另外同樣，若溢出信號(hào)(Tm1Ovf)變?yōu)镠電平，則N型MOSFET23導(dǎo)通，通信線10的信號(hào)電平變?yōu)長(zhǎng)電平(另一方的邏輯電平第二輸出信號(hào))。另外，通信線10的信號(hào)電平輸出到控制電路11，作為用于判斷主通信電路1和從通信電路2之間的數(shù)據(jù)傳輸結(jié)束的傳輸結(jié)束信號(hào)(TransEndM)。
定時(shí)器電路25是檢測(cè)規(guī)定時(shí)間的經(jīng)過(guò)的電路。對(duì)定時(shí)器電路25的時(shí)鐘輸入端子C輸入用于時(shí)間的計(jì)數(shù)的時(shí)鐘信號(hào)(Tm1Clock)。并且，當(dāng)定時(shí)器電路25的復(fù)位輸入端子R的信號(hào)電平例如從H電平變?yōu)長(zhǎng)電平時(shí)，定時(shí)器電路25開(kāi)始計(jì)數(shù)動(dòng)作，若經(jīng)過(guò)規(guī)定的時(shí)間，則使溢出信號(hào)(Tm1Ovf)例如從L電平變?yōu)镠電平。另外，定時(shí)器電路25的檢測(cè)時(shí)間例如可通過(guò)控制電路11的控制改變。檢測(cè)時(shí)間的改變例如可如下進(jìn)行當(dāng)定時(shí)器電路25是由多個(gè)D-FF構(gòu)成的計(jì)數(shù)器時(shí)，通過(guò)將任一D-FF的輸出作為溢出信號(hào)(Tm1Ovf)來(lái)改變檢測(cè)時(shí)間。另外，例如，也可預(yù)先設(shè)置多個(gè)檢測(cè)時(shí)間不同的定時(shí)器電路，根據(jù)來(lái)自控制電路11等的控制來(lái)切換所用的定時(shí)器電路。另外，例如，還可預(yù)先將檢測(cè)時(shí)間存儲(chǔ)到寄存器等中，從而通過(guò)改變寄存器等中存儲(chǔ)的值來(lái)改變檢測(cè)時(shí)間。
對(duì)NOR電路26輸入通信線10的信號(hào)和時(shí)鐘信號(hào)(Tm1Clock)。因此，NOR電路26的輸出在通信線10的信號(hào)電平為L(zhǎng)電平時(shí)，根據(jù)時(shí)鐘信號(hào)(Tm1Clock)而變化，在通信線10的信號(hào)電平為H電平時(shí)，變?yōu)長(zhǎng)電平。
對(duì)AND電路27輸入表示發(fā)送到從通信電路2的數(shù)據(jù)的發(fā)送數(shù)據(jù)信號(hào)(DataOutM)、和表示向從通信電路2發(fā)送數(shù)據(jù)或自從通信電路2接收數(shù)據(jù)的收發(fā)模式信號(hào)(SendRecM)。在本實(shí)施方式中例如設(shè)為當(dāng)向從通信電路2發(fā)送數(shù)據(jù)時(shí)即在發(fā)送模式下，收發(fā)模式信號(hào)(SendRecM)為“1”，當(dāng)自從通信電路2接收數(shù)據(jù)時(shí)即在接收模式下，收發(fā)模式信號(hào)(SendRecM)為“0”。因此，AND電路27的輸出在發(fā)送模式下為發(fā)送數(shù)據(jù)信號(hào)(DataOutM)，在接收模式下為L(zhǎng)電平。
對(duì)OR電路28輸入自NOR電路26輸出的信號(hào)、和自AND電路27輸出的信號(hào)。并且，自O(shè)R電路28輸出的信號(hào)被輸入到定時(shí)器電路25的復(fù)位輸入端子R。因此，當(dāng)NOR電路26和AND電路27的至少任一方的輸出為H電平時(shí)，OR電路28的輸出變?yōu)镠電平，定時(shí)器電路25的復(fù)位輸入端子R變?yōu)镠電平，所以定時(shí)器電路25不進(jìn)行計(jì)數(shù)。然后，若NOR電路26和AND電路27雙方的輸出變?yōu)長(zhǎng)電平，則定時(shí)器電路25的復(fù)位輸入端子R變?yōu)長(zhǎng)電平，定時(shí)器電路25將開(kāi)始計(jì)數(shù)。
對(duì)D-FF29的數(shù)據(jù)輸入端子D輸入定時(shí)器電路25的溢出信號(hào)(Tm1Ovf)。并且，對(duì)D-FF29的時(shí)鐘輸入端子C輸入將通信線10的信號(hào)反相后的信號(hào)。而且，自D-FF29的數(shù)據(jù)輸出端子Q輸出的信號(hào)成為表示自從通信電路2接收的數(shù)據(jù)的接收數(shù)據(jù)信號(hào)(RecDataM)。因此，例如，在通信線10的信號(hào)電平從H電平變?yōu)長(zhǎng)電平時(shí)，定時(shí)器電路25的溢出信號(hào)(Tm1Ovf)被取入到D-FF29，作為接收數(shù)據(jù)信號(hào)(RecDataM)被輸出。
從通信電路2構(gòu)成為包括N型MOSFET30(輸出電路)、輸入輸出端子31、定時(shí)器電路32、NOR電路33、AND電路34、OR電路35、和D-FF36(接收電路)。另外，由定時(shí)器電路32、NOR電路33、AND電路34和OR電路35構(gòu)成的電路相當(dāng)于本發(fā)明的定時(shí)器電路(第二定時(shí)器電路)。
N型MOSFET30漏極經(jīng)由輸入輸出端子31與通信線10連接，源極接地。并且，表示定時(shí)器電路32的溢出檢測(cè)的溢出信號(hào)(Tm2Ovf)被輸入到N型MOSFET30的柵極。因此，若溢出信號(hào)(Tm2Ovf)變?yōu)镠電平，則N型MOSFET30導(dǎo)通，通信線10的信號(hào)電平變?yōu)長(zhǎng)電平(另一方的邏輯電平第二輸出信號(hào))。另外，通信線10的信號(hào)電平輸出到控制電路12，作為用于判斷主通信電路1和從通信電路2之間的數(shù)據(jù)傳輸結(jié)束的傳輸結(jié)束信號(hào)(TransEndS)。
定時(shí)器電路32是檢測(cè)規(guī)定時(shí)間的經(jīng)過(guò)的電路。對(duì)定時(shí)器電路32的時(shí)鐘輸入端子C輸入用于時(shí)間的計(jì)數(shù)的時(shí)鐘信號(hào)(Tm2Clock)。并且，當(dāng)定時(shí)器電路32的復(fù)位輸入端子R的信號(hào)電平例如從H電平變?yōu)長(zhǎng)電平時(shí)，定時(shí)器電路32開(kāi)始計(jì)數(shù)動(dòng)作，若經(jīng)過(guò)規(guī)定的時(shí)間，則使溢出信號(hào)(Tm2Ovf)例如從L電平變?yōu)镠電平。另外，定時(shí)器電路32的檢測(cè)時(shí)間可與定時(shí)器電路25同樣地改變。
對(duì)NOR電路33輸入通信線10的信號(hào)和時(shí)鐘信號(hào)(Tm2Clock)。因此，NOR電路33的輸出在通信線10的信號(hào)電平為L(zhǎng)電平時(shí)，根據(jù)時(shí)鐘信號(hào)(Tm2Clock)而變化，在通信線10的信號(hào)電平為H電平時(shí)，變?yōu)長(zhǎng)電平。
對(duì)AND電路34輸入表示發(fā)送到主通信電路1的數(shù)據(jù)的發(fā)送數(shù)據(jù)信號(hào)(DataOutS)、和表示向主通信電路1發(fā)送數(shù)據(jù)或自主通信電路1接收數(shù)據(jù)的收發(fā)模式信號(hào)(SendRecS)。在本實(shí)施方式中例如設(shè)為當(dāng)向主通信電路1發(fā)送數(shù)據(jù)時(shí)即在發(fā)送模式下，收發(fā)模式信號(hào)(SendRecsS)為“1”，當(dāng)自主通信電路1接收數(shù)據(jù)時(shí)即在接收模式下，收發(fā)模式信號(hào)(SendRecS)為“0”。因此，AND電路34的輸出在發(fā)送模式下為發(fā)送數(shù)據(jù)信號(hào)(DataOutS)，在接收模式下為L(zhǎng)電平。
對(duì)OR電路35輸入自NOR電路33輸出的信號(hào)、和自AND電路34輸出的信號(hào)。并且，自O(shè)R電路35輸出的信號(hào)被輸入到定時(shí)器電路32的復(fù)位輸入端子R。因此，當(dāng)NOR電路33和AND電路34的至少任一方的輸出為H電平時(shí)，OR電路35的輸出變?yōu)镠電平，定時(shí)器電路32的復(fù)位輸入端子R變?yōu)镠電平，所以定時(shí)器電路32不進(jìn)行計(jì)數(shù)。然后，若NOR電路33和AND電路34雙方的輸出變?yōu)長(zhǎng)電平，則定時(shí)器電路32的復(fù)位輸入端子R變?yōu)長(zhǎng)電平，定時(shí)器電路32將開(kāi)始計(jì)數(shù)。
對(duì)D-FF36的數(shù)據(jù)輸入端子D輸入定時(shí)器電路32的溢出信號(hào)(Tm2Ovf)。并且，對(duì)D-FF36的時(shí)鐘輸入端子C輸入將通信線10的信號(hào)反相后的信號(hào)。而且，自D-FF36的數(shù)據(jù)輸出端子Q輸出的信號(hào)成為表示自主通信電路1接收的數(shù)據(jù)的接收數(shù)據(jù)信號(hào)(RecDataS)。因此，例如，在通信線10的信號(hào)電平從H電平變?yōu)長(zhǎng)電平時(shí)，定時(shí)器電路32的溢出信號(hào)(Tm2Ovf)被取入到D-FF36，作為接收數(shù)據(jù)信號(hào)(RecDataS)被輸出。
(動(dòng)作說(shuō)明)下面，對(duì)主通信電路1和從通信電路2之間的數(shù)據(jù)收發(fā)的動(dòng)作進(jìn)行說(shuō)明。
(1)數(shù)據(jù)發(fā)送首先，對(duì)自主通信電路1向從通信電路2發(fā)送數(shù)據(jù)時(shí)的動(dòng)作進(jìn)行說(shuō)明。圖2是表示自主通信電路1向從通信電路2發(fā)送數(shù)據(jù)時(shí)的時(shí)序圖。另外，在自主通信電路1向從通信電路2發(fā)送數(shù)據(jù)時(shí)，設(shè)主通信電路1的定時(shí)器電路25所檢測(cè)的時(shí)間T1和從通信電路2的定時(shí)器電路32所檢測(cè)的時(shí)間T2滿足T1＜T2的關(guān)系。另外，時(shí)間T1相當(dāng)于本發(fā)明權(quán)利要求書(shū)的權(quán)利要求1、權(quán)利要求19、權(quán)利要求20、權(quán)利要求40、和權(quán)利要求41中的第一時(shí)間。另外，時(shí)間T2相當(dāng)于本發(fā)明的權(quán)利要求1、權(quán)利要求20、和權(quán)利要求41中的第二時(shí)間，還相當(dāng)于權(quán)利要求19和權(quán)利要求40中的第三時(shí)間。
首先，在時(shí)刻t1，自控制電路11輸出的初始化信號(hào)(Initialize)變?yōu)镠電平。由此，N型MOSFET23導(dǎo)通，通信線10的信號(hào)電平變?yōu)長(zhǎng)電平。另外，在時(shí)刻t2，即使初始化信號(hào)(Initialize)變?yōu)長(zhǎng)電平，通信線10的信號(hào)電平也通過(guò)保持電路13而被維持在L電平。并且，自控制電路11輸入發(fā)送數(shù)據(jù)信號(hào)(DataOutM)“1”(另一方邏輯電平的值)。
然后，在時(shí)刻t3，自控制電路11輸出的數(shù)據(jù)輸出請(qǐng)求信號(hào)(DataOutRq)變?yōu)镠電平。由此，P型MOSFET21導(dǎo)通，通信線10的信號(hào)電平變?yōu)镠電平。另外，數(shù)據(jù)輸出請(qǐng)求信號(hào)(DataOutRq)變?yōu)镠電平的時(shí)間比T1短。此時(shí)，在主通信電路1中，由于發(fā)送數(shù)據(jù)信號(hào)(DataOutM)為“1”、收發(fā)模式信號(hào)(SendRecM)為“1”，因此AND電路27的輸出變?yōu)镠電平，定時(shí)器電路25的復(fù)位輸入端子R仍為H電平。因此，主通信電路1的定時(shí)器電路25不開(kāi)始計(jì)數(shù)動(dòng)作。另一方面，在從通信電路2中，由于收發(fā)模式信號(hào)(SendRecS)為“0”，因此AND電路34的輸出為L(zhǎng)電平，由于通信線10的信號(hào)電平為H電平，因此NOR電路33的輸出為L(zhǎng)電平，定時(shí)器電路32的復(fù)位輸入端子R變?yōu)長(zhǎng)電平。因此，從通信電路2的定時(shí)器電路32開(kāi)始進(jìn)行時(shí)間T2的檢測(cè)動(dòng)作。
而后，自時(shí)刻t3經(jīng)過(guò)時(shí)間T2變?yōu)闀r(shí)刻t4時(shí)，自從通信電路2的定時(shí)器電路32輸出的溢出信號(hào)(Tm2Ovf)變?yōu)镠電平。由此，N型MOSFET30導(dǎo)通，通信線10的信號(hào)電平變?yōu)長(zhǎng)電平。而且，當(dāng)通信線10的信號(hào)電平變?yōu)長(zhǎng)電平時(shí)，輸入到D-FF36的時(shí)鐘輸入端子的信號(hào)從L電平變?yōu)镠電平，自定時(shí)器電路32輸出的H電平的溢出信號(hào)(Tm2Ovf)被取入到D-FF36，接收數(shù)據(jù)信號(hào)(RecDataS)變?yōu)镠電平。即，自主通信電路1向從通信電路2發(fā)送了“1”。
另外，若通信線10的信號(hào)電平變?yōu)長(zhǎng)電平，則定時(shí)器電路32的復(fù)位輸入端子R的信號(hào)電平根據(jù)時(shí)鐘信號(hào)(Tm2Clock)而變?yōu)樵贖電平和L電平之間交替重復(fù)的狀態(tài)，定時(shí)器電路32被復(fù)位，在時(shí)刻t5溢出信號(hào)(Tm2Ovf)變?yōu)長(zhǎng)電平。
然后，若伴隨通信線10的信號(hào)電平的變化而傳輸結(jié)束信號(hào)(TransEndM)變?yōu)長(zhǎng)電平，則控制電路11檢測(cè)出到從通信電路2的數(shù)據(jù)發(fā)送已經(jīng)完成，在時(shí)刻t6，開(kāi)始輸出下一個(gè)發(fā)送數(shù)據(jù)信號(hào)(DataOutM)“0”(一方的邏輯電平的值)。
接著，在時(shí)刻t7，自控制電路11輸出的數(shù)據(jù)輸出請(qǐng)求信號(hào)(DataOutRq)變?yōu)镠電平。由此，P型MOSFET21導(dǎo)通，通信線10的信號(hào)電平變?yōu)镠電平。此時(shí)，在主通信電路1中，由于發(fā)送數(shù)據(jù)信號(hào)(DataOutM)為“0”，因此AND電路27的輸出變?yōu)長(zhǎng)電平，由于通信線10的信號(hào)電平為H電平，因此NOR電路26的輸出變?yōu)長(zhǎng)電平，定時(shí)器電路25的復(fù)位輸入端子R變?yōu)長(zhǎng)電平。因此，主通信電路1的定時(shí)器電路25開(kāi)始進(jìn)行時(shí)間T1的檢測(cè)動(dòng)作。另外，在從通信電路2中，由于收發(fā)模式信號(hào)(SendRecS)為“0”，因此AND電路34的輸出為L(zhǎng)電平，由于通信線10的信號(hào)電平為H電平，因此NOR電路33的輸出為L(zhǎng)電平，定時(shí)器電路32的復(fù)位輸入端子R變?yōu)長(zhǎng)電平。因此，從通信電路2的定時(shí)器電路32開(kāi)始進(jìn)行時(shí)間T2的檢測(cè)動(dòng)作。
然后，自時(shí)刻t7經(jīng)過(guò)時(shí)間T1變?yōu)闀r(shí)刻t8時(shí)，自主通信電路1的定時(shí)器電路25輸出的溢出信號(hào)(Tm1Ovf)變?yōu)镠電平。另外，由于T1＜T2，因此自從通信電路2的定時(shí)器電路32輸出的溢出信號(hào)(Tm2Ovf)變?yōu)長(zhǎng)電平。由此，N型MOSFET23導(dǎo)通，通信線10的信號(hào)電平變?yōu)長(zhǎng)電平。而且，當(dāng)通信線10的信號(hào)電平變?yōu)長(zhǎng)電平時(shí)，輸入到D-FF36的時(shí)鐘輸入端子的信號(hào)從L電平變?yōu)镠電平，自定時(shí)器電路32輸出的L電平的溢出信號(hào)(Tm2Ovf)被取入到D-FF36，接收數(shù)據(jù)信號(hào)(RecDataS)變?yōu)長(zhǎng)電平。即，自主通信電路1向從通信電路2發(fā)送“0”。
另外，若通信線10的信號(hào)電平變?yōu)長(zhǎng)電平，則定時(shí)器電路25的復(fù)位輸入端子R的信號(hào)電平根據(jù)時(shí)鐘信號(hào)(Tm1Clock)而變?yōu)樵贖電平和L電平之間交替重復(fù)的狀態(tài)，定時(shí)器電路25被復(fù)位，在時(shí)刻t9溢出信號(hào)(Tm1Ovf)變?yōu)長(zhǎng)電平。另外，若通信線10的信號(hào)電平變?yōu)長(zhǎng)電平，則定時(shí)器電路32的復(fù)位輸入端子R的信號(hào)電平根據(jù)時(shí)鐘信號(hào)(Tm2Clock)而變?yōu)樵贖電平和L電平之間交替重復(fù)的狀態(tài)，定時(shí)器電路32被復(fù)位。
這樣，設(shè)由主通信電路1的定時(shí)器電路25檢測(cè)的時(shí)間T1和由從通信電路2的定時(shí)器電路32檢測(cè)的時(shí)間T2的關(guān)系滿足T1＜T2，根據(jù)主通信電路1的定時(shí)器電路25是否開(kāi)始檢測(cè)動(dòng)作，可發(fā)送“1”或“0”的數(shù)據(jù)。然后，根據(jù)時(shí)鐘信號(hào)(Tm1Clock)和時(shí)鐘信號(hào)(Tm2Clock)的精度預(yù)先設(shè)置T1和T2的時(shí)間差，由此即使時(shí)間T1和時(shí)間T2存在偏差，也能正常地自主通信電路1向從通信電路2發(fā)送數(shù)據(jù)。例如，在時(shí)鐘信號(hào)(Tm1Clock)和時(shí)鐘信號(hào)(Tm2Clock)有可能均偏差50％時(shí)，若設(shè)定時(shí)間T1為10ns，時(shí)間T2為40ns，則即使時(shí)間T1延長(zhǎng)50％變?yōu)?5ns，時(shí)間T2縮短50％變?yōu)?0ns，由于T1＜T2，因此也可正常地發(fā)送數(shù)據(jù)。
另外，通過(guò)重復(fù)圖2所例示的處理，自主通信電路1可向從通信電路2發(fā)送多位數(shù)據(jù)。在該情況下，通過(guò)傳輸結(jié)束信號(hào)(TransEndM)從H電平變?yōu)長(zhǎng)電平，控制電路11檢測(cè)到1位數(shù)據(jù)發(fā)送結(jié)束，在輸出了下一個(gè)發(fā)送數(shù)據(jù)(DataOutM)之后，使數(shù)據(jù)輸出請(qǐng)求信號(hào)(DataOutRq)變?yōu)镠電平即可。另外，在自主通信電路1向從通信電路2發(fā)送多位數(shù)據(jù)時(shí)，也可將從通信電路2的D-FF36設(shè)為移位寄存器。在該情況下，在通信線10從H電平變?yōu)長(zhǎng)電平的定時(shí)，自定時(shí)器電路32輸出的溢出信號(hào)(Tm2Ovf)移位輸入到移位寄存器中即可。
(2)數(shù)據(jù)接收下面，對(duì)主通信電路1自從通信電路2接收數(shù)據(jù)時(shí)的動(dòng)作進(jìn)行說(shuō)明。圖3是表示主通信電路1自從通信電路2接收數(shù)據(jù)時(shí)的時(shí)序圖。另外，在主通信電路1自從通信電路2接收數(shù)據(jù)時(shí)，設(shè)主通信電路1的定時(shí)器電路25所檢測(cè)的時(shí)間T3和從通信電路2的定時(shí)器電路32所檢測(cè)的時(shí)間T4滿足T3＞T4的關(guān)系。另外，時(shí)間T3相當(dāng)于本發(fā)明權(quán)利要求書(shū)的權(quán)利要求9、權(quán)利要求30、和權(quán)利要求42中的第一時(shí)間。另外，時(shí)間T4相當(dāng)于本發(fā)明的權(quán)利要求9、30、和42中的第二時(shí)間，還相當(dāng)于權(quán)利要求19和權(quán)利要求40中的第四時(shí)間。
另外，如上所述，定時(shí)器電路25的檢測(cè)時(shí)間從T1向T3的改變、以及定時(shí)器電路32的檢測(cè)時(shí)間從T2到T4的改變，可通過(guò)來(lái)自控制電路11、12等的控制而進(jìn)行。例如，也可根據(jù)自控制電路11輸出的收發(fā)模式信號(hào)(SendRecM)切換定時(shí)器電路25的檢測(cè)時(shí)間，根據(jù)自控制電路12輸出的收發(fā)模式信號(hào)(SendRecS)切換定時(shí)器電路32的檢測(cè)時(shí)間。
首先，在時(shí)刻t11，自控制電路11輸出的初始化信號(hào)(Initialize)變?yōu)镠電平。由此，N型MOSFET23導(dǎo)通，通信線10的信號(hào)電平變?yōu)長(zhǎng)電平。另外，在時(shí)刻t12，即使初始化信號(hào)(Initialize)變?yōu)長(zhǎng)電平，通信線10的信號(hào)電平也通過(guò)保持電路13而被維持在L電平。并且，自控制電路12輸入發(fā)送數(shù)據(jù)信號(hào)(DataOutS)“1”。
然后，在時(shí)刻t13，自控制電路11輸出的數(shù)據(jù)輸出請(qǐng)求信號(hào)(DataOutRq)變?yōu)镠電平。由此，P型MOSFET21導(dǎo)通，通信線10的信號(hào)電平變?yōu)镠電平。另外，數(shù)據(jù)輸出請(qǐng)求信號(hào)(DataOutRq)變?yōu)镠電平的時(shí)間比T4短。此時(shí)，在主通信電路1中，由于收發(fā)模式信號(hào)(SendRecM)為“0”，因此AND電路27的輸出變?yōu)長(zhǎng)電平，由于通信線10的信號(hào)電平為H電平，因此NOR電路26的輸出為L(zhǎng)電平，定時(shí)器電路25的復(fù)位輸入端子R變?yōu)長(zhǎng)電平。因此，主通信電路1的定時(shí)器電路25開(kāi)始進(jìn)行時(shí)間T3的檢測(cè)動(dòng)作。另一方面，在從通信電路2中，由于收發(fā)數(shù)據(jù)信號(hào)(DataOutS)為“1”、收發(fā)模式信號(hào)(SendRecS)為“1”，因此AND電路34的輸出為H電平，定時(shí)器電路32的復(fù)位輸入端子R仍為H電平。因此，從通信電路2的定時(shí)器電路32不開(kāi)始進(jìn)行計(jì)數(shù)動(dòng)作。
而后，自時(shí)刻t13經(jīng)過(guò)時(shí)間T3變?yōu)闀r(shí)刻t14時(shí)，自主通信電路1的定時(shí)器電路25輸出的溢出信號(hào)(Tm1Ovf)變?yōu)镠電平。由此，N型MOSFET23導(dǎo)通，通信線10的信號(hào)電平變?yōu)長(zhǎng)電平。而且，當(dāng)通信線10的信號(hào)電平變?yōu)長(zhǎng)電平時(shí)，輸入到D-FF29的時(shí)鐘輸入端子的信號(hào)從L電平變?yōu)镠電平，自定時(shí)器電路25輸出的H電平的溢出信號(hào)(Tm1Ovf)被取入到D-FF29，接收數(shù)據(jù)信號(hào)(RecDataM)變?yōu)镠電平。即，主通信電路1自從通信電路2接收了“1”。
另外，若通信線10的信號(hào)電平變?yōu)長(zhǎng)電平，則定時(shí)器電路25的復(fù)位輸入端子R的信號(hào)電平根據(jù)時(shí)鐘信號(hào)(Tm1Clock)而變?yōu)樵贖電平和L電平之間交替重復(fù)的狀態(tài)，定時(shí)器電路25被復(fù)位，在時(shí)刻t15溢出信號(hào)(Tm1Ovf)變?yōu)長(zhǎng)電平。
然后，若傳輸結(jié)束信號(hào)(TransEndS)伴隨通信線10的信號(hào)電平的變化而變?yōu)長(zhǎng)電平，則控制電路12檢測(cè)出到主通信電路1的數(shù)據(jù)發(fā)送已經(jīng)完成，在時(shí)刻t16，開(kāi)始輸出下一個(gè)發(fā)送數(shù)據(jù)信號(hào)(DataOutS)“0”。
接著，在時(shí)刻t17，自控制電路11輸出的數(shù)據(jù)輸出請(qǐng)求信號(hào)(DataOutRq)變?yōu)镠電平。由此，P型MOSFET21導(dǎo)通，通信線10的信號(hào)電平變?yōu)镠電平。此時(shí)，在主通信電路1中，由于收發(fā)模式信號(hào)(SendRecS)為“0”，因此AND電路27的輸出為L(zhǎng)電平，由于通信線10的信號(hào)電平為H電平，因此NOR電路26的輸出為L(zhǎng)電平，定時(shí)器電路25的復(fù)位輸入端子R變?yōu)長(zhǎng)電平。因此，主通信電路1的定時(shí)器電路25開(kāi)始進(jìn)行時(shí)間T3的檢測(cè)動(dòng)作。另外，在從通信電路2中，由于發(fā)送數(shù)據(jù)信號(hào)(DataOutM)為“0”，因此AND電路34的輸出變?yōu)長(zhǎng)電平，由于通信線10的信號(hào)電平為H電平，因此NOR電路33的輸出變?yōu)長(zhǎng)電平，定時(shí)器電路32的復(fù)位輸入端子R變?yōu)長(zhǎng)電平。因此，從通信電路2的定時(shí)器電路32開(kāi)始進(jìn)行時(shí)間T4的檢測(cè)動(dòng)作。
然后，自時(shí)刻t17經(jīng)過(guò)時(shí)間T4變?yōu)闀r(shí)刻t18時(shí)，自從通信電路2的定時(shí)器電路32輸出的溢出信號(hào)(Tm2Ovf)變?yōu)镠電平。另外，由于T3＞T4，因此自主通信電路1的定時(shí)器電路25輸出的溢出信號(hào)(Tm1Ovf)仍為L(zhǎng)電平。由此，N型MOSFET30導(dǎo)通，通信線10的信號(hào)電平變?yōu)長(zhǎng)電平。而且，當(dāng)通信線10的信號(hào)電平變?yōu)長(zhǎng)電平時(shí)，輸入到D-FF29的時(shí)鐘輸入端子的信號(hào)從L電平變?yōu)镠電平，自定時(shí)器電路25輸出的L電平的溢出信號(hào)(Tm1Ovf)被取入到D-FF29，接收數(shù)據(jù)信號(hào)(RecDataM)變?yōu)長(zhǎng)電平。即，主通信電路1自從通信電路2接收了“0”。
另外，若通信線10的信號(hào)電平變?yōu)長(zhǎng)電平，則定時(shí)器電路25的復(fù)位輸入端子R的信號(hào)電平根據(jù)時(shí)鐘信號(hào)(Tm1Clock)而變?yōu)樵贖電平和L電平之間交替重復(fù)的狀態(tài)，定時(shí)器電路25被復(fù)位。另外，若通信線10的信號(hào)電平變?yōu)長(zhǎng)電平，則定時(shí)器電路32的復(fù)位輸入端子R的信號(hào)電平根據(jù)時(shí)鐘信號(hào)(Tm2Clock)而變?yōu)樵贖電平和L電平之間交替重復(fù)的狀態(tài)，定時(shí)器電路32被復(fù)位，在時(shí)刻t19溢出信號(hào)(Tm2Ovf)變?yōu)長(zhǎng)電平。
這樣，設(shè)由主通信電路1的定時(shí)器電路25檢測(cè)的時(shí)間T3和由從通信電路2的定時(shí)器電路32檢測(cè)的時(shí)間T4的關(guān)系滿足T3＞T4，根據(jù)從通信電路2的定時(shí)器電路32是否開(kāi)始檢測(cè)動(dòng)作，主通信電路1可自從通信電路2接收“1”或“0”的數(shù)據(jù)。然后，根據(jù)時(shí)鐘信號(hào)(Tm1Clock)和時(shí)鐘信號(hào)(Tm2Clock)的精度預(yù)先設(shè)置T3和T4的時(shí)間差，由此即使時(shí)間T3和時(shí)間T4存在偏差，主通信電路1也能正常地自從通信電路2接收數(shù)據(jù)。例如，在時(shí)鐘信號(hào)(Tm1Clock)和時(shí)鐘信號(hào)(Tm2Clock)有可能均偏差50％時(shí)，若設(shè)定時(shí)間T3為40ns，時(shí)間T4為10ns，則即使時(shí)間T3縮短50％變?yōu)?0ns，時(shí)間T4延長(zhǎng)50％變?yōu)?5ns，由于T3＞T4，因此也可正常地接收數(shù)據(jù)。
另外，通過(guò)重復(fù)圖3所例示的處理，主通信電路1可自從通信電路2接收多位數(shù)據(jù)。在該情況下，控制電路12通過(guò)傳輸結(jié)束信號(hào)(TransEndS)從H電平變?yōu)長(zhǎng)電平從而檢測(cè)到1位數(shù)據(jù)發(fā)送結(jié)束并輸出下一個(gè)發(fā)送數(shù)據(jù)(DataOutS)即可?？刂齐娐?1為了通過(guò)傳輸結(jié)束信號(hào)(TransEndM)從H電平變?yōu)長(zhǎng)電平從而檢測(cè)到1位數(shù)據(jù)接收結(jié)束并接收下一個(gè)數(shù)據(jù)，而使數(shù)據(jù)輸出請(qǐng)求信號(hào)(DataOutRq)變?yōu)镠電平即可。另外，在主通信電路1自從通信電路2接收多位數(shù)據(jù)時(shí)，也可將主通信電路1的D-FF29設(shè)為移位寄存器。在該情況下，在通信線10從H電平變?yōu)長(zhǎng)電平的定時(shí)，自定時(shí)器電路25輸出的溢出信號(hào)(Tm1Ovf)移位輸入到移位寄存器中即可。
(定時(shí)器電路(其他方式))在圖1所示的電路中，設(shè)為當(dāng)主通信電路1向從通信電路2發(fā)送數(shù)據(jù)“1”時(shí)，定時(shí)器電路25仍處于被復(fù)位的狀態(tài)，但定時(shí)器電路25也可為進(jìn)行計(jì)數(shù)動(dòng)作的狀態(tài)。另外，設(shè)為當(dāng)主通信電路1自從通信電路2接收數(shù)據(jù)“1”時(shí)，定時(shí)器電路32仍處于被復(fù)位的狀態(tài)，但定時(shí)器電路32也可為進(jìn)行計(jì)數(shù)動(dòng)作的狀態(tài)。圖4是表示定時(shí)器電路25、32與收發(fā)模式和發(fā)送數(shù)據(jù)無(wú)關(guān)地進(jìn)行計(jì)數(shù)動(dòng)作的情況下的主通信電路1和從通信電路2的構(gòu)成例的圖。
如圖4所示，主通信電路1不具備圖1所示的AND電路27和OR電路28，代之具備NAND電路50和AND電路51。在該情況下，由定時(shí)器電路25、NOR電路26、NAND電路50和AND電路51構(gòu)成的電路相當(dāng)于本發(fā)明的定時(shí)器電路(第一定時(shí)器電路)。并且，自NOR電路26輸出的信號(hào)被輸入到定時(shí)器電路25的復(fù)位輸入端子R。另外，對(duì)NAND電路50輸入發(fā)送數(shù)據(jù)信號(hào)(DataOutM)和收發(fā)模式信號(hào)(SendRecM)。并且，對(duì)AND電路51輸入自NAND電路50輸出的信號(hào)和自定時(shí)器電路25輸出的溢出信號(hào)(Tm1Ovf)，自AND電路51輸出的信號(hào)被輸入到OR電路22。
另外，從通信電路2不具備圖1所示的AND電路34和OR電路35，代之具備NAND電路52和AND電路53。在該情況下，由定時(shí)器電路32、NOR電路33、NAND電路52和AND電路53構(gòu)成的電路相當(dāng)于本發(fā)明的定時(shí)器電路(第二定時(shí)器電路)。并且，自NOR電路33輸出的信號(hào)被輸入到定時(shí)器電路32的復(fù)位輸入端子R。另外，對(duì)NAND電路52輸入發(fā)送數(shù)據(jù)信號(hào)(DataOutS)和收發(fā)模式信號(hào)(SendRecS)。并且，對(duì)AND電路53輸入自NAND電路52輸出的信號(hào)和自定時(shí)器電路32輸出的溢出信號(hào)(Tm2Ovf)，自AND電路53輸出的信號(hào)被輸入到N型MOSFET30的柵極。
在圖4所示的構(gòu)成中，若通信線10的信號(hào)電平變?yōu)镠電平，則無(wú)論收發(fā)模式和發(fā)送數(shù)據(jù)，定時(shí)器電路25、32的復(fù)位輸入端子R的信號(hào)電平都變?yōu)長(zhǎng)電平，因此定時(shí)器電路25、32開(kāi)始計(jì)數(shù)動(dòng)作。然后，定時(shí)器電路25若檢測(cè)到設(shè)定的規(guī)定的時(shí)間T1或T3，則輸出H電平的溢出信號(hào)(Tm1Ovf)。另外，定時(shí)器電路32若檢測(cè)到設(shè)定的規(guī)定的時(shí)間T2或T4，則輸出H電平的溢出信號(hào)(Tm2Ovf)。
并且，當(dāng)自主通信電路1向從通信電路2發(fā)送數(shù)據(jù)“1”時(shí)，由于收發(fā)模式信號(hào)(SendRecM)和發(fā)送數(shù)據(jù)信號(hào)(DataOutM)為“1”，因此自NAND電路50輸出的信號(hào)變?yōu)長(zhǎng)電平。在該情況下，自AND電路51輸出的信號(hào)無(wú)論定時(shí)器電路25的溢出信號(hào)(Tm1Ovf)，都變?yōu)長(zhǎng)電平。即，當(dāng)主通信電路1向從通信電路2發(fā)送數(shù)據(jù)“1”時(shí)，由定時(shí)器電路25、NOR電路26、NAND電路50和AND電路51構(gòu)成的電路不進(jìn)行時(shí)間T1的檢測(cè)動(dòng)作。另外，當(dāng)自主通信電路1向從通信電路2發(fā)送數(shù)據(jù)“0”時(shí)，由于發(fā)送數(shù)據(jù)信號(hào)(DataOutM)為“0”，因此自NAND電路50輸出的信號(hào)變?yōu)镠電平。在該情況下，自AND電路51輸出的信號(hào)會(huì)根據(jù)定時(shí)器電路25的溢出信號(hào)(Tm1Ovf)而變化。即，當(dāng)主通信電路1向從通信電路2發(fā)送數(shù)據(jù)“0”時(shí)，由定時(shí)器電路25、NOR電路26、NAND電路50和AND電路51構(gòu)成的電路進(jìn)行時(shí)間T1的檢測(cè)動(dòng)作。
而且，當(dāng)主通信電路1自從通信電路2接收數(shù)據(jù)“1”時(shí)，由于收發(fā)模式信號(hào)(SendRecS)和發(fā)送數(shù)據(jù)信號(hào)(DataOutS)為“1”，因此自NAND電路52輸出的信號(hào)變?yōu)長(zhǎng)電平。在該情況下，自AND電路53輸出的信號(hào)無(wú)論定時(shí)器電路32的溢出信號(hào)(Tm2Ovf)，都變?yōu)長(zhǎng)電平。即，當(dāng)主通信電路1自從通信電路2接收數(shù)據(jù)“1”時(shí)，由定時(shí)器電路32、NOR電路33、NAND電路52和AND電路53構(gòu)成的電路不進(jìn)行時(shí)間T3的檢測(cè)動(dòng)作。另外，當(dāng)主通信電路1自從通信電路2接收數(shù)據(jù)“0”時(shí)，由于發(fā)送數(shù)據(jù)信號(hào)(DataOutS)為“0”，因此自NAND電路52輸出的信號(hào)變?yōu)镠電平。在該情況下，自AND電路53輸出的信號(hào)會(huì)根據(jù)定時(shí)器電路32的溢出信號(hào)(Tm2Ovf)而變化。即，當(dāng)主通信電路1自從通信電路2接收數(shù)據(jù)“0”時(shí)，由定時(shí)器電路32、NOR電路33、NAND電路52和AND電路53構(gòu)成的電路進(jìn)行時(shí)間T3的檢測(cè)動(dòng)作。
(無(wú)線通信)在圖1所示的電路中，設(shè)主通信電路1和從通信電路2通過(guò)一根通信線10進(jìn)行數(shù)據(jù)的收發(fā)，但也可通過(guò)磁場(chǎng)耦合或電場(chǎng)耦合等的無(wú)線通信進(jìn)行同樣的步驟。
(1)磁場(chǎng)耦合圖5是表示通過(guò)磁場(chǎng)耦合進(jìn)行無(wú)線通信時(shí)的主通信電路1和從通信電路2的構(gòu)成例的圖。如圖5所示，主通信電路1不具備圖1所示的輸入輸出端子24，代之具備線圈60(無(wú)線通信電路)、邊沿檢測(cè)電路61、62、和SR型觸發(fā)器(以后表示為“SR-FF”)63。另外，SR-FF63相當(dāng)于本發(fā)明的存儲(chǔ)電路。
對(duì)線圈60的一端施加P型MOSFET21和N型MOSFET23的連接點(diǎn)的電壓，對(duì)線圈60的另一端施加中點(diǎn)電壓Vref。因此，在P型MOSFET21導(dǎo)通、N型MOSFET23截止的情況下，自P型MOSFET21向線圈60流動(dòng)電流。另外，在P型MOSFET21截止、N型MOSFET23導(dǎo)通的情況下，自線圈60向N型MOSFET23流動(dòng)電流。
對(duì)邊沿檢測(cè)電路61、62施加P型MOSFET21和N型MOSFET23的連接點(diǎn)的電壓即線圈60的一端的電壓VL1。并且，邊沿檢測(cè)電路61若檢測(cè)到電壓VL1變?yōu)镠電平，則例如輸出H電平的信號(hào)。另外，邊沿檢測(cè)電路62若檢測(cè)到電壓VL1變?yōu)長(zhǎng)電平，則例如輸出H電平的信號(hào)。
對(duì)SR-FF63的數(shù)據(jù)輸入端子S輸入邊沿檢測(cè)電路61的輸出信號(hào)。另外，對(duì)SR-FF63的數(shù)據(jù)輸入端子R輸入邊沿檢測(cè)電路62的輸出信號(hào)。因此，若電壓VL1變?yōu)镠電平、邊沿檢測(cè)電路61的輸出信號(hào)變?yōu)镠電平，則自SR-FF63的數(shù)據(jù)輸出端子Q輸出的信號(hào)變?yōu)镠電平。另外，若電壓VL1變?yōu)長(zhǎng)電平、邊沿檢測(cè)電路62的輸出信號(hào)變?yōu)镠電平，則自SR-FF63的數(shù)據(jù)輸出端子Q輸出的信號(hào)變?yōu)長(zhǎng)電平。然后，自SR-FF63的數(shù)據(jù)輸出端子Q輸出的信號(hào)被輸入到NOR電路26。另外，自SR-FF63的數(shù)據(jù)輸出端子Q輸出的信號(hào)被反相后輸入到D-FF29的時(shí)鐘輸入端子。另外，自SR-FF63的數(shù)據(jù)輸出端子Q輸出的信號(hào)成為對(duì)控制電路11的傳輸結(jié)束信號(hào)(TransEndM)。即，自SR-FF63的數(shù)據(jù)輸出端子Q輸出的信號(hào)的信號(hào)電平變得與圖1所示的通信線10的信號(hào)電平相同。
并且，從通信電路1不具備圖1所示的輸入輸出端子31，代之具備線圈70(無(wú)線通信電路)、邊沿檢測(cè)電路71、72、和SR-FF73(存儲(chǔ)電路)。
線圈70的一端與N型MOSFET30的漏極連接，對(duì)線圈70的另一端施加中點(diǎn)電壓Vref。因此，在N型MOSFET30導(dǎo)通的情況下，自線圈70向N型MOSFET30流動(dòng)電流。
對(duì)邊沿檢測(cè)電路71、72施加N型MOSFET30的漏極的電壓即線圈70的一端的電壓VL2。并且，邊沿檢測(cè)電路71若檢測(cè)到電壓VL2變?yōu)镠電平，則例如輸出H電平的信號(hào)。另外，邊沿檢測(cè)電路72若檢測(cè)到電壓VL2變?yōu)長(zhǎng)電平，則例如輸出H電平的信號(hào)。
對(duì)SR-FF73的數(shù)據(jù)輸入端子S輸入邊沿檢測(cè)電路71的輸出信號(hào)。另外，對(duì)SR-FF73的數(shù)據(jù)輸入端子R輸入邊沿檢測(cè)電路72的輸出信號(hào)。因此，若電壓VL2變?yōu)镠電平、邊沿檢測(cè)電路71的輸出信號(hào)變?yōu)镠電平，則自SR-FF73的數(shù)據(jù)輸出端子Q輸出的信號(hào)變?yōu)镠電平。另外，若電壓VL2變?yōu)長(zhǎng)電平、邊沿檢測(cè)電路72的輸出信號(hào)變?yōu)镠電平，則自SR-FF73的數(shù)據(jù)輸出端子Q輸出的信號(hào)變?yōu)長(zhǎng)電平。然后，自SR-FF73的數(shù)據(jù)輸出端子Q輸出的信號(hào)被輸入到NOR電路33。另外，自SR-FF73的數(shù)據(jù)輸出端子Q輸出的信號(hào)被反相后輸入到D-FF36的時(shí)鐘輸入端子。另外，自SR-FF73的數(shù)據(jù)輸出端子Q輸出的信號(hào)成為針對(duì)控制電路12的傳輸結(jié)束信號(hào)(TransEndS)。即，自SR-FF73的數(shù)據(jù)輸出端子Q輸出的信號(hào)的信號(hào)電平變得與圖1所示的通信線10的信號(hào)電平相同。
并且，在線圈60、70使主通信電路1和從通信電路2靠近而達(dá)到可磁場(chǎng)結(jié)合的程度的狀態(tài)下，通過(guò)執(zhí)行與使用通信線10時(shí)相同的步驟，可在主通信電路1和從通信電路2之間進(jìn)行數(shù)據(jù)的收發(fā)。
圖6是表示通過(guò)磁場(chǎng)耦合自主通信電路1向從通信電路2發(fā)送數(shù)據(jù)時(shí)的時(shí)序圖。另外，當(dāng)自主通信電路1向從通信電路2發(fā)送數(shù)據(jù)時(shí)，主通信電路1的定時(shí)器電路25檢測(cè)的時(shí)間T1和從通信電路2的定時(shí)器電路32檢測(cè)的時(shí)間T2滿足T1＜T2的關(guān)系。
首先，在時(shí)刻t20，自控制電路11輸入發(fā)送數(shù)據(jù)信號(hào)(DataOutM)“1”。然后，在時(shí)刻t21，自控制電路11輸出的數(shù)據(jù)輸出請(qǐng)求信號(hào)(DataOutRq)變?yōu)镠電平。由此，P型MOSFET21導(dǎo)通，電流從P型MOSFET21朝向線圈60流動(dòng)，電壓VL1變?yōu)镠電平。并且，因線圈60中流動(dòng)電流而產(chǎn)生的磁場(chǎng)傳遞到線圈70，自N型MOSFET30向線圈70產(chǎn)生電流，電壓VL2變?yōu)镠電平。由此，從SR-FF63、73的數(shù)據(jù)輸出端子Q輸出的信號(hào)為H電平。并且，在主通信電路1中，由于發(fā)送數(shù)據(jù)信號(hào)(DataOutM)為“1”、收發(fā)模式信號(hào)(SendRecM)為“1”，因此AND電路27的輸出為H電平，定時(shí)器電路25的復(fù)位輸入端子R仍為H電平。因此，主通信電路1的定時(shí)器電路25不開(kāi)始計(jì)數(shù)動(dòng)作。另一方面，在從通信電路2中，由于收發(fā)模式信號(hào)(SendRecS)為“0”，因此AND電路34的輸出為L(zhǎng)電平，由于自SR-FF73的數(shù)據(jù)輸出端子Q輸出的信號(hào)的信號(hào)電平為H電平，因此NOR電路33的輸出為L(zhǎng)電平，定時(shí)器電路32的復(fù)位輸入端子R變?yōu)長(zhǎng)電平。因此，從通信電路2的定時(shí)器電路32開(kāi)始進(jìn)行時(shí)間T2的檢測(cè)動(dòng)作。
另外，在時(shí)刻t22若數(shù)據(jù)輸出請(qǐng)求信號(hào)(DataOutRq)變?yōu)長(zhǎng)電平，則P型MOSFET21截止，電壓VL1和電壓VL2產(chǎn)生反電動(dòng)勢(shì)，而邊沿檢測(cè)電路62、72檢測(cè)不到該變化。另外，設(shè)數(shù)據(jù)輸出請(qǐng)求信號(hào)(DataOutRq)變?yōu)镠電平的時(shí)間比T1短。
而后，自時(shí)刻t21經(jīng)過(guò)時(shí)間T2變?yōu)闀r(shí)刻t23時(shí)，自從通信電路2的定時(shí)器電路32輸出的溢出信號(hào)(Tm2Ovf)變?yōu)镠電平。由此，N型MOSFET30導(dǎo)通，自線圈70向N型MOSFET30流動(dòng)電流，電壓VL2變?yōu)長(zhǎng)電平。而且，因線圈70中流動(dòng)電流而產(chǎn)生的磁場(chǎng)傳遞到線圈60，自線圈60向N型MOSFET23產(chǎn)生電流，電壓VL1變?yōu)長(zhǎng)電平。由此，自SR-FF63、73的數(shù)據(jù)輸出端子Q輸出的信號(hào)變?yōu)長(zhǎng)電平。而且，若自SR-FF73的數(shù)據(jù)輸出端子Q輸出的信號(hào)的信號(hào)電平變?yōu)長(zhǎng)電平，則輸入到D-FF36的時(shí)鐘輸入端子的信號(hào)從L電平變?yōu)镠電平，自定時(shí)器電路32輸出的H電平的溢出信號(hào)(Tm2Ovf)被取入到D-FF36，接收數(shù)據(jù)信號(hào)(RecDataS)變?yōu)镠電平。即，自主通信電路1向從通信電路2發(fā)送了“1”。
另外，若自SR-FF73的數(shù)據(jù)輸出端子Q輸出的信號(hào)的信號(hào)電平變?yōu)長(zhǎng)電平，則定時(shí)器電路32的復(fù)位輸入端子R的信號(hào)電平根據(jù)時(shí)鐘信號(hào)(Tm2Clock)而變?yōu)樵贖電平和L電平之間交替重復(fù)的狀態(tài)，定時(shí)器電路32被復(fù)位，在時(shí)刻t24溢出信號(hào)(Tm2Ovf)變?yōu)長(zhǎng)電平。
另外，在時(shí)刻t24若溢出信號(hào)(Tm2Ovf)變?yōu)長(zhǎng)電平，則N型MOSFET30截止，電壓VL1和電壓VL2產(chǎn)生反電動(dòng)勢(shì)，但邊沿檢測(cè)電路61、71檢測(cè)不到該變化。
另外，若傳輸結(jié)束信號(hào)(TransEndM)伴隨自SR-FF63的數(shù)據(jù)輸出端子Q輸出的信號(hào)的信號(hào)電平的變化而變?yōu)長(zhǎng)電平，則控制電路11檢測(cè)出到從通信電路2的數(shù)據(jù)發(fā)送已經(jīng)完成，在時(shí)刻t25，開(kāi)始輸出下一個(gè)發(fā)送數(shù)據(jù)信號(hào)(DataOutM)“0”。
然后，在時(shí)刻t26，自控制電路11輸出的數(shù)據(jù)輸出請(qǐng)求信號(hào)(DataOutRq)變?yōu)镠電平。由此，P型MOSFET21導(dǎo)通，自P型MOSFET21向線圈60流動(dòng)電流，電壓VL1變?yōu)镠電平。并且，因線圈60中流動(dòng)電流而產(chǎn)生的磁場(chǎng)傳遞到線圈70，自N型MOSFET30向線圈70產(chǎn)生電流，電壓VL2變?yōu)镠電平。由此，自SR-FF63、73的數(shù)據(jù)輸出端子Q輸出的信號(hào)變?yōu)镠電平。并且，在主通信電路1中，由于發(fā)送數(shù)據(jù)信號(hào)(DataOutM)為“0”，因此AND電路27的輸出為L(zhǎng)電平，由于自SR-FF63的數(shù)據(jù)輸出端子Q輸出的信號(hào)的信號(hào)電平為H電平，因此NOR電路26的輸出為L(zhǎng)電平，定時(shí)器電路25的復(fù)位輸入端子R變?yōu)長(zhǎng)電平。因此，主通信電路1的定時(shí)器電路25開(kāi)始進(jìn)行時(shí)間T1的檢測(cè)動(dòng)作。另外，在從通信電路2中，由于收發(fā)模式信號(hào)(SendRecS)為“0”，因此AND電路34的輸出為L(zhǎng)電平，由于自SR-FF73的數(shù)據(jù)輸出端子Q輸出的信號(hào)的信號(hào)電平為H電平，因此NOR電路33的輸出為L(zhǎng)電平，定時(shí)器電路32的復(fù)位輸入端子R變?yōu)長(zhǎng)電平。因此，從通信電路2的定時(shí)器電路32開(kāi)始進(jìn)行時(shí)間T2的檢測(cè)動(dòng)作。
另外，在時(shí)刻t27若數(shù)據(jù)輸出請(qǐng)求信號(hào)(DataOutRq)變?yōu)長(zhǎng)電平，則P型MOSFET21截止，電壓VL1和電壓VL2產(chǎn)生反電動(dòng)勢(shì)，但邊沿檢測(cè)電路62、72檢測(cè)不到該變化。
而后，自時(shí)刻t26經(jīng)過(guò)時(shí)間T1變?yōu)闀r(shí)刻t28時(shí)，自主通信電路1的定時(shí)器電路25輸出的溢出信號(hào)(Tm1Ovf)變?yōu)镠電平。另外，由于T1＜T2，因此自從通信電路2的定時(shí)器電路32輸出的溢出信號(hào)(Tm2Ovf)仍為L(zhǎng)電平。由此，N型MOSFET23導(dǎo)通，自線圈60向N型MOSFET23流動(dòng)電流，電壓VL1變?yōu)長(zhǎng)電平。而且，因線圈60中流動(dòng)電流而產(chǎn)生的磁場(chǎng)傳遞到線圈70，自線圈70向N型MOSFET30產(chǎn)生電流，電壓VL2變?yōu)長(zhǎng)電平。由此，自SR-FF63、73的數(shù)據(jù)輸出端子Q輸出的信號(hào)的信號(hào)電平變?yōu)長(zhǎng)電平。而且，若自SR-FF73的數(shù)據(jù)輸出端子Q輸出的信號(hào)的信號(hào)電平變?yōu)長(zhǎng)電平，則輸入到D-FF36的時(shí)鐘輸入端子的信號(hào)從L電平變?yōu)镠電平，自定時(shí)器電路32輸出的L電平的溢出信號(hào)(Tm2Ovf)被取入到D-FF36，接收數(shù)據(jù)信號(hào)(RecDataS)變?yōu)長(zhǎng)電平。即，自主通信電路1向從通信電路2發(fā)送了“0”。
另外，若自SR-FF63的數(shù)據(jù)輸出端子Q輸出的信號(hào)的信號(hào)電平變?yōu)長(zhǎng)電平，則定時(shí)器電路25的復(fù)位輸入端子R的信號(hào)電平根據(jù)時(shí)鐘信號(hào)(Tm1Clock)而變?yōu)樵贖電平和L電平之間交替重復(fù)的狀態(tài)，定時(shí)器電路25被復(fù)位，在時(shí)刻t29溢出信號(hào)(Tm1Ovf)變?yōu)長(zhǎng)電平。另外，若自SR-FF73的數(shù)據(jù)輸出端子Q輸出的信號(hào)的信號(hào)電平變?yōu)長(zhǎng)電平，則定時(shí)器電路32的復(fù)位輸入端子R的信號(hào)電平根據(jù)時(shí)鐘信號(hào)(Tm2Clock)而變?yōu)樵贖電平和L電平之間交替重復(fù)的狀態(tài)，定時(shí)器電路32被復(fù)位。
另外，在時(shí)刻t29若溢出信號(hào)(Tm1Ovf)變?yōu)長(zhǎng)電平，則N型MOSFET23截止，電壓VL1和電壓VL2產(chǎn)生反電動(dòng)勢(shì)，但邊沿檢測(cè)電路61、71檢測(cè)不到該變化。
另外，圖7是表示通過(guò)磁場(chǎng)耦合而主通信電路1自從通信電路2接收數(shù)據(jù)時(shí)的時(shí)序圖。另外，在主通信電路1自從通信電路2接收數(shù)據(jù)時(shí)，設(shè)主通信電路1的定時(shí)器電路25所檢測(cè)的時(shí)間T3和從通信電路2的定時(shí)器電路32所檢測(cè)的時(shí)間T4滿足T3＞T4的關(guān)系。
首先，在時(shí)刻t30，自控制電路12輸入發(fā)送數(shù)據(jù)信號(hào)(DataOutS)“1”。然后，在時(shí)刻t31，自控制電路11輸出的數(shù)據(jù)輸出請(qǐng)求信號(hào)(DataOutRq)變?yōu)镠電平。由此，P型MOSFET21導(dǎo)通，自P型MOSFET21向線圈60流動(dòng)電流，電壓VL1變?yōu)镠電平。并且，因線圈60中流動(dòng)電流而產(chǎn)生的磁場(chǎng)傳遞到線圈70，自N型MOSFET30向線圈70產(chǎn)生電流，電壓VL2變?yōu)镠電平。由此，自SR-FF73的數(shù)據(jù)輸出端子Q輸出的信號(hào)的信號(hào)電平為H電平。并且，在主通信電路1中，由于收發(fā)模式信號(hào)(SendRecM)為“0”，因此AND電路27的輸出為L(zhǎng)電平，由于自SR-FF63的數(shù)據(jù)輸出端子Q輸出的信號(hào)的信號(hào)電平為H電平，因此NOR電路26的輸出為L(zhǎng)電平，定時(shí)器電路25的復(fù)位輸入端子R變?yōu)長(zhǎng)電平。因此，主通信電路1的定時(shí)器電路25開(kāi)始進(jìn)行時(shí)間T3的檢測(cè)動(dòng)作。另一方面，在從通信電路2中，由于發(fā)送數(shù)據(jù)信號(hào)(DataOutS)為“1”、收發(fā)模式信號(hào)(SendRecS)為“1”，因此AND電路34的輸出變?yōu)镠電平，定時(shí)器電路32的復(fù)位輸入端子R仍為H電平。因此，從通信電路2的定時(shí)器電路32不開(kāi)始計(jì)數(shù)動(dòng)作。
另外，在時(shí)刻t32若數(shù)據(jù)輸出請(qǐng)求信號(hào)(DataOutRq)變?yōu)長(zhǎng)電平，則P型MOSFET21截止，電壓VL1和電壓VL2產(chǎn)生反電動(dòng)勢(shì)，但邊沿檢測(cè)電路62、72檢測(cè)不到該變化。另外，設(shè)數(shù)據(jù)輸出請(qǐng)求信號(hào)(DataOutRq)變?yōu)镠電平的時(shí)間比T4短。
而后，自時(shí)刻t31經(jīng)過(guò)時(shí)間T3變?yōu)闀r(shí)刻t33時(shí)，自主通信電路1的定時(shí)器電路25輸出的溢出信號(hào)(Tm1Ovf)變?yōu)镠電平。由此，N型MOSFET23導(dǎo)通，自線圈60向N型MOSFET23流動(dòng)電流，電壓VL1變?yōu)長(zhǎng)電平。而且，因線圈60中流動(dòng)電流而產(chǎn)生的磁場(chǎng)傳遞到線圈70，自線圈70向N型MOSFET30產(chǎn)生電流，電壓VL2變?yōu)長(zhǎng)電平。由此，自SR-FF63、73的數(shù)據(jù)輸出端子Q輸出的信號(hào)變?yōu)長(zhǎng)電平。而且，若自SR-FF63的數(shù)據(jù)輸出端子Q輸出的信號(hào)的信號(hào)電平變?yōu)長(zhǎng)電平，則輸入到D-FF29的時(shí)鐘輸入端子的信號(hào)從L電平變?yōu)镠電平，自定時(shí)器電路25輸出的H電平的溢出信號(hào)(Tm1Ovf)被取入到D-FF29，接收數(shù)據(jù)信號(hào)(RecDataM)變?yōu)镠電平。即，主通信電路1自從通信電路2接收了“1”。
另外，若自SR-FF63的數(shù)據(jù)輸出端子Q輸出的信號(hào)的信號(hào)電平變?yōu)長(zhǎng)電平，則定時(shí)器電路25的復(fù)位輸入端子R的信號(hào)電平根據(jù)時(shí)鐘信號(hào)(Tm1Clock)而變?yōu)樵贖電平和L電平之間交替重復(fù)的狀態(tài)，定時(shí)器電路25被復(fù)位，在時(shí)刻t34溢出信號(hào)(Tm1Ovf)變?yōu)長(zhǎng)電平。
另外，在時(shí)刻t34若溢出信號(hào)(Tm1Ovf)變?yōu)長(zhǎng)電平，則N型MOSFET23截止，電壓VL1和電壓VL2產(chǎn)生反電動(dòng)勢(shì)，但邊沿檢測(cè)電路61、71檢測(cè)不到該變化。
而且，若伴隨自SR-FF73的數(shù)據(jù)輸出端子Q輸出的信號(hào)的信號(hào)電平的變化而傳輸結(jié)束信號(hào)(TransEndS)變?yōu)長(zhǎng)電平，則控制電路12檢測(cè)到向主通信電路1的數(shù)據(jù)發(fā)送已經(jīng)完成，在時(shí)刻t35，開(kāi)始輸出下一個(gè)發(fā)送數(shù)據(jù)信號(hào)(DataOutS)“0”。
然后，在時(shí)刻t36，自控制電路11輸出的數(shù)據(jù)輸出請(qǐng)求信號(hào)(DataOutRq)變?yōu)镠電平。由此，P型MOSFET21導(dǎo)通，自P型MOSFET21向線圈60流動(dòng)電流，電壓VL1變?yōu)镠電平。并且，因線圈60中流動(dòng)電流而產(chǎn)生的磁場(chǎng)傳遞到線圈70，自N型MOSFET30向線圈70產(chǎn)生電流，電壓VL2變?yōu)镠電平。并且，在主通信電路1中，由于收發(fā)模式信號(hào)(SendRecS)為“0”，因此AND電路27的輸出為L(zhǎng)電平，由于自SR-FF63的數(shù)據(jù)輸出端子Q輸出的信號(hào)的信號(hào)電平為H電平，因此NOR電路26的輸出變?yōu)長(zhǎng)電平，定時(shí)器電路25的復(fù)位輸入端子R變?yōu)長(zhǎng)電平。因此，主通信電路1的定時(shí)器電路25開(kāi)始進(jìn)行時(shí)間T3的檢測(cè)動(dòng)作。另外，在從通信電路2中，由于發(fā)送數(shù)據(jù)信號(hào)(DataOutM)為“0”，因此AND電路34的輸出變?yōu)長(zhǎng)電平，由于自SR-FF73的數(shù)據(jù)輸出端子Q輸出的信號(hào)的信號(hào)電平為H電平，因此NOR電路33的輸出為L(zhǎng)電平，定時(shí)器電路32的復(fù)位輸入端子R變?yōu)長(zhǎng)電平。因此，從通信電路2的定時(shí)器電路32開(kāi)始進(jìn)行時(shí)間T4的檢測(cè)動(dòng)作。
另外，在時(shí)刻t37若數(shù)據(jù)輸出請(qǐng)求信號(hào)(DataOutRq)變?yōu)長(zhǎng)電平，則P型MOSFET21截止，電壓VL1和電壓VL2產(chǎn)生反電動(dòng)勢(shì)，但邊沿檢測(cè)電路62、72檢測(cè)不到該變化。
而后，自時(shí)刻t36經(jīng)過(guò)時(shí)間T4變?yōu)闀r(shí)刻t38時(shí)，自從通信電路2的定時(shí)器電路32輸出的溢出信號(hào)(Tm2Ovf)變?yōu)镠電平。另外，由于T3＞T4，因此自主通信電路1的定時(shí)器電路25輸出的溢出信號(hào)(Tm1Ovf)仍為L(zhǎng)電平。由此，N型MOSFET30導(dǎo)通，自線圈70向N型MOSFET30流動(dòng)電流，電壓VL2變?yōu)長(zhǎng)電平。而且，因線圈70中流動(dòng)電流而產(chǎn)生的磁場(chǎng)傳遞到線圈60，自線圈60向N型MOSFET23產(chǎn)生電流，電壓VL1變?yōu)長(zhǎng)電平。由此，自SR-FF63、73的數(shù)據(jù)輸出端子Q輸出的信號(hào)的信號(hào)電平變?yōu)長(zhǎng)電平。而且，若自SR-FF63的數(shù)據(jù)輸出端子Q輸出的信號(hào)的信號(hào)電平變?yōu)長(zhǎng)電平，則輸入到D-FF29的時(shí)鐘輸入端子的信號(hào)從L電平變?yōu)镠電平，自定時(shí)器電路25輸出的L電平的溢出信號(hào)(Tm1Ovf)被取入到D-FF29，接收數(shù)據(jù)信號(hào)(RecDataM)變?yōu)長(zhǎng)電平。即，主通信電路1自從通信電路2接收了“0”。
另外，若自SR-FF63的數(shù)據(jù)輸出端子Q輸出的信號(hào)的信號(hào)電平變?yōu)長(zhǎng)電平，則定時(shí)器電路25的復(fù)位輸入端子R的信號(hào)電平根據(jù)時(shí)鐘信號(hào)(Tm1Clock)而變?yōu)樵贖電平和L電平之間交替重復(fù)的狀態(tài)，定時(shí)器電路25被復(fù)位。另外，若自SR-FF73的數(shù)據(jù)輸出端子Q輸出的信號(hào)的信號(hào)電平變?yōu)長(zhǎng)電平，則定時(shí)器電路32的復(fù)位輸入端子R的信號(hào)電平根據(jù)時(shí)鐘信號(hào)(Tm2Clock)而變?yōu)樵贖電平和L電平之間交替重復(fù)的狀態(tài)，定時(shí)器電路32被復(fù)位，在時(shí)刻t39溢出信號(hào)(Tm2Ovf)變?yōu)長(zhǎng)電平。
另外，在時(shí)刻t39若溢出信號(hào)(Tm2Ovf)變?yōu)長(zhǎng)電平，則N型MOSFET30截止，電壓VL1和電壓VL2產(chǎn)生反電動(dòng)勢(shì)，但邊沿檢測(cè)電路61、71檢測(cè)不到該變化。
這樣，通過(guò)利用了線圈60、70的磁場(chǎng)耦合的無(wú)線通信，也可在主通信電路1和從通信電路2之間收發(fā)數(shù)據(jù)。
(2)電場(chǎng)耦合圖8是表示通過(guò)電場(chǎng)耦合進(jìn)行無(wú)線通信時(shí)的主通信電路1和從通信電路2的構(gòu)成例的圖。如圖8所示，主通信電路1不具備圖5所示的線圈60，代之具備電極80(無(wú)線通信電路)。另外，從通信電路2不具備圖5所示的線圈70，代之具備電極81(無(wú)線通信電路)。并且，在電極80、81使主通信電路1和從通信電路2靠近而達(dá)到可電場(chǎng)耦合的程度的狀態(tài)下，通過(guò)執(zhí)行與使用磁場(chǎng)耦合時(shí)相同的步驟，可在主通信電路1和從通信電路2之間進(jìn)行數(shù)據(jù)的收發(fā)。
圖9是表示通過(guò)電場(chǎng)耦合自主通信電路1向從通信電路2發(fā)送數(shù)據(jù)時(shí)的時(shí)序圖。另外，在自主通信電路1向從通信電路2發(fā)送數(shù)據(jù)時(shí)，設(shè)主通信電路1的定時(shí)器電路25所檢測(cè)的時(shí)間T1和從通信電路2的定時(shí)器電路32所檢測(cè)的時(shí)間T2滿足T1＜T2的關(guān)系。
首先，在時(shí)刻t20，自控制電路11輸入發(fā)送數(shù)據(jù)信號(hào)(DataOutM)“1”。然后，在時(shí)刻t21，自控制電路11輸出的數(shù)據(jù)輸出請(qǐng)求信號(hào)(DataOutRq)變?yōu)镠電平。由此，P型MOSFET21導(dǎo)通，電極80的電壓VC1變?yōu)镠電平。并且，因電極80的電壓VC1變?yōu)镠電平而產(chǎn)生的電場(chǎng)傳遞到電極81，電極81的電壓VC2變?yōu)镠電平。由此，自SR-FF63、73的數(shù)據(jù)輸出端子Q輸出的信號(hào)變?yōu)镠電平。并且，在主通信電路1中，由于發(fā)送數(shù)據(jù)信號(hào)(DataOutM)為“1”、收發(fā)模式信號(hào)(SendRecM)為“1”，因此AND電路27的輸出變?yōu)镠電平，定時(shí)器電路25的復(fù)位輸入端子R仍為H電平。因此，主通信電路1的定時(shí)器電路25不開(kāi)始計(jì)數(shù)動(dòng)作。另一方面，在從通信電路2中，由于收發(fā)模式信號(hào)(SendRecS)為“0”，因此AND電路34的輸出為L(zhǎng)電平，由于自SR-FF73的數(shù)據(jù)輸出端子Q輸出的信號(hào)的信號(hào)電平為H電平，因此NOR電路33的輸出為L(zhǎng)電平，定時(shí)器電路32的復(fù)位輸入端子R變?yōu)長(zhǎng)電平。因此，從通信電路2的定時(shí)器電路32開(kāi)始進(jìn)行時(shí)間T2的檢測(cè)動(dòng)作。另外，數(shù)據(jù)輸出請(qǐng)求信號(hào)(DataOutRq)變?yōu)镠電平的時(shí)間比T1短。
而后，自時(shí)刻t21經(jīng)過(guò)時(shí)間T2變?yōu)闀r(shí)刻t23時(shí)，自從通信電路2的定時(shí)器電路32輸出的溢出信號(hào)(Tm2Ovf)變?yōu)镠電平。由此，N型MOSFET30導(dǎo)通，自電極81的電壓VC2變?yōu)長(zhǎng)電平。而且，因電極81的電壓VC2變?yōu)長(zhǎng)電平而產(chǎn)生的電場(chǎng)傳遞到電極80，電極80的電壓VC1變?yōu)長(zhǎng)電平。由此，自SR-FF63、73的數(shù)據(jù)輸出端子Q輸出的信號(hào)變?yōu)長(zhǎng)電平。而且，若自SR-FF73的數(shù)據(jù)輸出端子Q輸出的信號(hào)的信號(hào)電平變?yōu)長(zhǎng)電平，則輸入到D-FF36的時(shí)鐘輸入端子的信號(hào)從L電平變?yōu)镠電平，自定時(shí)器電路32輸出的H電平的溢出信號(hào)(Tm2Ovf)被取入到D-FF36，接收數(shù)據(jù)信號(hào)(RecDataS)變?yōu)镠電平。即，自主通信電路1向從通信電路2發(fā)送了“1”。
另外，若自SR-FF73的數(shù)據(jù)輸出端子Q輸出的信號(hào)的信號(hào)電平變?yōu)長(zhǎng)電平，則定時(shí)器電路32的復(fù)位輸入端子R的信號(hào)電平根據(jù)時(shí)鐘信號(hào)(Tm2Clock)而變?yōu)樵贖電平和L電平之間交替重復(fù)的狀態(tài)，定時(shí)器電路32被復(fù)位，在時(shí)刻t24溢出信號(hào)(Tm2Ovf)變?yōu)長(zhǎng)電平。
并且，若伴隨自SR-FF63的數(shù)據(jù)輸出端子Q輸出的信號(hào)的信號(hào)電平的變化而傳輸結(jié)束信號(hào)(TransEndM)變?yōu)長(zhǎng)電平，則控制電路11檢測(cè)出到從通信電路2的數(shù)據(jù)發(fā)送已經(jīng)完成，在時(shí)刻t25，開(kāi)始輸出下一個(gè)發(fā)送數(shù)據(jù)信號(hào)(DataOutM)“0”。
然后，在時(shí)刻t26，自控制電路11輸出的數(shù)據(jù)輸出請(qǐng)求信號(hào)(DataOutRq)變?yōu)镠電平。由此，P型MOSFET21導(dǎo)通，電極80的電壓VC1變?yōu)镠電平。并且，因電極80的電壓VC1變?yōu)镠電平而產(chǎn)生的電場(chǎng)傳遞到電極81，電極81的電壓VC2變?yōu)镠電平。由此，自SR-FF63、73的數(shù)據(jù)輸出端子Q輸出的信號(hào)變?yōu)镠電平。并且，在主通信電路1中，由于發(fā)送數(shù)據(jù)信號(hào)(DataOutM)為“0”，因此AND電路27的輸出為L(zhǎng)電平，由于自SR-FF63的數(shù)據(jù)輸出端子Q輸出的信號(hào)的信號(hào)電平為H電平，因此NOR電路26的輸出為L(zhǎng)電平，定時(shí)器電路25的復(fù)位輸入端子R變?yōu)長(zhǎng)電平。因此，主通信電路1的定時(shí)器電路25開(kāi)始進(jìn)行時(shí)間T1的檢測(cè)動(dòng)作。另外，在從通信電路2中，由于收發(fā)模式信號(hào)(SendRecS)為“0”，因此AND電路34的輸出為L(zhǎng)電平，由于自SR-FF73的數(shù)據(jù)輸出端子Q輸出的信號(hào)的信號(hào)電平為H電平，因此NOR電路33的輸出為L(zhǎng)電平，定時(shí)器電路32的復(fù)位輸入端子R變?yōu)長(zhǎng)電平。因此，從通信電路2的定時(shí)器電路32開(kāi)始進(jìn)行時(shí)間T2的檢測(cè)動(dòng)作。
而后，自時(shí)刻t26經(jīng)過(guò)時(shí)間T1變?yōu)闀r(shí)刻t28時(shí)，自主通信電路1的定時(shí)器電路25輸出的溢出信號(hào)(Tm1Ovf)變?yōu)镠電平。另外，由于T1＜T2，因此自從通信電路2的定時(shí)器電路32輸出的溢出信號(hào)(Tm2Ovf)仍為L(zhǎng)電平。由此，N型MOSFET23導(dǎo)通，電極80的電壓VC1變?yōu)長(zhǎng)電平。而后，因電極80的電壓VC1變?yōu)長(zhǎng)電平而產(chǎn)生的電場(chǎng)傳遞到電極81，電極81的電壓VC2變?yōu)長(zhǎng)電平。由此，自SR-FF63、73的數(shù)據(jù)輸出端子Q輸出的信號(hào)變?yōu)長(zhǎng)電平。而且，若自SR-FF73的數(shù)據(jù)輸出端子Q輸出的信號(hào)的信號(hào)電平變?yōu)長(zhǎng)電平，則輸入到D-FF36的時(shí)鐘輸入端子的信號(hào)從L電平變?yōu)镠電平，自定時(shí)器電路32輸出的L電平的溢出信號(hào)(Tm2Ovf)被取入到D-FF36，接收數(shù)據(jù)信號(hào)(RecDataS)變?yōu)長(zhǎng)電平。即，自主通信電路1向從通信電路2發(fā)送了“0”。
另外，若自SR-FF63的數(shù)據(jù)輸出端子Q輸出的信號(hào)的信號(hào)電平變?yōu)長(zhǎng)電平，則定時(shí)器電路25的復(fù)位輸入端子R的信號(hào)電平根據(jù)時(shí)鐘信號(hào)(Tm1Clock)而變?yōu)樵贖電平和L電平之間交替重復(fù)的狀態(tài)，定時(shí)器電路25被復(fù)位，在時(shí)刻t29溢出信號(hào)(Tm1Ovf)變?yōu)長(zhǎng)電平。另外，若自SR-FF73的數(shù)據(jù)輸出端子Q輸出的信號(hào)的信號(hào)電平變?yōu)長(zhǎng)電平，則定時(shí)器電路32的復(fù)位輸入端子R的信號(hào)電平根據(jù)時(shí)鐘信號(hào)(Tm2Clock)而變?yōu)樵贖電平和L電平之間交替重復(fù)的狀態(tài)，定時(shí)器電路32被復(fù)位。
另外，圖10是表示通過(guò)電場(chǎng)耦合而主通信電路1自從通信電路2接收數(shù)據(jù)時(shí)的時(shí)序圖。另外，在主通信電路1自從通信電路2接收數(shù)據(jù)時(shí)，設(shè)主通信電路1的定時(shí)器電路25所檢測(cè)的時(shí)間T3和從通信電路2的定時(shí)器電路32所檢測(cè)的時(shí)間T4滿足T3＞T4的關(guān)系。
首先，在時(shí)刻t30，自控制電路12輸入發(fā)送數(shù)據(jù)信號(hào)(DataOutS)“1”。然后，在時(shí)刻t31，自控制電路11輸出的數(shù)據(jù)輸出請(qǐng)求信號(hào)(DataOutRq)變?yōu)镠電平。由此，P型MOSFET21導(dǎo)通，電極80的電壓VC1變?yōu)镠電平。并且，因電極80的電壓VC1變?yōu)镠電平而產(chǎn)生的電場(chǎng)傳遞到電極81，電極81的電壓VC2變?yōu)镠電平。由此，自SR-FF63、73的數(shù)據(jù)輸出端子Q輸出的信號(hào)變?yōu)镠電平。并且，在主通信電路1中，由于收發(fā)模式信號(hào)(SendRecM)為“0”，因此AND電路27的輸出為L(zhǎng)電平，由于自SR-FF63的數(shù)據(jù)輸出端子Q輸出的信號(hào)的信號(hào)電平為H電平，因此NOR電路26的輸出為L(zhǎng)電平，定時(shí)器電路25的復(fù)位輸入端子R變?yōu)長(zhǎng)電平。因此，主通信電路1的定時(shí)器電路25開(kāi)始進(jìn)行時(shí)間T3的檢測(cè)動(dòng)作。另一方面，在從通信電路2中，由于發(fā)送數(shù)據(jù)信號(hào)(DataOutS)為“1”、收發(fā)模式信號(hào)(SendRecS)為“1”，因此AND電路34的輸出變?yōu)镠電平，定時(shí)器電路32的復(fù)位輸入端子R仍為H電平。因此，從通信電路2的定時(shí)器電路32不開(kāi)始計(jì)數(shù)動(dòng)作。另外，設(shè)數(shù)據(jù)輸出請(qǐng)求信號(hào)(DataOutRq)變?yōu)镠電平的時(shí)間比T4短。
而后，自時(shí)刻t31經(jīng)過(guò)時(shí)間T3變?yōu)闀r(shí)刻t33時(shí)，自主通信電路1的定時(shí)器電路25輸出的溢出信號(hào)(Tm1Ovf)變?yōu)镠電平。由此，N型MOSFET23導(dǎo)通，電極80的電壓VC1變?yōu)長(zhǎng)電平。而且，因電極80的電壓VC1變?yōu)長(zhǎng)電平而產(chǎn)生的電場(chǎng)傳遞到電極81，電極81的電壓VC2變?yōu)長(zhǎng)電平。由此，自SR-FF63、73的數(shù)據(jù)輸出端子Q輸出的信號(hào)變?yōu)長(zhǎng)電平。而且，若自SR-FF63的數(shù)據(jù)輸出端子Q輸出的信號(hào)的信號(hào)電平變?yōu)長(zhǎng)電平，則輸入到D-FF29的時(shí)鐘輸入端子的信號(hào)從L電平變?yōu)镠電平，自定時(shí)器電路25輸出的H電平的溢出信號(hào)(Tm1Ovf)被取入到D-FF29，接收數(shù)據(jù)信號(hào)(RecDataM)變?yōu)镠電平。即，主通信電路1自從通信電路2接收了“1”。
另外，若自SR-FF63的數(shù)據(jù)輸出端子Q輸出的信號(hào)的信號(hào)電平變?yōu)長(zhǎng)電平，則定時(shí)器電路25的復(fù)位輸入端子R的信號(hào)電平根據(jù)時(shí)鐘信號(hào)(Tm1Clock)而變?yōu)樵贖電平和L電平之間交替重復(fù)的狀態(tài)，定時(shí)器電路25被復(fù)位，在時(shí)刻t34溢出信號(hào)(Tm1Ovf)變?yōu)長(zhǎng)電平。
而且，若伴隨自SR-FF73的數(shù)據(jù)輸出端子Q輸出的信號(hào)的信號(hào)電平的變化而傳輸結(jié)束信號(hào)(TransEndS)變?yōu)長(zhǎng)電平，則控制電路12檢測(cè)到向主通信電路1的數(shù)據(jù)發(fā)送已經(jīng)完成，在時(shí)刻t35，開(kāi)始輸出下一個(gè)發(fā)送數(shù)據(jù)信號(hào)(DataOutS)“0”。
然后，在時(shí)刻t36，自控制電路11輸出的數(shù)據(jù)輸出請(qǐng)求信號(hào)(DataOutRq)變?yōu)镠電平。由此，P型MOSFET21導(dǎo)通，電極80的電壓VC1變?yōu)镠電平。并且，因電極80的電壓VC1變?yōu)镠電平而產(chǎn)生的電場(chǎng)傳遞到電極81，電極81的電壓VC2變?yōu)镠電平。并且，在主通信電路1中，由于收發(fā)模式信號(hào)(SendRecS)為“0”，因此AND電路27的輸出為L(zhǎng)電平，由于自SR-FF63的數(shù)據(jù)輸出端子Q輸出的信號(hào)的信號(hào)電平為H電平，因此NOR電路26的輸出變?yōu)長(zhǎng)電平，定時(shí)器電路25的復(fù)位輸入端子R變?yōu)長(zhǎng)電平。因此，主通信電路1的定時(shí)器電路25開(kāi)始進(jìn)行時(shí)間T3的檢測(cè)動(dòng)作。另外，在從通信電路2中，由于發(fā)送數(shù)據(jù)信號(hào)(DataOutM)為“0”，因此AND電路34的輸出變?yōu)長(zhǎng)電平，由于自SR-FF73的數(shù)據(jù)輸出端子Q輸出的信號(hào)的信號(hào)電平為H電平，因此NOR電路33的輸出為L(zhǎng)電平，定時(shí)器電路32的復(fù)位輸入端子R變?yōu)長(zhǎng)電平。因此，從通信電路2的定時(shí)器電路32開(kāi)始進(jìn)行時(shí)間T4的檢測(cè)動(dòng)作。
而后，自時(shí)刻t36經(jīng)過(guò)時(shí)間T4變?yōu)闀r(shí)刻t38時(shí)，自從通信電路2的定時(shí)器電路32輸出的溢出信號(hào)(Tm2Ovf)變?yōu)镠電平。另外，由于T3＞T4，因此自主通信電路1的定時(shí)器電路25輸出的溢出信號(hào)(Tm1Ovf)仍為L(zhǎng)電平。由此，N型MOSFET30導(dǎo)通，電極81的電壓VC2變?yōu)長(zhǎng)電平。而且，因電極81的電壓VC2變?yōu)長(zhǎng)電平而產(chǎn)生的電場(chǎng)傳遞到電極80，電極80的電壓VC1變?yōu)長(zhǎng)電平。由此，自SR-FF63、73的數(shù)據(jù)輸出端子Q輸出的信號(hào)變?yōu)長(zhǎng)電平。而且，若自SR-FF63的數(shù)據(jù)輸出端子Q輸出的信號(hào)的信號(hào)電平變?yōu)長(zhǎng)電平，則輸入到D-FF29的時(shí)鐘輸入端子的信號(hào)從L電平變?yōu)镠電平，自定時(shí)器電路25輸出的L電平的溢出信號(hào)(Tm1Ovf)被取入到D-FF29，接收數(shù)據(jù)信號(hào)(RecDataM)變?yōu)長(zhǎng)電平。即，主通信電路1自從通信電路2接收了“0”。
另外，若自SR-FF63的數(shù)據(jù)輸出端子Q輸出的信號(hào)的信號(hào)電平變?yōu)長(zhǎng)電平，則定時(shí)器電路25的復(fù)位輸入端子R的信號(hào)電平根據(jù)時(shí)鐘信號(hào)(Tm1Clock)而變?yōu)樵贖電平和L電平之間交替重復(fù)的狀態(tài)，定時(shí)器電路25被復(fù)位。另外，若自SR-FF73的數(shù)據(jù)輸出端子Q輸出的信號(hào)的信號(hào)電平變?yōu)長(zhǎng)電平，則定時(shí)器電路32的復(fù)位輸入端子R的信號(hào)電平根據(jù)時(shí)鐘信號(hào)(Tm2Clock)而變?yōu)樵贖電平和L電平之間交替重復(fù)的狀態(tài)，定時(shí)器電路32被復(fù)位，在時(shí)刻t39溢出信號(hào)(Tm2Ovf)變?yōu)長(zhǎng)電平。
這樣，通過(guò)利用了電極80、81的電場(chǎng)耦合的無(wú)線通信，也可在主通信電路1和從通信電路2之間收發(fā)數(shù)據(jù)。
以上，對(duì)本實(shí)施方式的主通信電路1和從通信電路2進(jìn)行了說(shuō)明。如上所述，當(dāng)主通信電路1向從通信電路2發(fā)送數(shù)據(jù)時(shí)，設(shè)由主通信電路1的定時(shí)器電路25檢測(cè)的時(shí)間T1和由從通信電路2的定時(shí)器電路32檢測(cè)的時(shí)間T2的關(guān)系滿足T1＜T2，根據(jù)主通信電路1的定時(shí)器電路25是否開(kāi)始檢測(cè)動(dòng)作，可發(fā)送“1”或“0”的數(shù)據(jù)。因此，無(wú)需高精度地控制主通信電路1和從通信電路2的公共的定時(shí)動(dòng)作。即，即使在主通信電路1和從通信電路2進(jìn)行計(jì)數(shù)動(dòng)作中使用的時(shí)鐘的精度低，主通信電路1也能向從通信電路2正確地發(fā)送數(shù)據(jù)。另外，由于在主通信電路1和從通信電路2之間同時(shí)收發(fā)的信號(hào)僅為一個(gè)，因此通信所需要的端子數(shù)目也可設(shè)為最多一個(gè)。
并且，在主通信電路1和從通信電路2通過(guò)有線進(jìn)行通信時(shí)，由一根通信線10連接即可。因此，在采用集成電路時(shí)，通信所需要的端子僅為一個(gè)即可，從而可減小芯片尺寸。
另外，若設(shè)主通信電路1或從通信電路2具備保持電路13，則無(wú)需在通信線10上設(shè)置保持電路13，可容易地連接主通信電路1和從通信電路2。另外，若是在作為調(diào)試對(duì)象的搭載有微型計(jì)算機(jī)的集成電路中內(nèi)置從通信電路2的情況下，通過(guò)在通信線10上或主通信電路1內(nèi)設(shè)置保持電路13，從而可減小集成電路的芯片尺寸。
另外，在本實(shí)施方式中，在通信線10的信號(hào)電平變?yōu)長(zhǎng)電平的時(shí)刻，定時(shí)器電路25、32被復(fù)位。即，若自主通信電路1針對(duì)從通信電路2的一個(gè)數(shù)據(jù)發(fā)送完成，則定時(shí)器電路25、32被復(fù)位。因此，在下一個(gè)數(shù)據(jù)被發(fā)送時(shí)，控制電路11、12無(wú)需進(jìn)行定時(shí)器電路25、32的復(fù)位。另外，在主通信電路1向從通信電路2發(fā)送多個(gè)數(shù)據(jù)時(shí)，由于每發(fā)送一個(gè)數(shù)據(jù)定時(shí)器電路25、32都會(huì)被復(fù)位，因此即使在計(jì)數(shù)動(dòng)作中使用的時(shí)鐘的精度低的情況下，時(shí)間的偏差也不會(huì)累積，從而可正確地發(fā)送數(shù)據(jù)。
另外，主通信電路1也可通過(guò)無(wú)線方式向從通信電路2發(fā)送數(shù)據(jù)。在該情況下，不需要通信線10和輸入輸出端子24、31。因此，例如在作為調(diào)試對(duì)象的搭載有微型計(jì)算機(jī)的集成電路中內(nèi)置從通信電路2的情況下，不需要輸入輸出端子31，從而可減小集成電路的芯片尺寸。
另外，當(dāng)主通信電路1通過(guò)無(wú)線方式向從通信電路2發(fā)送數(shù)據(jù)時(shí)，在自SR-FF63、73的數(shù)據(jù)輸出端子Q輸出的信號(hào)的信號(hào)電平變?yōu)長(zhǎng)電平的時(shí)刻，定時(shí)器電路25、32被復(fù)位。即，若自主通信電路1針對(duì)從通信電路2的一個(gè)數(shù)據(jù)發(fā)送完成，則定時(shí)器電路25、32被復(fù)位。因此，在下一個(gè)數(shù)據(jù)被發(fā)送時(shí)，控制電路11、12無(wú)需進(jìn)行定時(shí)器電路25、32的復(fù)位。另外，在主通信電路1向從通信電路2發(fā)送多個(gè)數(shù)據(jù)時(shí)，由于每發(fā)送一個(gè)數(shù)據(jù)定時(shí)器電路25、32都會(huì)被復(fù)位，因此即使在計(jì)數(shù)動(dòng)作中使用的時(shí)鐘的精度低的情況下，時(shí)間的偏差也不會(huì)累積，從而可正確地發(fā)送數(shù)據(jù)。
另外，在主通信電路1自從通信電路2接收數(shù)據(jù)時(shí)，設(shè)由主通信電路1的定時(shí)器電路25檢測(cè)的時(shí)間T3和由從通信電路2的定時(shí)器電路32檢測(cè)的時(shí)間T4的關(guān)系滿足T3＞T4，根據(jù)從通信電路2的定時(shí)器電路32是否開(kāi)始檢測(cè)動(dòng)作，可接收“1”或“0”的數(shù)據(jù)。因此，無(wú)需以高精度進(jìn)行控制主通信電路1和從通信電路2的公共的定時(shí)動(dòng)作。即，即使在主通信電路1和從通信電路2進(jìn)行計(jì)數(shù)動(dòng)作中使用的時(shí)鐘的精度低，主通信電路1也能自從通信電路2正確地接收數(shù)據(jù)。另外，由于在主通信電路1和從通信電路2之間同時(shí)收發(fā)的信號(hào)僅為一個(gè)，因此通信所需要的端子數(shù)目也可設(shè)為最多一個(gè)。并且，在主通信電路1和從通信電路2通過(guò)有線進(jìn)行通信時(shí)，由一根通信線10連接即可。因此，在采用集成電路時(shí)，通信所需要的端子僅為一個(gè)即可，從而可減小芯片尺寸。
另外，即使在主通信電路1自從通信電路2接收數(shù)據(jù)的情況下，若設(shè)主通信電路1或從通信電路2具備保持電路13，則無(wú)需在通信線10上設(shè)置保持電路13，可容易地連接主通信電路1和從通信電路2。另外，只要是在作為調(diào)試對(duì)象的搭載有微型計(jì)算機(jī)的集成電路中內(nèi)置從通信電路2的情況下，通過(guò)在通信線10上或主通信電路1內(nèi)設(shè)置保持電路13，則可減小集成電路的芯片尺寸。
另外，即使在主通信電路1自從通信電路2接收數(shù)據(jù)的情況下，在通信線10的信號(hào)電平變?yōu)長(zhǎng)電平的時(shí)刻，定時(shí)器電路25、32被復(fù)位。即，若自從通信電路2針對(duì)主通信電路1的一個(gè)數(shù)據(jù)發(fā)送完成，則定時(shí)器電路25、32被復(fù)位。因此，在下一個(gè)數(shù)據(jù)被發(fā)送時(shí)，控制電路11、12無(wú)需進(jìn)行定時(shí)器電路25、32的復(fù)位。并且，在主通信電路1自從通信電路2接收多個(gè)數(shù)據(jù)時(shí)，由于每接收一個(gè)數(shù)據(jù)定時(shí)器電路25、32都會(huì)被復(fù)位，因此即使在計(jì)數(shù)動(dòng)作中使用的時(shí)鐘的精度低的情況下，時(shí)間的偏差也不會(huì)累積，從而可正確地接收數(shù)據(jù)。
另外，主通信電路1也可通過(guò)無(wú)線方式自從通信電路2接收數(shù)據(jù)。在該情況下，不需要通信線10和輸入輸出端子24、31。因此，例如在作為調(diào)試對(duì)象的搭載有微型計(jì)算機(jī)的集成電路中內(nèi)置從通信電路2的情況下，不需要輸入輸出端子31，從而可減小集成電路的芯片尺寸。
另外，當(dāng)主通信電路1通過(guò)無(wú)線方式向從通信電路2接收數(shù)據(jù)時(shí)，在自SR-FF63、73的數(shù)據(jù)輸出端子Q輸出的信號(hào)變?yōu)長(zhǎng)電平的時(shí)刻，定時(shí)器電路25、32被復(fù)位。即，若自從通信電路2針對(duì)主通信電路1的一個(gè)數(shù)據(jù)發(fā)送完成，則定時(shí)器電路25、32被復(fù)位。因此，在下一個(gè)數(shù)據(jù)被發(fā)送時(shí)，控制電路11、12無(wú)需進(jìn)行定時(shí)器電路25、32的復(fù)位。并且，在主通信電路1自從通信電路2接收多個(gè)數(shù)據(jù)時(shí)，由于每接收一個(gè)數(shù)據(jù)定時(shí)器電路25、32都會(huì)被復(fù)位，因此即使在計(jì)數(shù)動(dòng)作中使用的時(shí)鐘的精度低的情況下，時(shí)間的偏差也不會(huì)累積，從而可正確地接收數(shù)據(jù)。
另外，主通信電路1和從通信電路2可根據(jù)收發(fā)模式信號(hào)切換發(fā)送動(dòng)作或接收動(dòng)作。即，利用主通信電路1和從通信電路2可進(jìn)行雙向通信。
另外，上述實(shí)施方式是用于使本發(fā)明便于理解，并非用于限定解釋本發(fā)明。本發(fā)明在不脫離其宗旨的范圍內(nèi)，可進(jìn)行變更、改進(jìn)，并且本發(fā)明還包括其等價(jià)物。
權(quán)利要求
1.一種主通信電路，連接成能與從通信電路進(jìn)行通信，其中具備定時(shí)器電路，其能檢測(cè)第一時(shí)間；第一輸出電路，其當(dāng)發(fā)送到所述從通信電路的值為一方的邏輯電平時(shí)，開(kāi)始所述定時(shí)器電路的檢測(cè)動(dòng)作，輸出用于使所述從通信電路所具有的比所述第一時(shí)間長(zhǎng)的第二時(shí)間的檢測(cè)動(dòng)作開(kāi)始的一方的邏輯電平的第一輸出信號(hào)；和第二輸出電路，其在所述定時(shí)器電路檢測(cè)到所述第一時(shí)間時(shí)，輸出另一方的邏輯電平的第二輸出信號(hào)，在向所述從通信電路發(fā)送一方的邏輯電平的值時(shí)，所述從通信電路不檢測(cè)所述第二時(shí)間，所述定時(shí)器電路檢測(cè)所述第一時(shí)間，所述第二輸出電路輸出所述第二輸出信號(hào)，由此向所述從通信電路發(fā)送一方的邏輯電平的值，在向所述從通信電路發(fā)送另一方的邏輯電平的值時(shí)，所述定時(shí)器電路不檢測(cè)所述第一時(shí)間，所述從通信電路檢測(cè)所述第二時(shí)間，由此向所述從通信電路發(fā)送另一方的邏輯電平的值。
2.根據(jù)權(quán)利要求1所述的主通信電路，其特征在于，可通過(guò)能保持輸出的信號(hào)的電平的一根通信線與所述從通信電路連接，所述第一輸出電路將所述第一輸出信號(hào)輸出到所述通信線，以使所述從通信電路開(kāi)始所述第二時(shí)間的檢測(cè)動(dòng)作，若所述定時(shí)器電路檢測(cè)到所述第一時(shí)間，則所述第二輸出電路將所述第二輸出信號(hào)輸出到所述通信線。
3.根據(jù)權(quán)利要求1所述的主通信電路，其特征在于，可通過(guò)一根通信線與所述從通信電路連接，所述主通信電路還具備保持電路，若信號(hào)被輸出到所述通信線，則可將所述通信線的信號(hào)電平保持在所述信號(hào)的電平，所述第一輸出電路將所述第一輸出信號(hào)輸出到所述通信線，以使所述從通信電路開(kāi)始所述第二時(shí)間的檢測(cè)動(dòng)作，若所述定時(shí)器電路檢測(cè)到所述第一時(shí)間，則所述第二輸出電路將所述第二輸出信號(hào)輸出到所述通信線。
4.根據(jù)權(quán)利要求2或3所述的主通信電路，其特征在于，在所述通信線的信號(hào)電平從一方的邏輯電平變?yōu)榱硪环降倪壿嬰娖綍r(shí)，所述定時(shí)器電路被復(fù)位。
5.根據(jù)權(quán)利要求1所述的主通信電路，其特征在于，還具備無(wú)線通信電路，其通過(guò)無(wú)線方式將自所述第一輸出電路輸出的所述第一輸出信號(hào)或自所述第二輸出電路輸出的所述第二輸出信號(hào)發(fā)送到所述從通信電路。
6.根據(jù)權(quán)利要求5所述的主通信電路，其特征在于，所述無(wú)線通信電路由線圈構(gòu)成，所述線圈產(chǎn)生與所述第一或第二輸出信號(hào)對(duì)應(yīng)的磁場(chǎng)。
7.根據(jù)權(quán)利要求5所述的主通信電路，其特征在于，所述無(wú)線通信電路由電極構(gòu)成，所述電極產(chǎn)生與所述第一或第二輸出信號(hào)對(duì)應(yīng)的電場(chǎng)。
8.根據(jù)權(quán)利要求5～7的任一項(xiàng)所述的主通信電路，其特征在于，還具備存儲(chǔ)電路，其存儲(chǔ)自所述第一或第二輸出電路輸出的所述第一或第二輸出信號(hào)、或通過(guò)所述從通信電路檢測(cè)所述第二時(shí)間而自所述從通信電路發(fā)送來(lái)的所述第二輸出信號(hào)的信號(hào)電平，在所述存儲(chǔ)電路中存儲(chǔ)的信號(hào)電平從一方的邏輯電平變?yōu)榱硪环降倪壿嬰娖綍r(shí)，所述定時(shí)器電路被復(fù)位。
9.一種主通信電路，連接成能與從通信電路進(jìn)行通信，其中具備定時(shí)器電路，其能檢測(cè)第一時(shí)間；第一輸出電路，其開(kāi)始所述定時(shí)器電路的檢測(cè)動(dòng)作，并且當(dāng)所述從通信電路發(fā)送的值為一方的邏輯電平的值時(shí)，輸出用于使所述從通信電路開(kāi)始比所述第一時(shí)間短的第二時(shí)間的檢測(cè)動(dòng)作的一方的邏輯電平的第一輸出信號(hào)；和接收電路，其在所述定時(shí)器電路不檢測(cè)所述第一時(shí)間且所述從通信電路檢測(cè)所述第二時(shí)間從而自所述從通信電路發(fā)送來(lái)另一方的邏輯電平的第二輸出信號(hào)時(shí)，輸出一方的邏輯電平的值，在所述從通信電路不檢測(cè)所述第二時(shí)間且所述定時(shí)器電路檢測(cè)到所述第一時(shí)間時(shí)，輸出另一方的邏輯電平的值。
10.根據(jù)權(quán)利要求9所述的主通信電路，其特征在于，可通過(guò)能保持輸出的信號(hào)的電平的一根通信線與所述從通信電路連接，所述第一輸出電路將所述第一輸出信號(hào)輸出到所述通信線，以使所述從通信電路開(kāi)始所述第二時(shí)間的檢測(cè)動(dòng)作，當(dāng)所述通信線的信號(hào)電平從一方的邏輯電平變?yōu)榱硪环降倪壿嬰娖綍r(shí)，在所述定時(shí)器電路未檢測(cè)到所述第一時(shí)間的情況下，所述接收電路輸出一方的邏輯電平的值，在所述定時(shí)器電路檢測(cè)到所述第一時(shí)間的情況下，輸出另一方的邏輯電平的值。
11.根據(jù)權(quán)利要求9所述的主通信電路，其特征在于，可通過(guò)一根通信線與所述從通信電路連接，所述主通信電路還具備保持電路，若信號(hào)被輸出到所述通信線，則可將所述通信線的信號(hào)電平保持在所述信號(hào)的電平，所述第一輸出電路將所述第一輸出信號(hào)輸出到所述通信線，以使所述從通信電路開(kāi)始所述第二時(shí)間的檢測(cè)動(dòng)作，當(dāng)所述通信線的信號(hào)電平從一方的邏輯電平變?yōu)榱硪环降倪壿嬰娖綍r(shí)，在所述定時(shí)器電路未檢測(cè)到所述第一時(shí)間的情況下，所述接收電路輸出一方的邏輯電平的值，在所述定時(shí)器電路檢測(cè)到所述第一時(shí)間的情況下，輸出另一方的邏輯電平的值。
12.根據(jù)權(quán)利要求10或11所述的主通信電路，其特征在于，還具備第二輸出電路，其在所述定時(shí)器電路檢測(cè)到所述第一時(shí)間時(shí)，將另一方的邏輯電平的第二輸出信號(hào)輸出到所述通信線，在所述通信線的信號(hào)電平從一方的邏輯電平變?yōu)榱硪环降倪壿嬰娖綍r(shí)，所述定時(shí)器電路被復(fù)位。
13.根據(jù)權(quán)利要求9所述的主通信電路，其特征在于，所述主通信電路還具備無(wú)線通信電路，其通過(guò)無(wú)線方式發(fā)送自所述第一輸出電路輸出的所述第一輸出信號(hào)到所述從通信電路，或通過(guò)無(wú)線方式接收自所述從通信電路發(fā)送來(lái)的所述第二輸出信號(hào)；和存儲(chǔ)電路，其存儲(chǔ)自所述第一輸出電路輸出的信號(hào)、或自所述從通信電路發(fā)送來(lái)的信號(hào)的信號(hào)電平，當(dāng)所述存儲(chǔ)電路中存儲(chǔ)的信號(hào)電平從一方的邏輯電平變?yōu)榱硪环降倪壿嬰娖綍r(shí)，在所述定時(shí)器電路未檢測(cè)到所述第一時(shí)間的情況下，輸出一方的邏輯電平的值，在所述定時(shí)器電路檢測(cè)到所述第一時(shí)間的情況下，輸出另一方的邏輯電平的值。
14.根據(jù)權(quán)利要求13所述的主通信電路，其特征在于，所述無(wú)線通信電路由線圈構(gòu)成，所述線圈通過(guò)產(chǎn)生與所述第一輸出信號(hào)對(duì)應(yīng)的磁場(chǎng)而向所述從通信電路發(fā)送所述第一輸出信號(hào)，或根據(jù)磁場(chǎng)的變化來(lái)檢測(cè)自所述主通信電路發(fā)送來(lái)的所述第二輸出信號(hào)。
15.根據(jù)權(quán)利要求13所述的主通信電路，其特征在于，所述無(wú)線通信電路由電極構(gòu)成，所述電極通過(guò)產(chǎn)生與所述第一輸出信號(hào)對(duì)應(yīng)的電場(chǎng)而向所述從通信電路發(fā)送所述第一輸出信號(hào)，或根據(jù)電場(chǎng)的變化來(lái)檢測(cè)自所述主通信電路發(fā)送來(lái)的所述第二輸出信號(hào)。
16.根據(jù)權(quán)利要求13所述的主通信電路，其特征在于，還具備第二輸出電路，若所述定時(shí)器電路檢測(cè)到所述第一時(shí)間，則輸出所述第二輸出信號(hào)，所述存儲(chǔ)電路存儲(chǔ)自所述第一或第二輸出電路輸出的信號(hào)、或自所述從通信電路發(fā)送來(lái)的信號(hào)的信號(hào)電平，所述無(wú)線通信電路將自所述第二輸出電路輸出的所述第二輸出信號(hào)發(fā)送到所述從通信電路，以對(duì)所述從通信電路中的所述第二時(shí)間的檢測(cè)動(dòng)作復(fù)位，在所述存儲(chǔ)電路中存儲(chǔ)的信號(hào)電平從一方的邏輯電平變?yōu)榱硪环降倪壿嬰娖綍r(shí)，所述定時(shí)器電路被復(fù)位。
17.根據(jù)權(quán)利要求14所述的主通信電路，其特征在于，還具備第二輸出電路，若所述定時(shí)器電路檢測(cè)到所述第一時(shí)間，則輸出所述第二輸出信號(hào)，所述存儲(chǔ)電路存儲(chǔ)自所述第一或第二輸出電路輸出的信號(hào)、或自所述從通信電路發(fā)送來(lái)的信號(hào)的信號(hào)電平，所述線圈產(chǎn)生與自所述第二輸出電路輸出的所述第二輸出信號(hào)對(duì)應(yīng)的磁場(chǎng)，以對(duì)所述從通信電路中的所述第二時(shí)間的檢測(cè)動(dòng)作復(fù)位，在所述存儲(chǔ)電路中存儲(chǔ)的信號(hào)電平從一方的邏輯電平變?yōu)榱硪环降倪壿嬰娖綍r(shí)，所述定時(shí)器電路被復(fù)位。
18.根據(jù)權(quán)利要求15所述的主通信電路，其特征在于，還具備第二輸出電路，若所述定時(shí)器電路檢測(cè)到所述第一時(shí)間，則輸出所述第二輸出信號(hào)，所述存儲(chǔ)電路存儲(chǔ)自所述第一或第二輸出電路輸出的信號(hào)、或自所述從通信電路發(fā)送來(lái)的信號(hào)的信號(hào)電平，所述電極產(chǎn)生與自所述第二輸出電路輸出的所述第二輸出信號(hào)對(duì)應(yīng)的電場(chǎng)，以對(duì)所述從通信電路中的所述第二時(shí)間的檢測(cè)動(dòng)作復(fù)位，在所述存儲(chǔ)電路中存儲(chǔ)的信號(hào)電平從一方的邏輯電平變?yōu)榱硪环降倪壿嬰娖綍r(shí)，所述定時(shí)器電路被復(fù)位。
19.一種主通信電路，連接成能與從通信電路進(jìn)行通信，其中具備定時(shí)器電路，其能檢測(cè)第一時(shí)間或第二時(shí)間；第一輸出電路，其輸出一方的邏輯電平的第一輸出信號(hào)；第二輸出電路，其在所述定時(shí)器電路檢測(cè)到所述第一時(shí)間或第二時(shí)間時(shí)，輸出另一方的邏輯電平的第二輸出信號(hào)；和接收電路，其接收自所述從通信電路發(fā)送的值，在輸入的收發(fā)模式信號(hào)是表示向所述從通信電路發(fā)送值的信號(hào)的情況下，當(dāng)發(fā)送到所述從通信電路的值是一方的邏輯電平的值時(shí)，所述第一輸出電路輸出所述第一輸出信號(hào)，以使所述定時(shí)器電路開(kāi)始所述第一時(shí)間的檢測(cè)動(dòng)作，使所述從通信電路開(kāi)始比所述第一時(shí)間長(zhǎng)的第三時(shí)間的檢測(cè)動(dòng)作，在將一方的邏輯電平的值發(fā)送到所述從通信電路時(shí)，所述從通信電路不檢測(cè)所述第三時(shí)間，所述定時(shí)器電路檢測(cè)所述第一時(shí)間，所述第二輸出電路輸出所述第二輸出信號(hào)，由此向所述從通信電路發(fā)送一方的邏輯電平的值，在將另一方的邏輯電平的值發(fā)送到所述從通信電路時(shí)，所述定時(shí)器電路不檢測(cè)所述第一時(shí)間，所述從通信電路檢測(cè)所述第三時(shí)間，由此向所述從通信電路發(fā)送另一方的邏輯電平的值，在所述收發(fā)模式信號(hào)是表示自所述從通信電路接收值的信號(hào)的情況下，所述第一輸出電路輸出所述第一輸出信號(hào)，使得所述定時(shí)器電路開(kāi)始所述第二時(shí)間的檢測(cè)動(dòng)作，并在所述從通信電路發(fā)送的值是一方的邏輯電平的值時(shí)使所述從通信電路開(kāi)始比所述第二時(shí)間短的第四時(shí)間的檢測(cè)動(dòng)作，所述接收電路在所述定時(shí)器電路不檢測(cè)所述第二時(shí)間并且所述從通信電路檢測(cè)所述第四時(shí)間從而自所述從通信電路發(fā)送來(lái)所述第二輸出信號(hào)的情況下，輸出一方的邏輯電平的值，在所述從通信電路不檢測(cè)所述第四時(shí)間并且所述定時(shí)器電路檢測(cè)到所述第二時(shí)間的情況下，輸出另一方的邏輯電平的值。
20.一種從通信電路，連接成能與可檢測(cè)第一時(shí)間的主通信電路進(jìn)行通信，其中具備定時(shí)器電路，其根據(jù)自所述主通信電路發(fā)送來(lái)的一方的邏輯電平的第一輸出信號(hào)，開(kāi)始比所述第一時(shí)間長(zhǎng)的第二時(shí)間的檢測(cè)動(dòng)作；和接收電路，其在所述定時(shí)器電路不檢測(cè)所述第二時(shí)間并且所述主通信電路檢測(cè)所述第一時(shí)間從而自所述主通信電路發(fā)送來(lái)另一方的邏輯電平的第二輸出信號(hào)的情況下，輸出一方的邏輯電平的值，在所述主通信電路不檢測(cè)所述第一時(shí)間并且所述定時(shí)器電路檢測(cè)到所述第二時(shí)間的情況下，輸出另一方的邏輯電平的值。
21.根據(jù)權(quán)利要求20所述的從通信電路，其特征在于，可通過(guò)能保持輸出的信號(hào)的電平的一根通信線與所述主通信電路連接，所述從通信電路還具備輸出電路，若所述定時(shí)器電路檢測(cè)所述第二時(shí)間，則將所述第二輸出信號(hào)輸出到所述通信線，當(dāng)所述通信線的信號(hào)電平從一方的邏輯電平變?yōu)榱硪环降倪壿嬰娖綍r(shí)，在所述定時(shí)器電路未檢測(cè)到所述第二時(shí)間的情況下，所述接收電路輸出一方的邏輯電平的值，在所述定時(shí)器電路檢測(cè)到所述第二時(shí)間的情況下，輸出另一方的邏輯電平的值。
22.根據(jù)權(quán)利要求20所述的從通信電路，其特征在于，可通過(guò)一根通信線與所述主通信電路連接，所述從通信電路還具備保持電路，若信號(hào)被輸出到所述通信線，則可將所述通信線的信號(hào)電平保持在所述信號(hào)的電平；和輸出電路，所述定時(shí)器電路若檢測(cè)到所述第二時(shí)間，則將所述第二輸出信號(hào)輸出到所述通信線，當(dāng)所述通信線的信號(hào)電平從一方的邏輯電平變?yōu)榱硪环降倪壿嬰娖綍r(shí)，在所述定時(shí)器電路未檢測(cè)到所述第二時(shí)間的情況下，所述接收電路輸出一方的邏輯電平的值，在所述定時(shí)器電路檢測(cè)到所述第二時(shí)間的情況下，輸出另一方的邏輯電平的值。
23.根據(jù)權(quán)利要求21或22所述的從通信電路，其特征在于，在所述通信線的信號(hào)電平從一方的邏輯電平變?yōu)榱硪环降倪壿嬰娖綍r(shí)，所述定時(shí)器電路被復(fù)位。
24.根據(jù)權(quán)利要求20所述的從通信電路，其特征在于，還具備輸出電路，若所述定時(shí)器電路檢測(cè)到所述第二時(shí)間，則輸出所述第二輸出信號(hào)；無(wú)線通信電路，其接收通過(guò)無(wú)線方式自所述主通信電路發(fā)送來(lái)的所述第一或第二輸出信號(hào)；和存儲(chǔ)電路，其存儲(chǔ)自所述主通信電路發(fā)送來(lái)的信號(hào)或自所述輸出電路輸出的信號(hào)的信號(hào)電平，當(dāng)所述存儲(chǔ)電路中存儲(chǔ)的信號(hào)電平從一方的邏輯電平變?yōu)榱硪环降倪壿嬰娖綍r(shí)，在所述定時(shí)器電路未檢測(cè)到所述第二時(shí)間的情況下，所述接收電路輸出一方的邏輯電平的值，在所述定時(shí)器電路檢測(cè)到所述第二時(shí)間的情況下，輸出另一方的邏輯電平的值。
25.根據(jù)權(quán)利要求24所述的從通信電路，其特征在于，所述無(wú)線通信電路由線圈構(gòu)成，所述線圈根據(jù)磁場(chǎng)的變化來(lái)檢測(cè)自所述主通信電路發(fā)送來(lái)的所述第一或第二輸出信號(hào)。
26.根據(jù)權(quán)利要求24所述的從通信電路，其特征在于，所述無(wú)線通信電路由電極構(gòu)成，所述電極根據(jù)電場(chǎng)的變化來(lái)檢測(cè)自所述主通信電路發(fā)送來(lái)的所述第一或第二輸出信號(hào)。
27.根據(jù)權(quán)利要求24所述的從通信電路，其特征在于，所述無(wú)線通信電路將自所述輸出電路輸出的所述第二輸出信號(hào)發(fā)送到所述主通信電路，以對(duì)所述主通信電路中的所述第一時(shí)間的檢測(cè)動(dòng)作復(fù)位，在所述存儲(chǔ)電路中存儲(chǔ)的信號(hào)電平從一方的邏輯電平變?yōu)榱硪环降倪壿嬰娖綍r(shí)，所述定時(shí)器電路被復(fù)位。
28.根據(jù)權(quán)利要求25所述的從通信電路，其特征在于，所述線圈產(chǎn)生與自所述輸出電路輸出的所述第二輸出信號(hào)對(duì)應(yīng)的磁場(chǎng)，以對(duì)所述主通信電路中的所述第一時(shí)間的檢測(cè)動(dòng)作復(fù)位，在所述存儲(chǔ)電路中存儲(chǔ)的信號(hào)電平從一方的邏輯電平變?yōu)榱硪环降倪壿嬰娖綍r(shí)，所述定時(shí)器電路被復(fù)位。
29.根據(jù)權(quán)利要求26所述的從通信電路，其特征在于，所述電極產(chǎn)生與自所述第二輸出電路輸出的所述第二輸出信號(hào)對(duì)應(yīng)的電場(chǎng)，以對(duì)所述主通信電路中的所述第一時(shí)間的檢測(cè)動(dòng)作復(fù)位，在所述存儲(chǔ)電路中存儲(chǔ)的信號(hào)電平從一方的邏輯電平變?yōu)榱硪环降倪壿嬰娖綍r(shí)，所述定時(shí)器電路被復(fù)位。
30.一種從通信電路，連接成能與可檢測(cè)第一時(shí)間的主通信電路進(jìn)行通信，其中具備定時(shí)器電路，其在發(fā)送到所述主通信電路的值為一方的邏輯電平的值時(shí)，根據(jù)自所述主通信電路發(fā)送來(lái)的一方的邏輯電平的第一輸出信號(hào)，開(kāi)始比所述第一時(shí)間短的第二時(shí)間的檢測(cè)動(dòng)作；和輸出電路，若所述定時(shí)器電路檢測(cè)到所述第二時(shí)間，則輸出另一方的邏輯電平的第二輸出信號(hào)，在將一方的邏輯電平的值發(fā)送到所述主通信電路時(shí)，所述主通信電路不檢測(cè)所述第一時(shí)間，所述定時(shí)器電路檢測(cè)所述第二時(shí)間，由此向所述主通信電路發(fā)送一方的邏輯電平的值，在將另一方的邏輯電平的值發(fā)送到所述主通信電路時(shí)，所述定時(shí)器電路不檢測(cè)所述第二時(shí)間，所述主通信電路檢測(cè)所述第一時(shí)間，由此向所述主通信電路發(fā)送另一方的邏輯電平的值。
31.根據(jù)權(quán)利要求30所述的從通信電路，其特征在于，可通過(guò)能保持輸出的信號(hào)的電平的一根通信線與所述主通信電路連接，若所述定時(shí)器電路檢測(cè)所述第二時(shí)間，則所述輸出電路將所述第二輸出信號(hào)輸出到所述通信線。
32.根據(jù)權(quán)利要求30所述的從通信電路，其特征在于，可通過(guò)一根通信線與所述主通信電路連接，所述從通信電路還具備保持電路，若信號(hào)被輸出到所述通信線，則可將所述通信線的信號(hào)電平保持在所述信號(hào)的電平，若所述定時(shí)器電路檢測(cè)所述第二時(shí)間，則所述輸出電路將所述第二輸出信號(hào)輸出到所述通信線。
33.根據(jù)權(quán)利要求31或32所述的從通信電路，其特征在于，通過(guò)所述輸出電路將所述第二輸出信號(hào)輸出到所述通信線、或所述主通信電路檢測(cè)所述第一時(shí)間而將所述第二輸出信號(hào)輸出到所述通信線，從而在所述通信線的信號(hào)電平從一方的邏輯電平變?yōu)榱硪环降倪壿嬰娖綍r(shí)，所述定時(shí)器電路被復(fù)位。
34.根據(jù)權(quán)利要求30所述的從通信電路，其特征在于，還具備無(wú)線通信電路，其接收通過(guò)無(wú)線方式自所述主通信電路發(fā)送來(lái)的所述第一輸出信號(hào)、或通過(guò)無(wú)線方式向所述主通信電路發(fā)送自所述輸出電路輸出的所述第二輸出信號(hào)。
35.根據(jù)權(quán)利要求34所述的從通信電路，其特征在于，所述無(wú)線通信電路由線圈構(gòu)成，所述線圈根據(jù)磁場(chǎng)的變化來(lái)檢測(cè)通過(guò)無(wú)線方式自所述主通信電路發(fā)送來(lái)的所述第一輸出信號(hào)、或通過(guò)產(chǎn)生與所述第二輸出信號(hào)對(duì)應(yīng)的磁場(chǎng)而向所述主通信電路發(fā)送所述第二輸出信號(hào)。
36.根據(jù)權(quán)利要求34所述的從通信電路，其特征在于，所述無(wú)線通信電路由電極構(gòu)成，所述電極根據(jù)電場(chǎng)的變化來(lái)檢測(cè)通過(guò)無(wú)線方式自所述主通信電路發(fā)送來(lái)的所述第一輸出信號(hào)、或通過(guò)產(chǎn)生與所述第二輸出信號(hào)對(duì)應(yīng)的電場(chǎng)而向所述主通信電路發(fā)送所述第二輸出信號(hào)。
37.根據(jù)權(quán)利要求34所述的從通信電路，其特征在于，還具備存儲(chǔ)電路，其存儲(chǔ)自所述主通信電路發(fā)送來(lái)的信號(hào)、或自所述輸出電路輸出的信號(hào)的信號(hào)電平，所述無(wú)線通信電路將自所述輸出電路輸出的所述第二輸出信號(hào)發(fā)送到所述主通信電路，以對(duì)所述主通信電路中的所述第一時(shí)間的檢測(cè)動(dòng)作復(fù)位，在所述存儲(chǔ)電路中存儲(chǔ)的信號(hào)電平從一方的邏輯電平變?yōu)榱硪环降倪壿嬰娖綍r(shí)，所述定時(shí)器電路被復(fù)位。
38.根據(jù)權(quán)利要求35所述的從通信電路，其特征在于，還具備存儲(chǔ)電路，其存儲(chǔ)自所述主通信電路發(fā)送來(lái)的信號(hào)、或自所述輸出電路輸出的信號(hào)的信號(hào)電平，所述線圈產(chǎn)生與自所述輸出電路輸出的所述第二輸出信號(hào)對(duì)應(yīng)的磁場(chǎng)，以對(duì)所述主通信電路中的所述第一時(shí)間的檢測(cè)動(dòng)作復(fù)位，在所述存儲(chǔ)電路中存儲(chǔ)的信號(hào)電平從一方的邏輯電平變?yōu)榱硪环降倪壿嬰娖綍r(shí)，所述定時(shí)器電路被復(fù)位。
39.根據(jù)權(quán)利要求36所述的從通信電路，其特征在于，還具備存儲(chǔ)電路，其存儲(chǔ)自所述主通信電路發(fā)送來(lái)的信號(hào)、或自所述輸出電路輸出的信號(hào)的信號(hào)電平，所述電極產(chǎn)生與自所述輸出電路輸出的所述第二輸出信號(hào)對(duì)應(yīng)的電場(chǎng)，以對(duì)所述主通信電路中的所述第一時(shí)間的檢測(cè)動(dòng)作復(fù)位，在所述存儲(chǔ)電路中存儲(chǔ)的信號(hào)電平從一方的邏輯電平變?yōu)榱硪环降倪壿嬰娖綍r(shí)，所述定時(shí)器電路被復(fù)位。
40.一種從通信電路，連接成能與可檢測(cè)第一時(shí)間或第二時(shí)間的主通信電路進(jìn)行通信，其中具備定時(shí)器電路，其可根據(jù)自所述主通信電路發(fā)送來(lái)的一方的邏輯電平的第一輸出信號(hào)，檢測(cè)比所述第一時(shí)間長(zhǎng)的第三時(shí)間或比所述第二時(shí)間短的第四時(shí)間；輸出電路，若所述定時(shí)器電路檢測(cè)第四時(shí)間，則輸出另一方的邏輯電平的第二輸出信號(hào)；和接收電路，其接收自所述主通信電路發(fā)送的值，在輸入的收發(fā)模式信號(hào)是表示自所述主通信電路接收值的信號(hào)的情況下，所述定時(shí)器電路根據(jù)自所述主通信電路發(fā)送來(lái)的所述第一輸出信號(hào)，開(kāi)始所述第三時(shí)間的檢測(cè)動(dòng)作，所述接收電路在所述定時(shí)器電路不檢測(cè)所述第三時(shí)間且所述主通信電路檢測(cè)所述第一時(shí)間從而自所述主通信電路發(fā)送來(lái)所述第二輸出信號(hào)的情況下，輸出一方的邏輯電平的值，在所述主通信電路不檢測(cè)所述第一時(shí)間且所述定時(shí)器電路檢測(cè)到所述第三時(shí)間的情況下，輸出另一方的邏輯電平的值，在輸入的收發(fā)模式信號(hào)是表示向所述主通信電路發(fā)送值的信號(hào)的情況下，在發(fā)送到所述主通信電路的值為一方的邏輯電平的值的情況下，所述定時(shí)器電路根據(jù)自所述主通信電路發(fā)送來(lái)的所述第一輸出信號(hào)，開(kāi)始所述第四時(shí)間的檢測(cè)動(dòng)作，在向所述主通信電路發(fā)送一方的邏輯電平的值的情況下，所述主通信電路不檢測(cè)所述第二時(shí)間，所述定時(shí)器電路檢測(cè)所述第四時(shí)間，從而向所述主通信電路發(fā)送一方的邏輯電平的值，在將另一方的邏輯電平的值發(fā)送到所述主通信電路時(shí)，所述定時(shí)器電路不檢測(cè)所述第四時(shí)間，所述主通信電路檢測(cè)所述第二時(shí)間，由此向所述主通信電路發(fā)送另一方的邏輯電平的值。
41.一種數(shù)據(jù)通信方法，連接為可與從通信電路進(jìn)行通信的主通信電路，在發(fā)送到所述從通信電路的值為一方的邏輯電平的值時(shí)，開(kāi)始可檢測(cè)第一時(shí)間的第一定時(shí)器電路的檢測(cè)動(dòng)作，并且將一方的邏輯電平的第一輸出信號(hào)發(fā)送到所述從通信電路，所述從通信電路根據(jù)自所述主通信電路發(fā)送來(lái)的所述第一輸出信號(hào)，開(kāi)始可檢測(cè)比所述第一時(shí)間長(zhǎng)的第二時(shí)間的第二定時(shí)器電路的檢測(cè)動(dòng)作，所述第二定時(shí)器電路不檢測(cè)所述第二時(shí)間，所述第一定時(shí)器電路檢測(cè)所述第一時(shí)間，所述第二輸出電路輸出所述第二輸出信號(hào)，從而自所述主通信電路向所述從通信電路發(fā)送一方的邏輯電平的值，所述第一定時(shí)器電路不檢測(cè)所述第一時(shí)間，所述第二定時(shí)器電路檢測(cè)所述第二時(shí)間，從而自所述主通信電路向所述從通信電路發(fā)送另一方的邏輯電平的值。
42.一種數(shù)據(jù)通信方法，連接為可與從通信電路進(jìn)行通信的主通信電路，開(kāi)始可檢測(cè)第一時(shí)間的第一定時(shí)器電路的檢測(cè)動(dòng)作，并且將一方的邏輯電平的第一輸出信號(hào)發(fā)送到所述從通信電路，在發(fā)送到所述主通信電路的值為一方的邏輯電平的值時(shí)，所述從通信電路根據(jù)自所述主通信電路發(fā)送來(lái)的所述第一輸出信號(hào)，開(kāi)始可檢測(cè)比所述第一時(shí)間短的第二時(shí)間的第二定時(shí)器電路的檢測(cè)動(dòng)作，所述第一定時(shí)器電路不檢測(cè)所述第一時(shí)間，所述第二定時(shí)器電路檢測(cè)所述第二時(shí)間，自所述從通信電路發(fā)送來(lái)另一方的邏輯電平的第二輸出信號(hào)的值，從而所述主通信電路輸出一方的邏輯電平的值，所述第二定時(shí)器電路不檢測(cè)所述第二時(shí)間，所述第一定時(shí)器電路檢測(cè)所述第一時(shí)間，從而所述主通信電路輸出另一方的邏輯電平的值。
全文摘要
連接為可與從通信電路進(jìn)行通信的主通信電路，在發(fā)送到從通信電路的值為一方的邏輯電平的值時(shí)，開(kāi)始可檢測(cè)第一時(shí)間的第一定時(shí)器電路的檢測(cè)動(dòng)作，并且將一方的邏輯電平的第一輸出信號(hào)發(fā)送到從通信電路，從通信電路根據(jù)自主通信電路發(fā)送來(lái)的第一輸出信號(hào)，開(kāi)始可檢測(cè)比第一時(shí)間長(zhǎng)的第二時(shí)間的第二定時(shí)器電路的檢測(cè)動(dòng)作，第一定時(shí)器電路在第二定時(shí)器電路檢測(cè)第二時(shí)間之前檢測(cè)第一時(shí)間，第二輸出電路輸出另一方的電平的第二輸出信號(hào)，從而自主通信電路向從通信電路發(fā)送一方的邏輯電平的值，第二定時(shí)器電路檢測(cè)第二時(shí)間，從而自主通信電路向從通信電路發(fā)送另一方的邏輯電平的值。由此，即使在時(shí)鐘的精度低的情況下也能收發(fā)數(shù)據(jù)。
文檔編號(hào)G06F13/38GK101046794SQ20071000572
公開(kāi)日2007年10月3日 申請(qǐng)日期2007年2月13日 優(yōu)先權(quán)日2006年3月28日
發(fā)明者山田進(jìn) 申請(qǐng)人:三洋電機(jī)株式會(huì)社