專(zhuān)利名稱(chēng)：半導(dǎo)體器件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種用于無(wú)線通信的半導(dǎo)體器件。本發(fā)明特別涉及一種半導(dǎo)體器件，該半導(dǎo)體器件將從無(wú)線通信信號(hào)生成的電源電壓供給給使用半導(dǎo)體薄膜晶體管形成的電路。
背景技術(shù)：
近年來(lái)，組合了微型IC芯片和用于無(wú)線通信的天線的小型半導(dǎo)體器件(以下稱(chēng)為無(wú)線芯片)令人矚目。無(wú)線芯片通過(guò)使用無(wú)線通信裝置(以下稱(chēng)為讀取/寫(xiě)入器)發(fā)送/接收通信信號(hào)，可以寫(xiě)入數(shù)據(jù)或讀出數(shù)據(jù)。
作為無(wú)線芯片的應(yīng)用領(lǐng)域，例如可以舉出流通業(yè)中的產(chǎn)品管理。目前，利用條碼的商品管理是主流，但是，由于條碼是通過(guò)光學(xué)讀取的，所以在存在屏蔽物時(shí)無(wú)法讀取數(shù)據(jù)。而對(duì)于無(wú)線芯片而言，由于數(shù)據(jù)是通過(guò)無(wú)線方式讀取的，所以只要電波能夠通過(guò)，即使在存在屏蔽物時(shí)也可以讀取。因此，期待有更高效率、更低成本等的產(chǎn)品管理。另外，期待在車(chē)票、航空客票、自動(dòng)結(jié)賬等上被廣泛應(yīng)用(例如，參見(jiàn)專(zhuān)利文獻(xiàn)1)。
日本專(zhuān)利申請(qǐng)?zhí)亻_(kāi)2005-209162號(hào)公報(bào)在上述那樣的無(wú)線芯片的應(yīng)用領(lǐng)域中，用于將固有信息存儲(chǔ)到無(wú)線芯片中的非易失性存儲(chǔ)器是必要的。固有信息就是，例如為固有號(hào)碼或用于密碼通信的私人密鑰等。根據(jù)存儲(chǔ)固有信息的方法，可以將上述非易失性存儲(chǔ)器大略分成以下兩種采用了在制造過(guò)程中寫(xiě)入的方法的非易失性存儲(chǔ)器、以及采用了在制造完之后寫(xiě)入的方法的非易失性存儲(chǔ)器。
作為采用了在制造過(guò)程中寫(xiě)入的方法的非易失性存儲(chǔ)器，例如有被稱(chēng)為掩模ROM的非易失性存儲(chǔ)器。在該非易失性存儲(chǔ)器中，每個(gè)無(wú)線芯片使用不同的光掩模。另一方面，作為采用了在制造完之后寫(xiě)入的方法的非易失性存儲(chǔ)器，例如有被稱(chēng)為EPROM的能夠以電方式寫(xiě)入的非易失性存儲(chǔ)器。在該非易失性存儲(chǔ)器中，使用寫(xiě)入裝置將固有信息寫(xiě)入在EPROM中。在此情況下，可以將每個(gè)無(wú)線芯片所具有的不同固有信息容易地存儲(chǔ)到非易失性存儲(chǔ)器中，而無(wú)需換光掩模。
在上述非易失性存儲(chǔ)器中，輸入地址信號(hào)和讀出信號(hào)等，從對(duì)應(yīng)的存儲(chǔ)元件取出電信號(hào)，并且使用讀出放大器等讀出高電位信號(hào)或低電位信號(hào)(在下文中，將高電位信號(hào)稱(chēng)為“H”電平或簡(jiǎn)單地稱(chēng)為“H”，而將低電位信號(hào)稱(chēng)為“L”電平或簡(jiǎn)單地稱(chēng)為“L”。)的輸出信息，以取出被存儲(chǔ)的信息。這種非易失性存儲(chǔ)器從要求讀出到讀出所必要的信息需要一定的時(shí)間。由此，為了將上述非易失性存儲(chǔ)器安裝在半導(dǎo)體器件中，需要考慮此遲延來(lái)設(shè)計(jì)。而且，讀出放大器的消耗電流很大，這導(dǎo)致半導(dǎo)體器件整體的消耗電流的上升。再者，在上述非易失性存儲(chǔ)器中，讀出位數(shù)已被決定，從而即使在僅僅讀出一位的情況下，也要讀出其他不必要的信息。這會(huì)使半導(dǎo)體器件中的消耗電流更大。

發(fā)明內(nèi)容
鑒于上述問(wèn)題，本發(fā)明的目的是降低半導(dǎo)體器件的耗電量，所述半導(dǎo)體器件安裝有存儲(chǔ)固有信息的非易失性存儲(chǔ)器。此外，本發(fā)明的另外目的是在所述半導(dǎo)體器件中減少?gòu)姆且资源鎯?chǔ)器讀出信息的遲延時(shí)間的影響。
在根據(jù)本發(fā)明的無(wú)線芯片中，非易失性存儲(chǔ)電路由存儲(chǔ)元件構(gòu)成，該存儲(chǔ)元件由具有電導(dǎo)通或電絕緣的單元的電氣元件、復(fù)位元件、以及鎖存元件構(gòu)成。在存儲(chǔ)元件中，當(dāng)復(fù)位無(wú)線芯片時(shí)，由無(wú)線芯片的復(fù)位元件和電氣元件將信息存儲(chǔ)到鎖存元件中。根據(jù)是否使電氣元件電絕緣，所述信息成為“H”或“L”。作為電氣元件，可以使用通過(guò)激光描畫(huà)機(jī)械切斷而可以電絕緣的電阻；通過(guò)施加過(guò)電流熱損壞而可以電絕緣的電阻及二極管；相變存儲(chǔ)器；具有浮動(dòng)?xùn)艠O的存儲(chǔ)晶體管；以及具有MONOS結(jié)構(gòu)的存儲(chǔ)晶體管等等。
通過(guò)采用如上那樣的結(jié)構(gòu)，可以廉價(jià)地提供安裝有非易失性存儲(chǔ)器且低耗電量的無(wú)線芯片。此外，可以無(wú)須提供讀出放大器等特別用于讀出的電路，從非易失性存儲(chǔ)器讀取被存儲(chǔ)的信息，從而可以抑制非易失性存儲(chǔ)器的電路規(guī)模的增大。因此，可以提供安裝有進(jìn)一步縮小面積且降低耗電量的非易失性存儲(chǔ)器的無(wú)線芯片。
本說(shuō)明書(shū)所公開(kāi)的本發(fā)明的結(jié)構(gòu)為一種安裝有具有存儲(chǔ)元件的非易失性存儲(chǔ)器的半導(dǎo)體器件，所述存儲(chǔ)元件由電氣元件、復(fù)位元件、以及鎖存元件構(gòu)成，并且所述半導(dǎo)體器件具有根據(jù)電氣元件電導(dǎo)通或電絕緣由復(fù)位元件將不同的信息存儲(chǔ)到鎖存元件中的單元。
在上述結(jié)構(gòu)中，電氣元件可以通過(guò)激光描畫(huà)機(jī)械切斷而被電絕緣。
此外，在上述結(jié)構(gòu)中，電氣元件還可以通過(guò)施加過(guò)電流熱損壞而被電絕緣。
此外，在上述結(jié)構(gòu)中，電氣元件由第1二極管和第2二極管構(gòu)成，并且通過(guò)對(duì)二極管的至少一個(gè)施加過(guò)電流以使熱損壞而被電導(dǎo)通。
此外，在上述結(jié)構(gòu)中，電氣元件可以由通過(guò)相變而改變其電阻值的相變存儲(chǔ)器構(gòu)成。
此外，在上述結(jié)構(gòu)中，電氣元件可以為具有浮動(dòng)?xùn)艠O的非易失性存儲(chǔ)晶體管。
此外，在上述結(jié)構(gòu)中，電氣元件還可以為具有MONOS結(jié)構(gòu)的存儲(chǔ)晶體管。
此外，在上述結(jié)構(gòu)中，可以使用以形成在具有絕緣表面的襯底上的半導(dǎo)體薄膜為激活層的薄膜晶體管來(lái)構(gòu)成半導(dǎo)體器件。
此外，在上述結(jié)構(gòu)中，具有絕緣表面的襯底可以為玻璃襯底、石英襯底、塑料襯底、以及SOI襯底中的任何一個(gè)。
根據(jù)本發(fā)明，可以廉價(jià)地提供安裝有非易失性存儲(chǔ)器的低耗電量且高性能的無(wú)線芯片。


圖1為本發(fā)明的半導(dǎo)體器件的存儲(chǔ)元件的電路圖；圖2為本發(fā)明的半導(dǎo)體器件的存儲(chǔ)元件的電路圖；圖3A至3C為示出本發(fā)明的半導(dǎo)體器件的存儲(chǔ)元件的一例的圖；圖4A至4C為示出安裝于本發(fā)明的半導(dǎo)體器件中的天線的電路圖和其布局的圖；圖5A和5B為本發(fā)明的半導(dǎo)體器件的截面圖；圖6為示出本發(fā)明的半導(dǎo)體器件的布局的圖(半導(dǎo)體層)；圖7為示出本發(fā)明的半導(dǎo)體器件的布局的圖(柵極布線)；
圖8為示出本發(fā)明的半導(dǎo)體器件的布局的圖(布線)；圖9A和9B為示出本發(fā)明的半導(dǎo)體器件的布局的圖(半導(dǎo)體層)；圖10A和10B為示出本發(fā)明的半導(dǎo)體器件的布局的圖(柵極布線)；圖11A和11B為示出本發(fā)明的半導(dǎo)體器件的布局的圖(布線)；圖12為示出本發(fā)明的半導(dǎo)體器件的截面圖的圖；圖13A至13E為示出構(gòu)成本發(fā)明的半導(dǎo)體器件的電氣元件的圖；圖14為利用本發(fā)明的半導(dǎo)體器件的用戶認(rèn)證系統(tǒng)的概略圖；圖15為利用本發(fā)明的半導(dǎo)體器件的用戶認(rèn)證系統(tǒng)的流程圖；圖16為示出本發(fā)明的半導(dǎo)體器件的結(jié)構(gòu)例子的圖；圖17為示出本發(fā)明的半導(dǎo)體器件的布局例子的圖；圖18A至18D為示出安裝于本發(fā)明的半導(dǎo)體器件中的天線的布局的圖；圖19為示出本發(fā)明的半導(dǎo)體器件的結(jié)構(gòu)例子的圖。
具體實(shí)施例方式
下面，關(guān)于本發(fā)明的實(shí)施方式將參照附圖給予說(shuō)明。但是，本發(fā)明可以通過(guò)多種不同的方式來(lái)實(shí)施，所屬技術(shù)領(lǐng)域的普通人員可以很容易地理解一個(gè)事實(shí)就是其方式和詳細(xì)內(nèi)容在不脫離本發(fā)明的宗旨及其范圍下可以被變換為各種各樣的形式。因此，本發(fā)明不應(yīng)該被解釋為僅限定在本實(shí)施方式所記載的內(nèi)容中。另外，在用于說(shuō)明實(shí)施方式的所有附圖中，將相同附圖標(biāo)記用于相同部分或具有相同功能的部分，省略其重復(fù)說(shuō)明。
實(shí)施方式1將參照?qǐng)D1說(shuō)明本發(fā)明的無(wú)線芯片的第1實(shí)施方式。圖1為非易失性存儲(chǔ)器的存儲(chǔ)元件的電路圖，所述非易失性存儲(chǔ)器被安裝在本發(fā)明的無(wú)線芯片中。
在圖1中，附圖標(biāo)記101為電源端子，102為接地端子，103為復(fù)位端子，104為輸出端子，105為P型晶體管，107為第1反相器，108為第2反相器，以及109為電氣元件。P型晶體管105構(gòu)成復(fù)位元件110。P型晶體管105的源極端子、漏極端子、以及柵極端子分別連接到電源端子101、輸出端子104、以及復(fù)位端子103。此外，第1反相器107和第2反相器108構(gòu)成鎖存元件111。
作為電氣元件，可以使用通過(guò)激光描畫(huà)機(jī)械地切斷而可以電絕緣的電阻、通過(guò)施加過(guò)電流使熱損壞而可以電絕緣的電阻或二極管、相變存儲(chǔ)器、具有浮動(dòng)?xùn)艠O的存儲(chǔ)晶體管、或具有MONOS結(jié)構(gòu)的存儲(chǔ)晶體管等。
接著，將說(shuō)明存儲(chǔ)元件的工作。首先，考慮電氣元件109電導(dǎo)通的情況。另外，電氣元件109的電阻高于P型晶體管105的源漏之間的電阻。首先，當(dāng)復(fù)位無(wú)線芯片時(shí)，對(duì)復(fù)位端子103施加“L”。由于P型晶體管105電導(dǎo)通，所以向輸出端子104輸出“H”。此時(shí)，在鎖存元件111中保持“H”。之后，在將“H”施加到復(fù)位端子103時(shí)，P型晶體管105電絕緣，并且由于電氣元件109的電阻向輸出端子104輸出“L”。另外，此時(shí)，保持在鎖存元件111中的信息從“H”轉(zhuǎn)換為“L”。在無(wú)線芯片工作期間，若將“H”一直保持在復(fù)位端子103中，輸出端子104會(huì)一直輸出“L”。
另一方面，考慮電氣元件109電絕緣的情況。這里，當(dāng)復(fù)位無(wú)線芯片時(shí)，對(duì)復(fù)位端子103施加“L”。由于P型晶體管105電導(dǎo)通，所以向輸出端子104輸出“H”。此時(shí)，在鎖存元件111中保持“H”。之后，在將“H”施加到復(fù)位端子103時(shí)，P型晶體管105電絕緣。這里，由于電氣元件109電絕緣，所以保持在鎖存元件111中的信息一直為“H”。由此，向輸出端子104一直輸出“H”。在無(wú)線芯片工作期間，若將“H”一直保持在復(fù)位端子103中，從輸出端子104會(huì)一直輸出“H”。
如上所述，根據(jù)在存儲(chǔ)元件中的電氣元件電絕緣還是電導(dǎo)通，可以使存儲(chǔ)元件的輸出為“H”或“L”。此外，若在開(kāi)始電路工作的最初階段只對(duì)復(fù)位端子103施加“L”，則之后讀出時(shí)就不需要訪問(wèn)時(shí)間，而且，不需要讀出放大器等特別的電路。
另外，在本實(shí)施方式中雖然示出了將電氣元件109連接到接地端子102和輸出端子104之間，并且將P型晶體管105的源極端子、漏極端子、以及柵極端子分別連接到電源端子101、輸出端子104、以及復(fù)位端子103的結(jié)構(gòu)，然而，還可以為如下結(jié)構(gòu)將電氣元件連接到電源端子101和輸出端子104之間，并且N型晶體管的源極端子、漏極端子、以及柵極端子分別連接到接地端子102、輸出端子104、以及復(fù)位端子103。在此情況下，當(dāng)復(fù)位時(shí)對(duì)復(fù)位端子103施加“H”，就可以根據(jù)電氣元件電絕緣還是電導(dǎo)通，使存儲(chǔ)元件的輸出為“L”或“H”。
通過(guò)采用如上那樣的結(jié)構(gòu)，可以廉價(jià)地提供安裝有非易失性存儲(chǔ)器且低耗電量的無(wú)線芯片。此外，無(wú)須提供讀出放大器等特別用于讀出的電路，而可以從非易失性存儲(chǔ)器讀取被存儲(chǔ)的信息，從而可以抑制非易失性存儲(chǔ)器的電路規(guī)模的增大。因此，可以提供安裝有進(jìn)一步縮小面積且降低耗電量的非易失性存儲(chǔ)器的無(wú)線芯片。
實(shí)施方式2將參照?qǐng)D2說(shuō)明具有與第1實(shí)施方式不同的結(jié)構(gòu)的無(wú)線芯片，而作為本發(fā)明的無(wú)線芯片的第2實(shí)施方式。圖2為非易失性存儲(chǔ)器的存儲(chǔ)元件的電路圖，所述非易失性存儲(chǔ)器被安裝在本發(fā)明的無(wú)線芯片中。
在圖2中包括電源端子101，接地端子102，復(fù)位端子103，輸出端子104，P型晶體管105， N型晶體管106，第1反相器107，第2反相器108，以及電氣元件109。P型晶體管105和N型晶體管106構(gòu)成復(fù)位元件210。P型晶體管105的源極端子、漏極端子、以及柵極端子分別連接到電源端子101、輸出端子104、以及復(fù)位端子103。N型晶體管106的源極端子和柵極端子分別連接到接地端子102和復(fù)位端子103。電氣元件109所具有的兩個(gè)端子中，一方端子連接到P型晶體管的漏極端子和輸出端子104，另一方端子連接到N型晶體管106的漏極端子。此外，第1反相器107和第2反相器108構(gòu)成鎖存元件111。
作為電氣元件109，可以使用通過(guò)激光描畫(huà)機(jī)械地切斷而可以電絕緣的電阻、通過(guò)施加過(guò)電流使熱損壞而可以電絕緣的電阻或二極管、相變存儲(chǔ)器、具有浮動(dòng)?xùn)艠O的存儲(chǔ)晶體管、或具有MONOS結(jié)構(gòu)的存儲(chǔ)晶體管等。
接著，將說(shuō)明存儲(chǔ)元件的工作。首先，考慮電氣元件109電導(dǎo)通的情況。在圖2中，當(dāng)復(fù)位無(wú)線芯片時(shí)，對(duì)復(fù)位端子103施加“L”。由于P型晶體管105電導(dǎo)通并且N型晶體管106電絕緣，所以向輸出端子104輸出“H”。此時(shí)，在鎖存元件111中保持“H”。之后，在將“H”施加到復(fù)位端子103時(shí)，P型晶體管105電絕緣并且N型晶體管106電導(dǎo)通，所以向輸出端子104輸出“L”。另外，此時(shí)，保持在鎖存元件111中的信息從“H”轉(zhuǎn)換為“L”。在無(wú)線芯片工作期間，若將“H”一直保持在復(fù)位端子103中，從輸出端子104會(huì)一直輸出“L”。
另一方面，考慮電氣元件109電絕緣的情況。這里，當(dāng)復(fù)位無(wú)線芯片時(shí)，對(duì)復(fù)位端子103施加“L”。由于P型晶體管105電導(dǎo)通并且N型晶體管106電絕緣，所以向輸出端子104輸出“H”。此時(shí)，在鎖存元件111中保持“H”。之后，在將“H”施加到復(fù)位端子103時(shí)，P型晶體管105電絕緣并且N型晶體管106電導(dǎo)通。這里，由于電氣元件109電絕緣，所以保持在鎖存元件111中的信息一直為“H”。由此，向輸出端子104一直輸出“H”。在無(wú)線芯片工作期間，若將“H”一直保持在復(fù)位端子103中，從輸出端子104會(huì)一直輸出“H”。
如上所述，根據(jù)在存儲(chǔ)元件中的電氣元件電絕緣還是電導(dǎo)通，可以使存儲(chǔ)元件的輸出為“H”或“L”。此外，若在開(kāi)始電路工作的最初階段只對(duì)復(fù)位端子103施加“L”，則之后讀出時(shí)就不需要用于讀出信息的訪問(wèn)時(shí)間，而且，不需要讀出放大器等特別的電路。
另外，在本實(shí)施方式中雖然示出了將電氣元件109連接到N型晶體管106和輸出端子104之間的結(jié)構(gòu)，然而，還可以為將電氣元件連接到P型晶體管105和輸出端子104之間的結(jié)構(gòu)。在此情況下，根據(jù)電氣元件電絕緣還是電導(dǎo)通，可以使存儲(chǔ)元件的輸出為“L”或“H”。
與第1實(shí)施方式相比，構(gòu)成安裝在本實(shí)施方式的無(wú)線芯片中的非易失性存儲(chǔ)器的存儲(chǔ)元件可以大幅度地減少?gòu)?fù)位時(shí)的直通電流，從而可以進(jìn)一步降低耗電量。
通過(guò)采用如上那樣的結(jié)構(gòu)，可以廉價(jià)地提供安裝有非易失性存儲(chǔ)器且低耗電量的無(wú)線芯片。此外，無(wú)須提供讀出放大器等特別用于讀出的電路，而可以從非易失性存儲(chǔ)器讀取被存儲(chǔ)的信息，從而可以抑制非易失性存儲(chǔ)器的電路規(guī)模的增大。因此，可以提供安裝有進(jìn)一步縮小面積且降低耗電量的非易失性存儲(chǔ)器的無(wú)線芯片。
下面，關(guān)于本發(fā)明的實(shí)施例將參照附圖給予說(shuō)明。但是，本發(fā)明可以通過(guò)多種不同的方式來(lái)實(shí)施，所屬技術(shù)領(lǐng)域的普通人員可以很容易地理解一個(gè)事實(shí)就是其方式和詳細(xì)內(nèi)容在不脫離本發(fā)明的宗旨及其范圍下可以被變換為各種各樣的形式。因此，本發(fā)明不應(yīng)該被解釋為僅限定在本實(shí)施例所記載的內(nèi)容中。另外，在用于說(shuō)明實(shí)施例的所有附圖中，將相同附圖標(biāo)記用于相同部分或具有相同功能的部分，省略其重復(fù)說(shuō)明。
實(shí)施例1在本實(shí)施例中，將參照?qǐng)D3A至3C說(shuō)明構(gòu)成實(shí)施方式1及實(shí)施方式2所示的非易失性存儲(chǔ)器的電氣元件的例子，所述非易失性存儲(chǔ)器被安裝在本發(fā)明的無(wú)線芯片中。
圖3A是使用電阻301構(gòu)成電氣元件的例子。第1端子302和第2端子303分別電連接到在實(shí)施方式1所說(shuō)明的圖1中的輸出端子104和接地端子102。此外，第1端子302和第2端子303分別電連接到在實(shí)施方式2所說(shuō)明的圖2中的輸出端子104和N型晶體管106。
在電阻301中，提供通過(guò)激光描畫(huà)機(jī)械地切斷的區(qū)域，并且通過(guò)激光描畫(huà)切斷該區(qū)域，而實(shí)現(xiàn)電絕緣。此外，通過(guò)對(duì)第1端子302和第2端子303之間施加過(guò)電流使它熱損壞，而實(shí)現(xiàn)電絕緣。作為電阻301，可以使用金屬薄膜、具有導(dǎo)電性的半導(dǎo)體薄膜、具有導(dǎo)電性的有機(jī)薄膜等。此外，還可以將通過(guò)相變而改變電阻值的相變存儲(chǔ)器用作電阻301。通過(guò)使用相變存儲(chǔ)器，可以多次重寫(xiě)存儲(chǔ)在非易失性存儲(chǔ)器中的信息，所述非易失性存儲(chǔ)器被安裝在本發(fā)明的無(wú)線芯片中，從而可以實(shí)現(xiàn)無(wú)線芯片的高性能化。
另外，在本實(shí)施例中雖然說(shuō)明了通過(guò)切斷電阻301來(lái)進(jìn)行電絕緣的例子，然而，本發(fā)明所進(jìn)行的電絕緣不局限于該結(jié)構(gòu)。只要可以使接地端子102與輸出端子104及復(fù)位元件110電絕緣即可。因此，例如可以使電氣元件109和接地端子102之間電絕緣，也可以使電氣元件109與復(fù)位端子110及輸出端子104之間電絕緣。
通過(guò)由電阻構(gòu)成電氣元件，可以不增大布局面積地提供安裝有非易失性存儲(chǔ)器的無(wú)線芯片。
圖3B是使用第1二極管311和第2二極管312構(gòu)成電氣元件的例子。第1端子313和第2端子314分別電連接到在實(shí)施方式1所說(shuō)明的圖1中的輸出端子104和接地端子102。此外，第1端子313和第2端子314分別電連接到在實(shí)施方式2所說(shuō)明的圖2中的輸出端子104和N型晶體管106。
在起始狀態(tài)下第1端子313和第2端子314之間電絕緣。這里，在將高電壓施加到第1端子313時(shí)，第1二極管311熱損壞而電導(dǎo)通。此時(shí)，將第1端子313的電位設(shè)為比第2端子314的高，則第1端子313和第2端子314電導(dǎo)通。
通過(guò)由二極管構(gòu)成電氣元件，可以大幅度地降低當(dāng)工作時(shí)的直通電流，因而，可以提供安裝有非易失性存儲(chǔ)器并且進(jìn)一步降低消耗電流的無(wú)線芯片。
圖3C是使用浮動(dòng)?xùn)艠O存儲(chǔ)晶體管321構(gòu)成電氣元件的例子。這里雖然示出了使用N型存儲(chǔ)晶體管作為浮動(dòng)?xùn)艠O存儲(chǔ)晶體管321的例子，然而，還同樣可以使用P型存儲(chǔ)晶體管。此外，除了浮動(dòng)?xùn)艠O存儲(chǔ)晶體管以外，還同樣可以使用MONOS存儲(chǔ)晶體管。
第1端子322、第2端子323、以及第3端子324分別電連接到在實(shí)施方式1所說(shuō)明的圖1中的輸出端子104、接地端子102、以及復(fù)位端子1 03。此外，第1端子322、第2端子323、以及第3端子324分別電連接到在實(shí)施方式2所說(shuō)明的圖2中的輸出端子104、N型晶體管106、以及復(fù)位端子103。
浮動(dòng)?xùn)艠O存儲(chǔ)晶體管321可以根據(jù)被蓄積在浮動(dòng)?xùn)艠O中的電荷量更改閾值電壓。換句話說(shuō)，當(dāng)閾值電壓高時(shí)可以實(shí)現(xiàn)電絕緣，而當(dāng)閾值電壓低時(shí)可以實(shí)現(xiàn)電導(dǎo)通。
浮動(dòng)?xùn)艠O存儲(chǔ)晶體管321例如通過(guò)接地第1端子322和第2端子323，并且對(duì)第3端子324施加高電壓，而可以增大閾值電壓，即，可以實(shí)現(xiàn)電絕緣。此外，浮動(dòng)?xùn)艠O存儲(chǔ)晶體管321通過(guò)接地第1端子322和第2端子323，并且對(duì)第3端子324施加負(fù)向高電壓，而可以降低閾值電壓，即，可以實(shí)現(xiàn)電導(dǎo)通。
通過(guò)由浮動(dòng)?xùn)艠O存儲(chǔ)晶體管構(gòu)成電氣元件，可以多次重寫(xiě)，并且可以大幅度地降低工作時(shí)的直通電流。由此，可以提供安裝有非易失性存儲(chǔ)器的具有更高性能且消耗電流低的無(wú)線芯片。
通過(guò)采用如上那樣的結(jié)構(gòu)，可以廉價(jià)地提供安裝有非易失性存儲(chǔ)器且低耗電量的無(wú)線芯片。此外，無(wú)須提供讀出放大器等特別用于讀出的電路，而可以從非易失性存儲(chǔ)器讀取被存儲(chǔ)的信息，從而可以抑制非易失性存儲(chǔ)器的電路規(guī)模的增大。因此，可以提供安裝有進(jìn)一步縮小面積且降低耗電量的非易失性存儲(chǔ)器的無(wú)線芯片。
實(shí)施例2在本實(shí)施例中，將參照?qǐng)D16和17說(shuō)明具有密碼處理功能的無(wú)線芯片而作為本發(fā)明的半導(dǎo)體器件的例子。圖16為無(wú)線芯片的方塊圖，而圖17為無(wú)線芯片的平面布局圖。
首先，將參照?qǐng)D16說(shuō)明無(wú)線芯片的方塊結(jié)構(gòu)。在圖16中，無(wú)線芯片2601包括運(yùn)算電路2606和模擬部分2615，所述運(yùn)算電路2606具有CPU 2602、ROM 2603、RAM 2604、以及控制器2605，所述模擬部分2615具有天線2607、諧振電路2608、電源電路2609、復(fù)位電路2610、時(shí)鐘發(fā)生電路2611、解調(diào)電路2612、調(diào)制電路2613、以及電源管理電路2614?？刂破?605具有CPU接口(IF)2616、控制寄存器2617、代碼提取電路2618、以及編碼電路2619。另外，在圖16中，為簡(jiǎn)化說(shuō)明起見(jiàn)，將通信信號(hào)分成接收信號(hào)2620和發(fā)送信號(hào)2621來(lái)表示。然而，實(shí)際上，它們被重疊，并且同時(shí)在無(wú)線芯片2601及讀取/寫(xiě)入器之間被發(fā)送和接收。接收信號(hào)2620在被天線2607和諧振電路2608接收后，被解調(diào)電路2612解調(diào)。此外，發(fā)送信號(hào)2621在被調(diào)制電路2613調(diào)制后，從天線2607被發(fā)送。
在圖16中，當(dāng)無(wú)線芯片2601置于由通信信號(hào)形成的磁場(chǎng)內(nèi)時(shí)，由天線2607和諧振電路2608產(chǎn)生感應(yīng)電動(dòng)勢(shì)。感應(yīng)電動(dòng)勢(shì)被保持在電源電路2609的電容器中，并且其電位通過(guò)電容器來(lái)穩(wěn)定，而且感應(yīng)電動(dòng)勢(shì)作為電源電壓被供給無(wú)線芯片2601的每個(gè)電路。復(fù)位電路2610產(chǎn)生無(wú)線芯片2601整體的起始復(fù)位信號(hào)。
例如，作為復(fù)位信號(hào)，生成在電源電壓升高之后延遲升高的信號(hào)。時(shí)鐘發(fā)生電路2611對(duì)應(yīng)于由電源管理電路2614生成的控制信號(hào)來(lái)改變時(shí)鐘信號(hào)的頻率和占空比。解調(diào)電路2612檢測(cè)ASK方式(調(diào)幅方式)的接收信號(hào)2620的幅度變化作為“0”/“1”的接收數(shù)據(jù)2622。解調(diào)電路2612例如為低通濾波器。
而且，調(diào)制電路2613通過(guò)改變ASK方式的發(fā)送信號(hào)2621的振幅發(fā)送所發(fā)送的數(shù)據(jù)。例如，在發(fā)送數(shù)據(jù)2623為“0”的情況下，通過(guò)改變諧振電路2608的諧振點(diǎn)，而改變通信信號(hào)的振幅。電源管理電路2614監(jiān)控從電源電路2609供給給運(yùn)算電路2606的電源電壓或者運(yùn)算電路2606中的消耗電流，從而在時(shí)鐘發(fā)生電路2611中產(chǎn)生控制信號(hào)，該信號(hào)用于改變時(shí)鐘信號(hào)的頻率和占空比。
下面描述本實(shí)施例的無(wú)線芯片的工作。首先，無(wú)線芯片2601接收從讀取/寫(xiě)入器發(fā)送的接收信號(hào)2620，該信號(hào)包括密文數(shù)據(jù)。在接收信號(hào)2620被解調(diào)電路2612解調(diào)之后，被代碼提取電路2618分為控制指令、密文數(shù)據(jù)等，然后被存儲(chǔ)到控制寄存器2617中。這里，控制指令是用于指定無(wú)線芯片2601的響應(yīng)的數(shù)據(jù)。例如，指定了唯一ID號(hào)碼的發(fā)送、工作停止、譯碼等等。這里，假設(shè)接收到用于譯碼的控制指令。
接下來(lái)，在運(yùn)算電路2606中，CPU 2602根據(jù)ROM 2603中存儲(chǔ)的譯碼程序使用密鑰2624譯碼(解碼)密文，所述密鑰預(yù)先存儲(chǔ)在ROM2603中。
所解碼的密文(解碼文)被存儲(chǔ)在控制寄存器2617中。此時(shí)，RAM2604被用作數(shù)據(jù)存儲(chǔ)區(qū)。注意，CPU 2602經(jīng)由CPUIF 2616訪問(wèn)ROM2603、RAM 2604和控制寄存器2617。CPUIF 2616具有根據(jù)CPU 2602所需的地址生成對(duì)于ROM 2603、RAM 2604和控制寄存器2617中任何一個(gè)的訪問(wèn)信號(hào)的功能。
最后，在編碼電路2619中從解碼文生成發(fā)送數(shù)據(jù)2623，在調(diào)制電路2613中調(diào)制所述發(fā)送數(shù)據(jù)2623，而從天線2607將發(fā)送信號(hào)2621發(fā)送到讀取/寫(xiě)入器。
另外，在本實(shí)施例中，雖然描述了使用軟件的處理方式作為運(yùn)算方式，換句話說(shuō)，是其中由CPU和大規(guī)模存儲(chǔ)器構(gòu)成運(yùn)算電路且由CPU執(zhí)行程序的方式，然而，可以根據(jù)目的選擇最合適的運(yùn)算方式，基于該方式構(gòu)成運(yùn)算電路。例如，作為運(yùn)算方法，還存在使用硬件的處理方式以及使用硬件和軟件的方式。在使用硬件的處理方式中，運(yùn)算電路由專(zhuān)用電路構(gòu)成即可。在使用硬件和軟件的方式中，運(yùn)算電路由專(zhuān)用電路、CPU和存儲(chǔ)器構(gòu)成，并且專(zhuān)用電路執(zhí)行一部分運(yùn)算處理，而CPU執(zhí)行剩下的運(yùn)算處理的程序即可。
接下來(lái)參考圖17描述無(wú)線芯片的布局結(jié)構(gòu)。另外，在圖17中，對(duì)應(yīng)于圖16的部分由相同的附圖標(biāo)記表示，因此省略其說(shuō)明。
在圖17中，F(xiàn)PC焊盤(pán)(pad)2707是當(dāng)將FPC(Flexible Print Circuit柔性印刷電路)附著到無(wú)線芯片2601上時(shí)使用的電極焊盤(pán)組，而天線突起(bump)2708是用于附著天線(未圖示)的電極焊盤(pán)。另外，當(dāng)附著天線時(shí)，有可能向天線突起2708施加超壓。因此，優(yōu)選不將晶體管等構(gòu)成電路的元件位于天線突起2708之下。
另外，在本實(shí)施例中，雖然描述外部形成天線的結(jié)構(gòu)，然而，還可以在無(wú)線芯片2601上直接形成天線，所謂的片裝天線(on-chipantenna)。采用片裝天線，對(duì)無(wú)線芯片的小型化很有效。
FPC焊盤(pán)2707主要在用于不良分析時(shí)有效。在無(wú)線芯片中，電源電壓是從通信信號(hào)獲取的，所以，例如在天線或電源電路中產(chǎn)生缺陷時(shí)運(yùn)算電路完全不工作。于是，不良分析相當(dāng)困難。然而，通過(guò)從FPC經(jīng)由FPC焊盤(pán)2707向無(wú)線芯片2601供給電源電壓，并且輸入任意的電信號(hào)而代替從天線供給的電信號(hào)，可以使運(yùn)算電路工作。因此，可以有效地執(zhí)行不良分析。
再者，配置FPC焊盤(pán)2707使得能夠執(zhí)行利用探測(cè)器的測(cè)量，更為有效。換句話說(shuō)，在FPC焊盤(pán)2707中，當(dāng)根據(jù)探測(cè)器的探針的節(jié)距配置電極焊盤(pán)時(shí)，能夠進(jìn)行利用探測(cè)器的測(cè)量。通過(guò)利用探測(cè)器，可以在不良分析時(shí)減少用于附著FPC的工作量。此外，即使在襯底上形成多個(gè)無(wú)線芯片的狀態(tài)下也可以執(zhí)行測(cè)量，從而也可以減少劃分成各個(gè)無(wú)線芯片的工作量。此外，在大規(guī)模生產(chǎn)中，可以在即將附著天線的步驟之前執(zhí)行無(wú)線芯片的質(zhì)量檢查。因此，在生產(chǎn)流程中的較早階段可以篩去有缺陷的次品，從而可以降低生產(chǎn)成本。
另外，可以將由實(shí)施方式1、實(shí)施方式2、以及實(shí)施例1所說(shuō)明的電器元件構(gòu)成的非易失性存儲(chǔ)器安裝在本實(shí)施例的ROM 2603中。
實(shí)施例3在本實(shí)施例中，參考圖5A和5B描述使用薄膜晶體管(TFT)構(gòu)成本發(fā)明的半導(dǎo)體器件的情況。
圖5A是形成在絕緣襯底1110上的TFT部分1101和存儲(chǔ)器部分1102的截面圖。TFT部分1101優(yōu)選用于例如運(yùn)算電路的晶體管。存儲(chǔ)器部分1102優(yōu)選用于例如非易失性存儲(chǔ)器的存儲(chǔ)元件。玻璃襯底、石英襯底、由硅制成的襯底、金屬襯底、塑料襯底等可用于絕緣襯底1110。
此外，在使用玻璃襯底的情況下，可以使用拋光與形成有TFT等的一側(cè)相反的表面以減少厚度的襯底。像這樣減少厚度的玻璃襯底，可以實(shí)現(xiàn)器件的輕量化和薄型化。
在絕緣襯底1110上提供有基膜1111。在TFT部分1101中中間夾著基膜1111提供有薄膜晶體管1120和1121，而在存儲(chǔ)器部分1102中中間夾著基膜1111提供有薄膜晶體管1122。各個(gè)薄膜晶體管具有加工成島狀的半導(dǎo)體膜1112，中間夾著柵極絕緣膜而提供的柵電極1114，以及提供在柵電極側(cè)面的絕緣體(所謂的側(cè)壁)1113。半導(dǎo)體膜1112以0.2μm或更薄的厚度，典型為40nm至170nm，優(yōu)選為50nm至150nm而形成。半導(dǎo)體膜1112還具有覆蓋絕緣物(側(cè)壁)1113及半導(dǎo)體膜1112的絕緣膜1116、以及連接到形成在半導(dǎo)體膜1112中的雜質(zhì)區(qū)域的電極1115。另外，可以通過(guò)在柵極絕緣膜及絕緣膜1116中形成接觸孔，在該接觸孔中形成導(dǎo)電膜，并且將該導(dǎo)電膜加工成所希望的形狀而形成連接到雜質(zhì)區(qū)域的電極1115。
在構(gòu)成本發(fā)明的無(wú)線芯片的薄膜晶體管中，以柵極絕緣膜等為代表的絕緣膜可以通過(guò)高密度等離子體處理形成。高密度等離子體處理是一種等離子體處理，其中等離子體密度為1×1011cm-3或更大，優(yōu)選為1×1011cm-3至9×1015cm-3(包括9×1015cm-3)，并且使用諸如微波(例如頻率在2.45GHz)的高頻波。如果在這種條件下生成等離子體，則低電子溫度將為0.2eV至2eV。具有上述低電子溫度特性的高密度等離子體，激活種的動(dòng)能很低，因此可以形成其中等離子體損傷小而且缺陷少的膜。將要形成的物體，即在形成柵極絕緣膜的情況下將在其上形成有加工成所希望的形狀的半導(dǎo)體膜的襯底，布置在可以進(jìn)行這種等離子體處理的淀積室。然后將用于生成等離子體的電極，所謂的天線和要形成的物體之間的距離設(shè)置為20mm至80mm，優(yōu)選為20mm至60mm，而進(jìn)行成膜處理。這種高密度等離子體處理可以實(shí)現(xiàn)低溫處理(襯底溫度為400℃或更低)。因此，可以在襯底上淀積具有低耐熱性的塑料。
這種絕緣膜可以在氮?dú)猸h(huán)境或氧氣環(huán)境中形成。氮?dú)猸h(huán)境典型為混合有氮和稀有氣體的環(huán)境或者混合有氮、氫和稀有氣體的環(huán)境。作為稀有氣體，可以使用氦、氖、氬、氪和氙中的至少一種。另外，氧氣環(huán)境典型為混合有氧和稀有氣體的環(huán)境；混合有氧、氫和稀有氣體的環(huán)境；或者混合有一氧化二氮和稀有氣體的環(huán)境。作為稀有氣體，可以使用氦、氖、氬、氪和氙中的至少一種。
以此方式形成的絕緣膜很密，不會(huì)損害其它涂層。另外，通過(guò)高密度等離子體處理形成的絕緣膜可以改善與該絕緣膜接觸的界面的狀態(tài)。例如，如果使用高密度等離子體處理形成柵極絕緣膜，則可以改善與半導(dǎo)體膜之間的界面的狀態(tài)。其結(jié)果，可以提高薄膜晶體管的電特性。
上面描述了使用高密度等離子體處理形成絕緣膜的情況，然而，還可以對(duì)半導(dǎo)體膜進(jìn)行高密度等離子體處理。通過(guò)高密度等離子體處理可以對(duì)半導(dǎo)體膜進(jìn)行表面改性。其結(jié)果，界面狀態(tài)得以改善，而且可以提高薄膜晶體管的電特性。
另外，為了改善平整性，優(yōu)選提供絕緣膜1117和1118。此時(shí)，絕緣膜1117優(yōu)選由有機(jī)材料形成，而絕緣膜1118優(yōu)選由無(wú)機(jī)材料形成。在提供絕緣膜1117和1118的情況下，可以在該絕緣膜1117和1118中通過(guò)接觸孔與雜質(zhì)區(qū)域連接地形成電極1115。
此外，提供絕緣膜1125，并且與電極1115連接地形成底部電極1127。形成絕緣膜1128，該絕緣膜1128覆蓋底部電極1127的端部且提供有使底部電極1127露出的開(kāi)口部分。在該開(kāi)口部分中形成存儲(chǔ)器材料層1129，并且形成上部電極1130。通過(guò)這種方式，形成了具有底部電極1127、存儲(chǔ)器材料層1129和上部電極1130的存儲(chǔ)元件1123。
存儲(chǔ)器材料層1129由通過(guò)電作用或光學(xué)作用改變其導(dǎo)電性的有機(jī)化合物、無(wú)機(jī)絕緣物、或混合有機(jī)化合物和無(wú)機(jī)化合物而成的層形成。存儲(chǔ)器材料層1129可以單獨(dú)提供或?qū)盈B多個(gè)層來(lái)提供。此外，存儲(chǔ)器材料層1129還可以層疊有機(jī)化合物和無(wú)機(jī)化合物的混合層以及由通過(guò)電作用或光學(xué)作用改變其導(dǎo)電性的其它有機(jī)化合物構(gòu)成的層來(lái)提供。
作為能夠構(gòu)成存儲(chǔ)器材料層1129的無(wú)機(jī)絕緣物，可以使用氧化硅、氮化硅、氧氮化硅、氮氧化硅等。
作為能夠構(gòu)成存儲(chǔ)器材料層1129的有機(jī)絕緣物，可以使用以聚酰亞胺、丙烯、聚酰胺、苯并環(huán)丁烯、環(huán)氧樹(shù)脂等為代表的有機(jī)樹(shù)脂。
作為能夠構(gòu)成存儲(chǔ)器材料層1129的通過(guò)電作用或光學(xué)作用改變其導(dǎo)電性的有機(jī)化合物，可以使用具有高空穴傳輸性的有機(jī)化合物材料或具有高電子傳輸性的有機(jī)化合物材料。
作為具有高空穴傳輸性的有機(jī)化合物材料，可以使用芳香胺基(即，具有苯環(huán)-氮鍵)的化合物，諸如4，4’-雙[N-(1-萘基)-N-苯基-氨基]-聯(lián)苯(縮寫(xiě)α-NPD)、4，4’-雙[N-(3-甲基苯)-N-苯基-氨基]-聯(lián)苯(縮寫(xiě)TPD)、4，4’，4”-三(N，N-二苯基-氨基)-三苯胺(縮寫(xiě)TDATA)、4，4’，4”-三[N-(3-甲基苯基)-N-苯基-氨基]-三苯胺(縮寫(xiě)MTDATA)、以及4，4’-雙(N-(4-(N，N-二-m-甲苯基氨基)苯基)-N-苯氨基)-聯(lián)苯(縮寫(xiě)DNTPD)等；酞菁化合物，諸如酞菁(縮寫(xiě)H2Pc)、酞菁銅(縮寫(xiě)CuPc)、以及氧釩基酞菁(縮寫(xiě)VOPc)等。這里所述的物質(zhì)主要是空穴遷移率為10-6cm2/Vs或更大的物質(zhì)-然而，只要其空穴傳輸性高于電子傳輸性，也可以使用上述物質(zhì)以外的物質(zhì)。
作為能夠容易接收電子的無(wú)機(jī)化合物材料，可以使用屬于元素周期表中第4族至第12族中的任何一個(gè)過(guò)渡金屬的金屬氧化物、金屬氮化物、或金屬氧氮化物。具體地說(shuō)，可以使用氧化鈦(TiOx)、氧化鋯(ZrOx)、氧化釩(VOx)、氧化鉬(MoOx)、氧化鎢(WOx)、氧化鉭(TaOx)、氧化鉿(HfOx)、氧化鈮(NbOx)、氧化鈷(CoOx)、氧化錸(ReOx)、氧化釕(RuOx)、氧化鋅(ZnO)、氧化鎳(NiOx)、氧化銅(CuOx)等。雖然此處示出了金屬氧化物作為具體例子，然而，不言而喻，也可以使用這些金屬的氮化物或氧氮化物。
作為具有高電子傳輸性的有機(jī)化合物材料，可以使用由具有喹啉骨架或苯并喹啉骨架的金屬絡(luò)合物等組成的材料，諸如三(8-羥基喹啉)鋁(縮寫(xiě)Alq3)、三(4-甲基-8-羥基喹啉)鋁(縮寫(xiě)Almq3)、雙(10-羥基苯并[h]-喹啉)鈹(縮寫(xiě)B(tài)eBq2)、以及雙(2-甲基-8-羥基喹啉)-4-苯基酚化醛-鋁(縮寫(xiě)B(tài)Alq)等。此外，也可以使用具有惡唑配體或噻唑配體的金屬絡(luò)合物等，諸如雙[2-(2-羥苯基)-苯并惡唑]鋅(縮寫(xiě)Zn(BOX)2)以及雙[2-(2-羥苯基)-苯并噻唑]鋅(縮寫(xiě)Zn(BTZ)2)等。而且，除了金屬絡(luò)合物之外，還可以使用2-(4-聯(lián)苯基)-5-(4-叔-丁基苯基)-1，3，4-惡二唑(縮寫(xiě)PBD)；1，3-雙[5-(p-叔-丁基苯基)-1，3，4-惡二唑-2-某基]苯(縮寫(xiě)OXD-7)；3-(4-叔-丁基苯基)-4-苯基-5-(4-聯(lián)苯基)-1，2，4-三唑(縮寫(xiě)TAZ)；3-(4-叔-丁基苯基)-4-(4-乙基苯基)-5-(4-聯(lián)苯基)-1，2，4-三唑(縮寫(xiě)p-EtTAZ)；紅菲咯啉(縮寫(xiě)B(tài)Phen)；浴銅靈(縮寫(xiě)B(tài)CP)等。這里所述的物質(zhì)主要是電子遷移率為10- 6cm2/Vs或更大的物質(zhì)。然而，只要其電子傳輸性高于空穴傳輸性，就可以使用上述物質(zhì)以外的物質(zhì)。
作為容易給予電子的無(wú)機(jī)化合物材料，可以使用堿金屬氧化物、堿土金屬氧化物、稀土金屬氧化物、堿金屬氮化物、堿土金屬氮化物、或稀土金屬氮化物。具體地說(shuō)，可以使用氧化鋰(LiOx)、氧化鍶(SrOx)、氧化鋇(BaOx)、氧化餌(ErOx)、氧化鈉(NaOx)、氮化鋰(LiNx)、氮化鎂(MgNx)、氮化鈣(CaNx)、氮化釔(YNx)、氮化鑭(LaNx)等。
再者，作為無(wú)機(jī)化合物材料，不僅使用氧化鋁(AlOx)、氧化鎵(GaOx)、氧化硅(SiOx)、氧化鍺(GeOx)、氧化銦錫(以下稱(chēng)為ITO)等，而且還可以使用各種金屬氧化物、金屬氮化物、或金屬氧氮化物。
此外，當(dāng)存儲(chǔ)器材料層1129由選自金屬氧化物或金屬氮化物中的化合物以及具有高空穴傳輸性的化合物組成時(shí)，還可以加上具有大位阻的(具有不同于平面結(jié)構(gòu)的三維的擴(kuò)展結(jié)構(gòu))的化合物。作為具有大位阻的化合物，優(yōu)選使用5，6，11，12-四苯基丁省(縮寫(xiě)紅熒烯)?；蛘?，也可以使用六苯基苯、t-二萘嵌丁苯、9，10-二(苯基)蒽、香豆素545T等。此外，樹(shù)枝狀聚合物(dendrimer)等也有效。
而且，可以在由具有高電子傳輸性的有機(jī)化合物材料組成的層與具有高空穴傳輸性的有機(jī)化合物材料組成的層之間提供發(fā)光物質(zhì)，諸如4-二氰亞甲基-2-甲基-6-[2-(1，1，7，7-四甲基久洛尼定-9-某基)乙烯基]-4H-吡喃(縮寫(xiě)DCJT)、4-二氰亞甲基-2-t-丁基-6-(1，1，7，7-四甲基久洛尼定-9-基)-4H-吡喃、吡啶醇、2，5-二氰基-1，4-雙(10-甲氧基-1，1，7，7-四甲基久洛尼定-9-基)苯、N，N’-二甲基喹吖啶(縮寫(xiě)DMQd)、香豆素6、香豆素545T、三(8-羥基喹啉)鋁(縮寫(xiě)Alq3)、9，9’-雙蒽基、9，10-二苯基蒽(縮寫(xiě)DPA)、9，10-雙(2-萘基)蒽(縮寫(xiě)DNA)、以及2，5，8，11-四-t-二萘嵌丁苯(縮寫(xiě)TBP)。
此外，作為存儲(chǔ)器材料層1129，可以使用其電阻由光學(xué)作用改變的材料。例如，可以使用摻雜通過(guò)吸收光而產(chǎn)生酸的化合物(光致產(chǎn)酸劑)的共軛高分子?？梢允褂镁垡胰?、聚對(duì)苯乙烯、聚噻吩、聚苯胺、聚對(duì)苯乙炔等作為共軛高分子。此外，作為光致產(chǎn)酸劑，可以使用芳基锍鹽、芳基碘鹽、o-硝基芐基甲苯磺酸鹽、芳基磺酸p-硝基苯脂、磺?；阴１?、Fe-丙二烯絡(luò)合物PF6鹽等。
另外，作為存儲(chǔ)器材料層1129，可以使用相變材料如在結(jié)晶狀態(tài)和非晶狀態(tài)之間可逆性地變化的材料、在第1結(jié)晶狀態(tài)和第2結(jié)晶狀態(tài)之間可逆性地變化的材料等。此外，也可以使用僅從非晶狀態(tài)變成結(jié)晶狀態(tài)的材料。
在結(jié)晶狀態(tài)和非晶狀態(tài)之間可逆性地變化的材料是指包含選自鍺(Ge)、碲(Te)、銻(Sb)、硫(S)、氧化碲(TeOx)、錫(Sn)、金(Au)、鎵(Ga)、硒(Se)、銦(In)、鉈(Tl)、Co(鈷)、以及銀(Ag)中的多種材料，例如，可以舉出Ge-Te-Sb-S、Te-TeO2-Ge-Sn、Te-Ge-Sn-Au、Ge-Te-Sn、Sn-Se-Te、Sb-Se-Te、Sb-Se、Ga-Se-Te、Ga-Se-Te-Ge、In-Se、In-Se-Tl-Co、Ge-Sb-Te、In-Se-Te、Ag-In-Sb-Te類(lèi)材料。此外，在第1結(jié)晶狀態(tài)和第2結(jié)晶狀態(tài)之間可逆性地變化的材料是指包含選自銀(Ag)、鋅(Zn)、銅(Cu)、鋁(Al)、鎳(Ni)、銦(In)、銻(Sb)、硒(Se)、以及碲(Te)中的多種材料，例如，可以舉出Ag-Zn、Cu-Al-Ni、In-Sb、In-Sb-Se、In-Sb-Te。在采用這種材料的情況下，相變化是在兩個(gè)不同的結(jié)晶狀態(tài)之間進(jìn)行的。此外，僅從非晶狀態(tài)變成結(jié)晶狀態(tài)的材料是指包含選自碲(Te)、氧化碲(TeOx)、鈀(Pd)、銻(Sb)、硒(Se)、以及鉍(Bi)中的多種材料，例如，可以舉出Te-TeO2、Te-TeO2-Pd、Sb2Se3/Bi2Te3。
可以使用氣相沉積法、電子束氣相沉積法、濺射法、CVD法等來(lái)形成存儲(chǔ)器材料層1129。此外，借助于同時(shí)淀積各個(gè)材料，可以形成包括有機(jī)化合物和無(wú)機(jī)化合物的混合層，并可以借助于組合同一種方法或不同種類(lèi)的方法來(lái)形成，例如組合利用電阻加熱氣相沉積的共同沉積法、利用電子束氣相沉積的共同沉積法、利用電阻加熱氣相沉積和電子束氣相沉積的共同沉積法、利用電阻加熱氣相沉積和濺射的淀積、以及利用電子束氣相沉積和濺射的淀積等。
另外，存儲(chǔ)器材料層1129以存儲(chǔ)元件的導(dǎo)電性由電作用或光學(xué)作用改變的膜厚度形成。
底部電極1127或上部電極1130可以由導(dǎo)電材料形成。例如，它們可以由鋁(Al)、鈦(Ti)、鉬(Mo)、鎢(W)或硅(Si)的元素制成的膜或者使用上述元素的合金膜等構(gòu)成。另外，也可使用如下透光材料氧化銦錫(ITO)、含有氧化硅的氧化銦錫、或使用將2至20wt％的氧化鋅(ZnO)混合到氧化銦中的靶而形成的氧化物導(dǎo)電材料等。
為了進(jìn)一步改善平整性且防止雜質(zhì)元素穿透，優(yōu)選形成絕緣膜1131。
對(duì)于本實(shí)施例中所說(shuō)明的絕緣膜，可以使用無(wú)機(jī)材料或有機(jī)材料。作為無(wú)機(jī)材料，可以使用氧化硅或氮化硅。作為有機(jī)材料，可以使用聚酰亞胺、丙烯、聚酰胺、聚酰亞胺酰胺、抗蝕劑、苯并環(huán)丁烯、硅氧烷或聚硅氮烷。另外，硅氧烷樹(shù)脂相當(dāng)于包括Si-O-Si鍵的樹(shù)脂。在硅氧烷中，骨架結(jié)構(gòu)由硅(Si)和氧(O)的鍵構(gòu)成。作為取代基，使用至少含有氫的有機(jī)基團(tuán)(例如，烴基或芳香烴)。還可以使用氟基作為取代基?；蛘?，可以使用至少含有氫的有機(jī)基團(tuán)和氟基作為取代基。聚硅氮烷以具有硅(Si)和氮(N)的鍵的聚合物材料作為起始材料而形成。
圖5B不同于圖5A，示出其中在電極1115的接觸孔1151中形成有存儲(chǔ)器材料層的存儲(chǔ)器的截面圖。與圖5A同樣，可以將電極1115用作底部電極，而且在電極1115上形成存儲(chǔ)器材料層1129和上部電極1130，形成存儲(chǔ)元件1123。接著形成絕緣膜1131。由于圖5B中的其他結(jié)構(gòu)與圖5A中的相同，因此省略其說(shuō)明。
通過(guò)這樣處理在接觸孔1151中形成存儲(chǔ)元件，可以實(shí)現(xiàn)存儲(chǔ)元件的小型化。另外，不需要用于存儲(chǔ)器的電極，因此可以減少制造步驟的數(shù)量，并且可以以低成本提供安裝有存儲(chǔ)器的無(wú)線芯片。
如上所述，通過(guò)由薄膜晶體管構(gòu)成半導(dǎo)體器件，在所述薄膜晶體管中，將在具有絕緣表面的襯底諸如玻璃襯底、石英襯底或塑料襯底等之上形成的半導(dǎo)體薄膜用作激活層，可以以更輕量且廉價(jià)地提供高性能且低耗電量的半導(dǎo)體器件。
本實(shí)施例可以與實(shí)施方式1、實(shí)施方式2、實(shí)施例1、以及實(shí)施例2自由地組合來(lái)實(shí)施。
實(shí)施例4在本實(shí)施例中，參考圖6至8描述在本發(fā)明的半導(dǎo)體器件中構(gòu)成一部分電路的薄膜晶體管的布局。
相對(duì)于在實(shí)施例3中所示的半導(dǎo)體膜1112的半導(dǎo)體層是在具有絕緣表面的襯底的整個(gè)表面上或一部分表面(面積大于被確定為晶體管的半導(dǎo)體區(qū)域的面積的區(qū)域)上形成的，其中間夾有基底膜等。接著，通過(guò)光刻技術(shù)在半導(dǎo)體層上形成掩模圖形。通過(guò)利用該掩模圖形對(duì)半導(dǎo)體層進(jìn)行蝕刻處理，可以形成圖6所示的島狀半導(dǎo)體圖形1201，該島狀半導(dǎo)體圖形1201具有包括薄膜晶體管的源極區(qū)域、漏極區(qū)域、以及溝道形成區(qū)域的特定形狀。
可以基于薄膜晶體管的特性，并且考慮所要求的電路特性或布局的恰當(dāng)性，來(lái)決定構(gòu)圖了的半導(dǎo)體層的形狀。
在構(gòu)成本發(fā)明的無(wú)線芯片中的電路的薄膜晶體管中，用于形成半導(dǎo)體層的光掩模具有圖形。所述光掩模的圖形具有棱角部分，并且去除存在于棱角部分的一邊長(zhǎng)度為10μm或更短的直角三角形，以具有圓狀。這種掩模圖形的形狀可以如圖6所示那樣被轉(zhuǎn)印為半導(dǎo)體層的圖形形狀。此外，當(dāng)向半導(dǎo)體層轉(zhuǎn)印時(shí)，有時(shí)候半導(dǎo)體圖形1201的棱角部分比光掩模圖形的棱角部分更圓。換言之，半導(dǎo)體膜的圖形的棱角部分可以具有使其圖形形狀比光掩模的圖形更為平滑的圓狀。另外，在圖6中，之后要形成的柵電極1114、柵極布線1301、以及電極1115以虛線表示。
接下來(lái)，在被加工成棱角部分具有圓狀的半導(dǎo)體層上形成柵極絕緣膜。接著，如實(shí)施例3中所示，同時(shí)形成與半導(dǎo)體層一部分重疊的柵電極1114以及柵極布線1301。柵電極或柵極布線可以通過(guò)形成金屬層或半導(dǎo)體層并且使用光刻技術(shù)來(lái)形成。
用于形成柵電極或柵極布線的光掩模具有圖形。該光掩模的圖形具有棱角部分，將形成在該棱角部分的直角三角形的一邊長(zhǎng)度成為10μm或更短，或者以布線寬度的1/5至1/2(包括1/5和1/2)去除棱角部分。這種掩模圖形的形狀可以如圖7所示那樣被轉(zhuǎn)印為柵電極或柵極布線的圖形形狀。此外，當(dāng)向柵電極或柵極布線轉(zhuǎn)印時(shí)，有時(shí)候柵電極或柵極布線的棱角部分被轉(zhuǎn)印地更圓。換言之，柵電極或柵極布線的棱角部分可以具有比光掩模的圖形更為平滑的圓狀。
在利用這種光掩模形成的柵電極或柵極布線的棱角部分，去除存在于該棱角部分的一邊的線寬為1/5至1/2(包括1/5和1/2)的直角三角形，以使棱角部分具有圓狀。另外，在圖7中，之后要形成的電極1115由虛線表示。
由于布局限制，這種柵電極或柵極布線彎曲成矩形。因此，對(duì)于柵電極或柵極布線的具有圓狀的棱角部分，提供凸起部分(外側(cè)一邊)和凹陷部分(內(nèi)側(cè)一邊)。在所述具有圓狀的凸起部分，可以抑制在使用等離子體進(jìn)行干蝕刻時(shí)由于異常放電導(dǎo)致的細(xì)粒的生成。另外，在具有圓狀的凹陷部分，即使生成了細(xì)粒也可以在清洗時(shí)洗去容易在角落部分聚集的細(xì)粒。其結(jié)果，有能夠提高成品率的效果。
接下來(lái)，如上述實(shí)施例3中所示那樣在柵電極或柵極布線上形成相當(dāng)于絕緣膜1116、1117和1118的絕緣層等。不言而喻，絕緣膜在本發(fā)明中還可以是單層。
接著在絕緣層上，在絕緣膜的預(yù)定位置形成開(kāi)口，而且在該開(kāi)口中形成相當(dāng)于電極1115的布線。該開(kāi)口是為了將處于下層的半導(dǎo)體層或柵極布線層與布線層相互電連接而提供的。對(duì)于布線而言，掩模圖形通過(guò)光刻技術(shù)來(lái)形成，而且布線通過(guò)蝕刻加工形成為預(yù)定的圖形。
利用布線可以將特定的元件相互連接。這種布線不是通過(guò)直線連接特定的元件，而是由于布局限制彎曲成矩形(以下稱(chēng)為彎曲部分)。另外，在開(kāi)口部分或其它區(qū)域中，布線有時(shí)在寬度上改變。例如，在開(kāi)口部分中，當(dāng)開(kāi)口等于或大于布線寬度時(shí)，布線寬度在該部分變得更寬。此外，由于電路布局，布線也兼用作電容器部分的一個(gè)電極，因此布線寬度可以較大。
在此情況下，在光掩模的圖形的彎曲部分，去除形成在彎曲部分一邊長(zhǎng)度為10μm或更短或者布線的寬度的1/5至1/2(包括1/5和1/2)的直角三角形。使布線的圖形也具有如圖8所示類(lèi)似的圓狀。在布線的棱角部分，去除存在于該棱角部分的一邊長(zhǎng)度為布線寬度的1/5至1/2(包括1/5和1/2)的直角三角形，可以使彎曲部分具有圓狀。這種具有圓狀的布線具有以下效果在其彎曲部分的凸起部分當(dāng)進(jìn)行使用等離子體的干蝕刻時(shí)可以抑制由于異常放電導(dǎo)致的細(xì)粒生成，而在凹陷部分，即使生成了細(xì)粒，也能夠當(dāng)清洗時(shí)洗去容易聚集在棱角部分的細(xì)粒，因此，可以提高成品率。通過(guò)使布線的棱角部分具有圓狀，也可以使電導(dǎo)通。
在具有圖8所示的布局的電路中，通過(guò)使彎曲部分或改變布線寬度的位置的棱角部分平滑以提供圓狀，具有這樣的效果，即可以抑制在進(jìn)行使用等離子體的干蝕刻時(shí)由于異常放電導(dǎo)致的細(xì)粒的生成，并且即使生成了細(xì)粒，也能夠當(dāng)清洗時(shí)洗去容易在角落處聚集的細(xì)粒，從而提高成品率。換言之，可以解決在制造過(guò)程中產(chǎn)生的灰塵或細(xì)粒的問(wèn)題。此外，通過(guò)采用布線的棱角部分具有圓狀的結(jié)構(gòu)，可以使電導(dǎo)通。尤其是在提供有多個(gè)平行布線的驅(qū)動(dòng)電路部分等的布線中，能洗去灰塵非常有利。
另外，在此實(shí)施例中雖然描述了在半導(dǎo)體層、柵極布線和布線的三種布局中使棱角部分或彎曲部分具有圓狀的方式，然而本發(fā)明并不局限于此。即，棱角部分或彎曲部分可以在上述任何一層中具有圓狀，使得可以解決在制造過(guò)程中的灰塵、細(xì)粒等問(wèn)題。
通過(guò)使用如上所述的布局構(gòu)成半導(dǎo)體器件，可以更輕量且廉價(jià)地提供高性能且低耗電量的半導(dǎo)體器件。
另外，本實(shí)施例可以與實(shí)施方式1、實(shí)施方式2、以及實(shí)施例1至3自由地組合來(lái)實(shí)施。
實(shí)施例5在本實(shí)施例中，參考圖9A至11B描述作為本發(fā)明的半導(dǎo)體器件的一個(gè)組件形成靜態(tài)RAM(SRAM)的一例。
圖9A所示的半導(dǎo)體層1510和1511優(yōu)選由硅或以硅為其成分的結(jié)晶半導(dǎo)體形成。例如，可以適當(dāng)?shù)厥褂猛ㄟ^(guò)激光退火等使硅膜結(jié)晶而獲得的多晶硅、單晶硅等。除此之外，還可以使用呈現(xiàn)半導(dǎo)體特性的金屬氧化物半導(dǎo)體、非晶硅或有機(jī)半導(dǎo)體。
在任何情況下，首先要形成的半導(dǎo)體層是在具有絕緣表面的襯底的整個(gè)表面或其一部分表面(面積大于被確定為晶體管的半導(dǎo)體區(qū)域的面積的區(qū)域)上形成的。接著，通過(guò)光刻技術(shù)在半導(dǎo)體層上形成掩模圖形。通過(guò)利用該掩模圖形對(duì)半導(dǎo)體層進(jìn)行蝕刻處理，形成具有特定形狀的島狀半導(dǎo)體層1510和1511，該半導(dǎo)體層1510和1511包含TFT的源極區(qū)域和漏極區(qū)域以及溝道形成區(qū)域。半導(dǎo)體層1510和1511是考慮布局的恰當(dāng)性而確定的。
用于形成圖9A中所示的半導(dǎo)體層1510和1511的光掩模具有圖9B所示的掩模圖形1520。該掩模圖形1520根據(jù)在光刻步驟中使用的抗蝕劑是正型還是負(fù)型而不同。在使用正型抗蝕劑的情況下，圖9B所示的掩模圖形1520被形成為遮光部分。掩模圖形1520具有去除了多角形的頂部A的形狀。另外，彎曲部分B具有其棱角部分以多個(gè)段彎曲的形狀，以便不彎曲成直角。在此光掩模圖形中，例如，以該圖形的棱角部分即直角三角形的一邊長(zhǎng)度為10μm或更短的尺寸去除其棱角部分。
圖9B所示的掩模圖形1520的形狀反映在圖9A所示的半導(dǎo)體層1510和1511中。在此情況下，可以轉(zhuǎn)印與掩模圖形1520類(lèi)似的形狀，或者可以轉(zhuǎn)印為使得掩模圖形1520的棱角部分更圓，即，其圖形具有比掩模圖形1520更為平滑的圓狀部分，即可。
在半導(dǎo)體層1510和1511上，形成至少部分含有氧化硅或氮化硅的絕緣層。形成這種絕緣層的一個(gè)目的是形成柵極絕緣層。接著，如圖10A所示那樣與半導(dǎo)體層部分重疊地形成柵極布線1612、1613、以及1614。柵極布線1612對(duì)應(yīng)于半導(dǎo)體層1510而形成。柵極布線1613對(duì)應(yīng)于半導(dǎo)體層1510和1511而形成。另外，柵極布線1614對(duì)應(yīng)于半導(dǎo)體層1510和1511而形成。對(duì)于柵極布線而言，形成金屬層或?qū)щ娦愿叩陌雽?dǎo)體層而且通過(guò)光刻技術(shù)在絕緣層上形成其形狀。
用于形成所述柵極布線的光掩模具有圖10B所示的掩模圖形1621。在該掩模圖形1621中，以棱角部分即直角三角形的一邊長(zhǎng)度為10μm或更短，或者布線寬度的1/5至1/2(包括1/5和1/2)去除其棱角部分。圖10B所示的掩模圖形1621的形狀反映在圖10A所示的柵極布線1612、1613、以及1614中。在此情況下，可以轉(zhuǎn)印類(lèi)似于掩模圖形1621的形狀，或者可以轉(zhuǎn)印為使得掩模圖形1621的棱角部分更圓。即，其圖形具有比掩模圖形1621更為平滑的圓狀部分，即可。換言之，在柵極布線1612、1613、以及1614的棱角部分，以一邊長(zhǎng)度為布線寬度的1/5至1/2(包括1/5和1/2)去除直角三角形，使拐角部分具有圓狀。在凸起部分當(dāng)進(jìn)行使用等離子體的干蝕刻時(shí)可以抑制由于異常放電導(dǎo)致的細(xì)粒生成，而在凹陷部分，即使生成了細(xì)粒，也能夠當(dāng)清洗時(shí)洗去容易聚集在棱角部分的細(xì)粒。結(jié)果，有可以提高成品率的效果。
層間絕緣層是在形成柵極布線1612、1613和1614之后形成的層。層間絕緣層由氧化硅等的無(wú)機(jī)絕緣材料或使用聚酰亞胺、丙烯樹(shù)脂等的有機(jī)絕緣材料形成。氮化硅、氮氧化硅等的絕緣層可以介于該層間絕緣層與柵極布線1612、1613和1614之間。此外，也可以在層間絕緣層上提供氮化硅、氮氧化硅等的絕緣層。該絕緣層能夠防止被對(duì)于TFT不好的雜質(zhì)如外來(lái)的金屬離子或濕氣等污染半導(dǎo)體層或柵極絕緣層。
在層間絕緣層中的預(yù)定位置形成有開(kāi)口。例如，其對(duì)應(yīng)于位于下層的柵極布線或半導(dǎo)體層而提供。對(duì)于由金屬或金屬化合物的一層或多層形成的布線層而言，掩模圖形通過(guò)光刻技術(shù)形成，而且通過(guò)蝕刻加工形成為預(yù)定的圖形。接著，如圖11A所示，與半導(dǎo)體層部分重疊地形成布線1715至1720。利用該布線，可以連接特定的元件。由于布局的局限，這些布線不以直線連接特定元件，而是具有彎曲部分進(jìn)行連接。另外，在接觸部分或其他區(qū)域中，該布線在寬度上變化。在接觸部分中，當(dāng)接觸孔的直徑等于或大于布線寬度時(shí)，布線寬度在其部分變得更寬。
用于形成所述布線1715至1720的光掩模具有圖11B所示的掩模圖形1722。在此情況下，布線也具有一個(gè)圖形，在該圖形中通過(guò)以拐角部分即直角三角形的一邊長(zhǎng)度為10μm或更短，或者布線寬度的1/5至1/2(包括1/5和1/2)去除其棱角部分，使得拐角部分具有圓狀。這種布線具有以下效果在其彎曲部分的凸起部分當(dāng)進(jìn)行使用等離子體的干蝕刻時(shí)可以抑制由于異常放電導(dǎo)致的細(xì)粒生成，而在凹陷部分，即使生成了細(xì)粒，也能夠當(dāng)清洗時(shí)洗去容易聚集在棱角部分的細(xì)粒，因此，可以提高成品率。通過(guò)使布線的棱角部分具有圓狀，可以使電導(dǎo)通。另外，在有多個(gè)平行布線中，非常適合于洗去灰塵。
在圖11A中，形成了n溝道型晶體管1721至1724、以及p溝道型晶體管1725和1726。n溝道型晶體管1723和p溝道型晶體管1725構(gòu)成反相器1727，以及n溝道型晶體管1724和p溝道型晶體管1726構(gòu)成反相器1728。包含上述六個(gè)晶體管的電路形成SRAM。在上述晶體管的上層中還可以形成有由氮化硅、氧化硅等制成的絕緣層。
通過(guò)采用上述結(jié)構(gòu)，可以以更輕量且廉價(jià)地提供高性能且低耗電量的半導(dǎo)體器件。
另外，本實(shí)施例可以與實(shí)施方式1、實(shí)施方式2、以及實(shí)施例1至4自由地組合來(lái)實(shí)施。
實(shí)施例6在本實(shí)施例中，參考圖12至13E描述用于構(gòu)成本發(fā)明的半導(dǎo)體器件的晶體管。
用于構(gòu)成本發(fā)明的半導(dǎo)體器件的晶體管除了由在單晶襯底上形成的MOS晶體管構(gòu)成以外，還可以由薄膜晶體管(TFT)構(gòu)成。圖12是示出構(gòu)成電路的這種晶體管的截面結(jié)構(gòu)的圖。圖12示出了n溝道型晶體管1821、n溝道型晶體管1822、電容元件1824、電阻元件1825、以及p溝道型晶體管1823。各個(gè)晶體管包括半導(dǎo)體層1805、柵極絕緣層1808、以及柵電極1809。柵電極1809由第1導(dǎo)電層1803和第2導(dǎo)電層1802的疊層結(jié)構(gòu)形成。此外，圖13A、13B、13C、13D和13E是對(duì)應(yīng)于圖12所示的n溝道型晶體管1821、n溝道型晶體管1822、電容元件1824、電阻元件1825和p溝道型晶體管1823的俯視圖，可以同時(shí)參考它們。
在圖12中，在n溝道型晶體管1821中，在溝道長(zhǎng)度方向(載流子流動(dòng)的方向)上，在半導(dǎo)體層1805中形成以雜質(zhì)濃度低于雜質(zhì)區(qū)域1806的摻雜雜質(zhì)的雜質(zhì)區(qū)域1807，所述雜質(zhì)區(qū)域1806在柵電極的兩側(cè)構(gòu)成與布線1804接觸的源極區(qū)域及漏極區(qū)域，也稱(chēng)之為輕摻雜漏區(qū)(LDD)。在構(gòu)成n溝道型晶體管1821的情況下，在雜質(zhì)區(qū)域1806和雜質(zhì)區(qū)域1807中摻雜有磷等作為賦予n型的雜質(zhì)。作為抑制熱電子退化和短溝道效應(yīng)的單元而形成LDD。
如圖13A所示，在n溝道型晶體管1821的柵電極1809中，第1導(dǎo)電層1803是在第2導(dǎo)電層1802的兩側(cè)延伸形成的。在此情況下，第1導(dǎo)電層1803的厚度比第2導(dǎo)電層的厚度薄。第1導(dǎo)電層1803形成為使得在10kV至100kV的電場(chǎng)中加速的離子種可以通過(guò)的厚度。與柵電極1809的第1導(dǎo)電層1803重疊地形成雜質(zhì)區(qū)域1807。即，形成與柵電極1809重疊的LDD區(qū)。采用該結(jié)構(gòu)，在柵電極1809中，使用第2導(dǎo)電層1802作為掩模通過(guò)第1導(dǎo)電層1803添加一個(gè)導(dǎo)電類(lèi)型的雜質(zhì)，從而以自對(duì)準(zhǔn)的方式形成雜質(zhì)區(qū)域1807。換言之，以自對(duì)準(zhǔn)的方式形成與柵電極重疊的LDD。
在兩側(cè)具有LDD的晶體管被應(yīng)用到實(shí)施方式中的構(gòu)成電源電路的整流TFT，或者形成用于邏輯電路的傳輸門(mén)電路(也稱(chēng)為模擬開(kāi)關(guān))的晶體管。由于正電壓和負(fù)電壓都被施加到這種TFT的源極區(qū)域或漏極區(qū)域，所以優(yōu)選在柵電極的兩側(cè)提供LDD。
另外，在利用第2導(dǎo)電層1802形成柵極布線的情況下，可以加工第1導(dǎo)電層1803，以使它們的兩端對(duì)準(zhǔn)。其結(jié)果，可以形成微細(xì)的柵極布線。另外，不必以自對(duì)準(zhǔn)的方式形成與柵電極重疊的LDD。
在圖12中，在n溝道型晶體管1822中，在半導(dǎo)體層1805的柵電極的一側(cè)中形成以雜質(zhì)濃度低于雜質(zhì)區(qū)域1806的摻雜雜質(zhì)的雜質(zhì)區(qū)域1807。如圖13B所示，在n溝道型晶體管1822的柵電極1809中，在第2導(dǎo)電層1802的一側(cè)延伸形成第1導(dǎo)電層1803。在此情況下，也利用第2導(dǎo)電層1802作為掩模通過(guò)第1導(dǎo)電層1803添加一個(gè)導(dǎo)電類(lèi)型的雜質(zhì)，從而以自對(duì)準(zhǔn)的方式形成LDD。
在一側(cè)具有LDD的晶體管可以應(yīng)用于其中在源區(qū)域和漏區(qū)域之間只施加正電壓和負(fù)電壓的一種的晶體管。具體來(lái)說(shuō)，可以應(yīng)用于構(gòu)成諸如反相器電路、NAND電路、NOR電路或鎖存電路的邏輯門(mén)的晶體管，或者構(gòu)成諸如讀出放大器、恒壓生成電路或VCO的模擬電路的晶體管。
在圖12中，在第1導(dǎo)電層1803和半導(dǎo)體層1805之間夾有柵極絕緣層1808而形成電容元件1824。在形成電容元件1824的半導(dǎo)體層1805中，提供有雜質(zhì)區(qū)域1810和雜質(zhì)區(qū)域1811。雜質(zhì)區(qū)域1811被形成在半導(dǎo)體層1805中的與第1導(dǎo)電層1803重疊的位置。另外，雜質(zhì)區(qū)域1810與布線1804接觸。由于雜質(zhì)區(qū)域1811可以通過(guò)第1導(dǎo)電層1803添加一個(gè)導(dǎo)電類(lèi)型的雜質(zhì)，從而可以使包含在雜質(zhì)區(qū)域1810和雜質(zhì)區(qū)域1811中的雜質(zhì)濃度相同或不同。在任何情況下，在電容元件1824中將半導(dǎo)體層1805用作電極，所以優(yōu)選添加一個(gè)導(dǎo)電類(lèi)型的雜質(zhì)以降低其電阻。另外，如圖13C所示，通過(guò)利用第2導(dǎo)電層1802作為輔助電極，可以使第1導(dǎo)電層1803充分地用作電極發(fā)揮作用。像這樣，通過(guò)采用其中組合了第1導(dǎo)電層1803和第2導(dǎo)電層1802的復(fù)合電極結(jié)構(gòu)，可以以自對(duì)準(zhǔn)的方式形成電容元件1824。
電容元件被用作在本實(shí)施方式中的電源電路所具有的存儲(chǔ)電容器或者諧振電路所具有的諧振電容器。特別是，在電容元件的兩個(gè)端子之間施加正電壓和負(fù)電壓，所以無(wú)論這兩個(gè)端子之間的電壓是正還是負(fù)，諧振電容器都要用作電容器發(fā)揮作用。
在圖13D中，電阻元件1825由第1導(dǎo)電層1803形成。由于第1導(dǎo)電層1803以30至150nm左右的厚度形成，從而可以通過(guò)適當(dāng)?shù)卦O(shè)置其寬度和長(zhǎng)度來(lái)構(gòu)成電阻元件。
電阻元件被用作本實(shí)施方式中的調(diào)制/解調(diào)電路所具有的電阻負(fù)載。另外，在有的情況下，還可以用作在使用VCO等控制電流時(shí)的負(fù)載。電阻元件由以高濃度含有雜質(zhì)元素的半導(dǎo)體層或膜厚度薄的金屬層構(gòu)成，即可。與電阻值依賴于膜厚度、膜質(zhì)量、雜質(zhì)濃度、激活率等的半導(dǎo)體層相比，金屬層是優(yōu)選的，因?yàn)槠潆娮柚涤赡ず穸群湍べ|(zhì)量確定，從而不均勻性小。
在圖13E中，p溝道型晶體管1823在半導(dǎo)體層1805中具有雜質(zhì)區(qū)域1812。該雜質(zhì)區(qū)域1812形成與布線1804接觸的源極區(qū)域和漏板區(qū)域。在柵電極1809的結(jié)構(gòu)中，第1導(dǎo)電層1803與第2導(dǎo)電層1802彼此重疊。p溝道型晶體管1823是具有其中不提供LDD的單漏極結(jié)構(gòu)的晶體管。當(dāng)形成p溝道型晶體管1823時(shí)，對(duì)雜質(zhì)區(qū)域1812添加硼等作為賦予p型的雜質(zhì)。另一方面，如果對(duì)雜質(zhì)區(qū)域1812添加磷，則也可以形成單漏極結(jié)構(gòu)的n溝道型晶體管。
可以對(duì)半導(dǎo)體層1805及柵極絕緣層1808的一方或雙方進(jìn)行由微波激發(fā)等離子體的高密度等離子體處理，以進(jìn)行氧化或氮化處理，其中，高密度等離子體處理的條件如下電子溫度為2eV或更低、離子能量為5eV或更低、電子密度為1011至1013/cm3左右。此時(shí)，通過(guò)使襯底溫度設(shè)為300至450℃且在氧化環(huán)境中(O2、N2O等)或氮化環(huán)境中(N2、NH3等)執(zhí)行處理，可以降低半導(dǎo)體層1805和柵極絕緣層1808的界面的缺陷能級(jí)。通過(guò)對(duì)柵極絕緣層1808進(jìn)行該處理，可以使該絕緣層精密化。就是說(shuō)，可以抑制電荷缺陷的生成并且抑制晶體管閾值電壓的變動(dòng)。另外，在以3V或更低的電壓驅(qū)動(dòng)晶體管時(shí)，可以將被所述等離子體處理氧化或氮化的絕緣層適用于柵極絕緣層1808。另外，在晶體管的驅(qū)動(dòng)電壓為3V或更大的情況下，可以組合通過(guò)所述等離子體處理形成在半導(dǎo)體層1805的表面上的絕緣層和通過(guò)CVD法(等離子體CVD法或熱CVD法)淀積的絕緣層，而形成柵極絕緣層1808。此外，同樣地，該絕緣層可以利用于電容元件1824的介電層。此時(shí)，通過(guò)所述等離子體處理形成的絕緣層以1至10nm的厚度形成，而成為精密的膜，所以可以形成具有大充電容量的電容元件。
如參考圖12和圖13A至13E所說(shuō)明，通過(guò)組合具有不同膜厚度的導(dǎo)電層，可以形成具有各種結(jié)構(gòu)的元件。通過(guò)使用由衍射光柵圖形或半透明膜構(gòu)成的具有光強(qiáng)度降低功能的輔助圖形的光掩?；蛑虚g掩模，可以形成只形成有第1導(dǎo)電層的區(qū)域以及層疊有第1導(dǎo)電層和第2導(dǎo)電層的區(qū)域。也就是說(shuō)，在光蝕刻步驟中，當(dāng)曝光光抗蝕劑時(shí)，調(diào)節(jié)光掩模的透過(guò)光量，使得要顯影的抗蝕劑掩模的厚度可變。在此情況下，可以在光掩?；蛑虚g掩模中提供比分辨極限更窄的縫隙，以形成具有上述復(fù)雜形狀的抗蝕劑。另外，在顯像后，可以進(jìn)行大約200℃的烘焙來(lái)使由光抗蝕劑材料形成的掩模圖形變形。
另外，通過(guò)使用由衍射光柵圖形或半透明膜構(gòu)成的具有光強(qiáng)度降低功能的輔助圖形的光掩?；蛑虚g掩模，可以連續(xù)形成只形成有第1導(dǎo)電層的區(qū)域以及層疊有第1導(dǎo)電層和第2導(dǎo)電層的區(qū)域。如圖13A所示，可以選擇性地在半導(dǎo)體層上形成只形成有第1導(dǎo)電層的區(qū)域。這樣的區(qū)域在半導(dǎo)體層上是有效的，但在其它區(qū)域(與柵電極連續(xù)的布線區(qū)域)中并不需要。通過(guò)使用上述光掩?；蛑虚g掩模，在布線部分中不需要制造只有第1導(dǎo)電層的區(qū)域，所以能夠?qū)嶋H上提高布線密度。
在圖12和圖13A至13E的情況下，第1導(dǎo)電層由鎢(W)、鉻(Cr)、鉭(Ta)、氮化鉭(TaN)或鉬(Mo)等的高熔點(diǎn)金屬，或者以高熔點(diǎn)金屬為其主要成分的合金或化合物以30至50nm的厚度形成。另外，第2導(dǎo)電層由鎢(W)、鉻(Cr)、鉭(Ta)、氮化鉭(TaN)或鉬(Mo)等的高熔點(diǎn)金屬、或者以高熔點(diǎn)金屬為其主要成分的合金或化合物以300至600nm的厚度形成。例如，不同的導(dǎo)電材料分別用于第1導(dǎo)電層和第2導(dǎo)電層，使得在之后進(jìn)行的蝕刻步驟中在蝕刻速率方面出現(xiàn)差別。作為一個(gè)例子，TaN可以用于第1導(dǎo)電層，而鎢膜可以用于第2導(dǎo)電層。
本實(shí)施方式示出了，通過(guò)使用由衍射光柵圖形或半透明膜構(gòu)成的具有光強(qiáng)度降低功能的輔助圖形的光掩?；蛑虚g掩模，可以以相同的加工步驟分別形成具有不同電極結(jié)構(gòu)的晶體管、電容元件以及電阻元件。由此，可以根據(jù)電路的特性形成不同方式的元件，而無(wú)須增加步驟數(shù)量且實(shí)現(xiàn)集成化。
通過(guò)采用上述晶體管構(gòu)成半導(dǎo)體器件，可以以更輕量且廉價(jià)地提供高性能且低耗電量的無(wú)線芯片。
本實(shí)施例可以與實(shí)施方式1、實(shí)施方式2、以及實(shí)施例1至5自由地組合來(lái)實(shí)施。
實(shí)施例7在本實(shí)施例中，參考圖14和15描述使用本發(fā)明的半導(dǎo)體器件的系統(tǒng)實(shí)例。在本實(shí)施例中，將描述將無(wú)線芯片用作本發(fā)明的半導(dǎo)體器件且安全性高的個(gè)人計(jì)算機(jī)的用戶認(rèn)證系統(tǒng)。
圖14是本實(shí)施例的用戶認(rèn)證系統(tǒng)的概要圖，其包括個(gè)人計(jì)算機(jī)2001和無(wú)線芯片2002。輸入設(shè)備2003和讀取/寫(xiě)入器2004連接到個(gè)人計(jì)算機(jī)2001。
個(gè)人計(jì)算機(jī)2001和無(wú)線芯片2002都具有用于編碼的公用密鑰2005。具體來(lái)說(shuō)，公用密鑰2005的數(shù)據(jù)分別存儲(chǔ)在個(gè)人計(jì)算機(jī)2001和無(wú)線芯片2002的存儲(chǔ)器中。公用密鑰2005例如是，64至128位的數(shù)據(jù)，其用于編碼原文(編碼之前的數(shù)據(jù))和譯碼編碼后的文本。對(duì)于公用密鑰而言，對(duì)于正式注冊(cè)的每個(gè)用戶形成不同的公用密鑰，而且所有這些公用密鑰都存儲(chǔ)在個(gè)人計(jì)算機(jī)2001中。換言之，個(gè)人計(jì)算機(jī)2001具有對(duì)應(yīng)于正式注冊(cè)用戶數(shù)量的公用密鑰數(shù)量。另一方面，無(wú)線芯片2002被正式注冊(cè)的用戶擁有，并且僅具有該用戶所特定的公用密鑰。必須保存公用密鑰而不讓別人知道。
另外，雖然在本實(shí)施例中描述使用公用密鑰編碼方式(參見(jiàn)ISO/IEC 9798-2 Information technology-Security techniques-Entityauthentication-Part 2Mechanisms using symmetric enciphermentalgorithms)作為編碼方式的情況，但是本發(fā)明還可以應(yīng)用于公開(kāi)密鑰編碼方式(參見(jiàn)ISO/IEC 9798-3 Information technology-Securitytechniques-Entity authentication-Part 3Mechanisms using digitalsignature techniques)等的其他編碼方式。
個(gè)人計(jì)算機(jī)2001具有用于通過(guò)利用公用密鑰2005編碼原文的單元。具體來(lái)說(shuō)，安裝有執(zhí)行編碼算法的軟件。另外，無(wú)線芯片2002具有用于通過(guò)利用公用密鑰2005譯碼編碼后的文本的單元。具體來(lái)說(shuō)，在所述實(shí)施方式所示的運(yùn)算電路中執(zhí)行譯碼算法。
在下文中參考圖15的流程圖描述本實(shí)施例的用戶認(rèn)證系統(tǒng)的利用方法。
首先，使用申請(qǐng)人借助輸入設(shè)備2003輸入個(gè)人計(jì)算機(jī)2001的用戶名及密碼(用戶名輸入2101)。該密碼被正式注冊(cè)的用戶提前注冊(cè)。個(gè)人計(jì)算機(jī)2001根據(jù)輸入的用戶名利用對(duì)應(yīng)的公用密鑰編碼某原文(編碼數(shù)據(jù)制作2102)。這里，原文可以是具有特定含義的數(shù)據(jù)或沒(méi)有含義的數(shù)據(jù)。接著，將編碼后的數(shù)據(jù)從讀取/寫(xiě)入器2004發(fā)送(編碼數(shù)據(jù)發(fā)送2103)。無(wú)線芯片2002接收編碼后的數(shù)據(jù)，并且使用公用密鑰2005譯碼(譯碼處理2104)，然后將譯碼后的數(shù)據(jù)傳送到讀取/寫(xiě)入器(譯碼數(shù)據(jù)發(fā)送2105)。個(gè)人計(jì)算機(jī)2001將譯碼后的數(shù)據(jù)與最初的原文進(jìn)行比較(認(rèn)證2106)，并且僅在它們相互匹配的情況下，確認(rèn)該使用申請(qǐng)者為正式注冊(cè)的用戶而允許使用(通常使用2107)。
在上述的本實(shí)施例的用戶認(rèn)證系統(tǒng)中，知道密碼且不具有無(wú)線芯片則不能使用計(jì)算機(jī)。因此，其安全性比只用密碼的認(rèn)證要高得多。另外，如果用戶攜帶無(wú)線芯片，就可以以與常規(guī)只用密碼的認(rèn)證的相同方式使用個(gè)人計(jì)算機(jī)，所以新的負(fù)擔(dān)很少。
另外，在本實(shí)施例中雖然描述個(gè)人計(jì)算機(jī)的用戶認(rèn)證，然而還可以容易應(yīng)用于能夠僅被正式注冊(cè)的用戶使用的其他系統(tǒng)。例如，本發(fā)明可以容易應(yīng)用于ATM(Automated Teller Machine自動(dòng)提款機(jī))、CD(Cash Dispenser自動(dòng)柜員機(jī))等。
通過(guò)采用上述結(jié)構(gòu)，可以廉價(jià)構(gòu)筑使用本發(fā)明的半導(dǎo)體器件且具有高安全性的用戶認(rèn)證系統(tǒng)。
另外，本實(shí)施例可以與實(shí)施方式1、實(shí)施方式2、以及實(shí)施例1至6自由地組合來(lái)實(shí)施。
實(shí)施例8在本實(shí)施例中，參考圖18A至18D描述安裝在本發(fā)明的半導(dǎo)體器件的天線。作為天線而言，只要在遵循無(wú)線電波法所定的范圍內(nèi)設(shè)定對(duì)應(yīng)于目標(biāo)的尺寸和形狀即可。被發(fā)送和接收的信號(hào)為125kHz、13.56MHz、915MHz、2.45GHz等等，都分別被ISO等標(biāo)準(zhǔn)化。作為具體的天線，可以使用偶板子天線、接線天線、環(huán)形天線、八木天線等。在下文中，將描述連接到無(wú)線芯片的天線的形狀。
圖18A示出了連接有外部天線1602的無(wú)線芯片1601。在圖18A中，在中心部分提供無(wú)線芯片1601，而且天線1602連接到無(wú)線芯片1601的連接端子。天線1602彎曲成矩形，以便確保天線的長(zhǎng)度。
圖18B示出了在無(wú)線芯片1601的一端一側(cè)的連接端子上提供有外部天線1603的方式。天線1603彎曲成矩形，以便確保天線的長(zhǎng)度。
圖18C示出了在無(wú)線芯片1601的兩端上提供有彎曲成矩形的外部天線1604的方式。
圖18D示出了在無(wú)線芯片1601的兩端上提供有直線外部天線1605的方式。
像這樣，根據(jù)無(wú)線芯片的結(jié)構(gòu)、偏振波或用途來(lái)選擇天線的形狀即可。由此，如果使用偶極子天線，則可以使用折疊式偶極子天線。如果使用環(huán)形天線，則可以使用圓形環(huán)形天線或方形環(huán)形天線。如果使用接線天線，則可以使用圓形接線天線或方形接線天線。
在使用接線天線的情況下，采用使用陶瓷等的電介質(zhì)材料的天線即可。通過(guò)提高用于接線天線的襯底的電介質(zhì)材料的介電常數(shù)，可以使天線小型化。另外，在使用接線天線的情況下，由于該接線天線具有高機(jī)械強(qiáng)度，從而可反復(fù)使用。
接線天線的電介質(zhì)材料可以由陶瓷、有機(jī)樹(shù)脂、或陶瓷和有機(jī)樹(shù)脂的混合物等形成。作為陶瓷的代表例子，可以舉出氧化鋁、玻璃、鎂橄欖石等。而且，還可以將多種陶瓷混合而使用。此外，為了獲得高的介電常數(shù)，電介質(zhì)層優(yōu)選由強(qiáng)電介質(zhì)材料形成。作為強(qiáng)電介質(zhì)材料的代表例子，可以舉出鈦酸鋇(BaTiO3)、鈦酸鉛(PbTiO3)、鈦酸鍶(SrTiO3)、鋯酸鉛(PbZrO3)、鈮酸鋰(LiNbO3)、鋯鈦酸鉛(PZT)等。而且，可以將多種強(qiáng)電介質(zhì)材料混合而使用。
將上述實(shí)施方式及實(shí)施例中所示的結(jié)構(gòu)可以應(yīng)用于無(wú)線芯片1601。
采用了上述結(jié)構(gòu)，就可以提供高性能的半導(dǎo)體器件。
另外，本實(shí)施例可以與實(shí)施方式1、實(shí)施方式2、以及實(shí)施例1至7自由地組合來(lái)實(shí)施。
實(shí)施例9在本實(shí)施例中，參考圖4A至4C描述安裝在本發(fā)明的半導(dǎo)體器件中的天線，該天線具有與實(shí)施例8中所說(shuō)明的例子不同的結(jié)構(gòu)。圖4A至4C示出半導(dǎo)體器件的電路圖及布局，所述半導(dǎo)體器件由本實(shí)施例中的無(wú)線芯片、第1天線、第2天線、第3天線、以及電容器構(gòu)成。
圖4A為本實(shí)施例的半導(dǎo)體器件的電路圖。圖4A所示的半導(dǎo)體器件具有無(wú)線芯片401、安裝在無(wú)線芯片401中的第1天線(內(nèi)側(cè)天線)402、第2天線403、第3天線404、以及電容器405。外側(cè)天線406由第2天線403、第3天線404、以及電容器405構(gòu)成。
第3天線404接收來(lái)自讀取/寫(xiě)入器的通信信號(hào)，則在第3天線404中產(chǎn)生由于電磁感應(yīng)導(dǎo)致的感應(yīng)電動(dòng)勢(shì)。因?yàn)樵摳袘?yīng)電動(dòng)勢(shì)，從第2天線403產(chǎn)生感應(yīng)場(chǎng)。通過(guò)由第1天線402接收該感應(yīng)場(chǎng)，在第1天線402中會(huì)產(chǎn)生由于電磁感應(yīng)導(dǎo)致的感應(yīng)電動(dòng)勢(shì)。
這里，通過(guò)使第3天線404的感應(yīng)系數(shù)為大，可以將第1天線402所接收的感應(yīng)場(chǎng)變大。即，如果第1天線402的感應(yīng)系數(shù)小，也可以供給為了使無(wú)線芯片401工作充分的感應(yīng)電場(chǎng)。在將第1天線402為片上天線的情況下，因?yàn)闊o(wú)線芯片401的面積小，所以不能使感應(yīng)系數(shù)很大。因此，在僅僅使用第1天線402的情況下，不容易延長(zhǎng)無(wú)線芯片401的通信距離。然而，通過(guò)采用本實(shí)施例所示的結(jié)構(gòu)，即使在使用片上天線的無(wú)線芯片時(shí)，也可以延長(zhǎng)通信距離。
圖4B為本實(shí)施例的半導(dǎo)體器件的天線布局的第1個(gè)例子。圖4B為在第3天線404的外部形成第2天線403的例子。第1透孔407和第2透孔408彼此電連接，而外側(cè)天線由第2天線403、第3天線404、以及電容器405形成。對(duì)于電容器405可以使用片狀電容器、薄膜電容器等。如果采用了如圖4B那樣的布局，可以形成寬度小的天線，所以當(dāng)提供具有寬度小的形狀的半導(dǎo)體器件時(shí)很有效。
圖4C為本實(shí)施例中的半導(dǎo)體器件的天線布局的第2個(gè)例子。圖4C為在第3天線404內(nèi)部形成第2天線403的例子。第1透孔409和第2透孔410彼此電連接，而外側(cè)天線由第2天線403、第3天線404、以及電容器405形成。對(duì)于電容器405可以使用片狀電容器、薄膜電容器等。如果采用了如圖4C那樣的布局，可以形成寬度小的天線，所以當(dāng)提供具有寬度小的形狀的半導(dǎo)體器件時(shí)很有效。
通過(guò)采用如上所述的結(jié)構(gòu)，就可以提供延伸了通信距離且具有高性能的半導(dǎo)體器件。
另外，本實(shí)施例可以與實(shí)施方式1、實(shí)施方式2、以及實(shí)施例1至8自由地組合來(lái)實(shí)施。
實(shí)施例10在本實(shí)施例中，參考圖19描述使本發(fā)明的半導(dǎo)體器件具有三維的多層疊層結(jié)構(gòu)的例子。
在圖19中，形成在不同襯底上的集成電路520a、集成電路520b、集成電路520c從各個(gè)襯底被剝離，并且由絕緣層510a及絕緣層510b貼合在一起。將所述實(shí)施方式及實(shí)施例中所示的本發(fā)明的非易失性存儲(chǔ)器用于要層疊的集成電路，并且在本實(shí)施例中，使用非易失性存儲(chǔ)器作為集成電路520a。圖19中的多層結(jié)構(gòu)的半導(dǎo)體器件具有絕緣層501、502、503、504、505、506、507和508；布線層531 a、531b、532a和532b；以及存儲(chǔ)元件530。在襯底500上的具有晶體管的集成電路520a與在絕緣層504上的具有晶體管的集成電路520b由絕緣層510a彼此貼合，與此同樣，集成電路520b與在絕緣層506上的具有晶體管的集成電路520c由絕緣層510b彼此貼合，以形成多層疊層結(jié)構(gòu)的半導(dǎo)體器件。
下面將描述貼合步驟。通過(guò)旋轉(zhuǎn)涂敷法或液滴噴射法將液狀(具有流動(dòng)性的)絕緣材料附著在集成電路520a上，趁沒(méi)有失去流動(dòng)性貼合通過(guò)剝離步驟從襯底剝離的集成電路520b。之后，通過(guò)干燥使絕緣材料固化，以形成絕緣層510a。因此，使用絕緣層510a作為粘接層，集成電路520a及集成電路520b彼此粘附。與此相同，將具有流動(dòng)性的絕緣材料附著在集成電路520b上，趁沒(méi)有失去流動(dòng)性貼合通過(guò)剝離步驟從襯底剝離的集成電路520c。在干燥之后，形成集成電路520a、絕緣層510a、集成電路520b、絕緣層510b、以及集成電路520c的疊層。作為絕緣層510a和絕緣層510b，可以使用聚酰亞胺、丙烯、聚酰胺、聚酰亞胺酰胺、抗蝕劑、苯并環(huán)丁烯、或硅氧烷等。另外，在本實(shí)施例中，使用硅氧烷樹(shù)脂。當(dāng)將具有流動(dòng)性的絕緣材料用于絕緣層510a和絕緣層510b時(shí)，該絕緣材料優(yōu)選具有較高的粘合性，并且為與集成電路的密著性高的絕緣材料。如本實(shí)施例那樣，通過(guò)將絕緣層用于粘接集成電路和集成電路的粘接層，無(wú)須另外形成用于貼合的粘接層，以可以使步驟簡(jiǎn)單化。
接下來(lái)，在構(gòu)成疊層結(jié)構(gòu)的絕緣層中形成開(kāi)口，將集成電路520a、集成電路520b、以及集成電路520c彼此電連接。接著與提供在絕緣層505上的布線層532a及提供在絕緣層502上的布線層531a接觸地形成布線層550a，并且與提供在絕緣層505上的布線層532b及提供在絕緣層502上的布線層531b接觸地形成布線層550b。在形成于絕緣層503、504、505、506、以及507中且使布線層531a及布線層532a露出的開(kāi)口中形成布線層550a。與此相同，在形成于絕緣層503、504、505、506、以及507中且使布線層531b及布線層532b露出的開(kāi)口中形成布線層550b。布線層550a與布線層531a及布線層532a電連接，而布線層550b與布線層531b及布線層532b電連接。
通過(guò)上述步驟，可以制造多層結(jié)構(gòu)的半導(dǎo)體器件，其中具有中間夾著絕緣層貼合集成電路而成的疊層結(jié)構(gòu)并且各個(gè)層的集成電路彼此電連接。
本實(shí)施例可以與實(shí)施方式1、實(shí)施方式2、以及實(shí)施例1至9自由地組合來(lái)實(shí)施。
實(shí)施例11在本實(shí)施例中，描述作為本發(fā)明的非易失性存儲(chǔ)器的例子形成掩模ROM的實(shí)例。
掩模ROM由多個(gè)晶體管及電子元件形成，并且構(gòu)成掩模ROM的晶體管及電子元件通過(guò)光刻法形成。此時(shí)，根據(jù)是否開(kāi)連接到電子元件的一方端子(例如圖2中的電氣元件109)的用于布線的接觸孔，可以寫(xiě)入數(shù)據(jù)，例如，可以在開(kāi)接觸孔時(shí)將1(接通)的數(shù)據(jù)(信息)，而在不開(kāi)接觸孔時(shí)將0(斷開(kāi))的數(shù)據(jù)(信息)寫(xiě)入到存儲(chǔ)單元中。
在曝光光抗蝕劑的步驟中，使用分檔器等的曝光裝置且通過(guò)分度線(光掩模)在進(jìn)行曝光步驟之前或之后將電子束或激光照射到開(kāi)上述接觸孔的區(qū)域上的光抗蝕劑。之后，接通常方式進(jìn)行顯影、蝕刻、使用光抗蝕劑的剝離等的步驟。這樣做，只要僅選擇電子束或激光的照射區(qū)域而不交換分度線(光掩模)，就可以分別制造開(kāi)口上述接觸孔的圖形和沒(méi)有上述接觸孔的圖形。即，通過(guò)選擇電子束或激光的照射區(qū)域，當(dāng)制造半導(dǎo)體器件時(shí)，可以制造在各個(gè)半導(dǎo)體器件中寫(xiě)入了不同數(shù)據(jù)的掩模ROM。
通過(guò)使用這種掩模ROM，當(dāng)制造半導(dǎo)體器件時(shí)可以形成每個(gè)半導(dǎo)體器件的唯一標(biāo)識(shí)符(UIDUnique Identifier)等。再者，本實(shí)施例中的半導(dǎo)體器件還具有可以追加寫(xiě)入的存儲(chǔ)器，所以在制造半導(dǎo)體器件之后，也可以寫(xiě)入數(shù)據(jù)。
本實(shí)施例可以與實(shí)施方式1、實(shí)施方式2、以及實(shí)施例1至10自由地組合來(lái)實(shí)施。
本說(shuō)明書(shū)根據(jù)2005年12月27日在日本專(zhuān)利局受理的日本專(zhuān)利申請(qǐng)編號(hào)2005-375564而制作，所述申請(qǐng)內(nèi)容包括在本說(shuō)明書(shū)中。
權(quán)利要求
1.一種半導(dǎo)體器件，包括含有存儲(chǔ)元件的非易失性存儲(chǔ)器，該存儲(chǔ)元件包括電氣元件；電連接到所述電氣元件的復(fù)位元件；以及電連接到所述復(fù)位元件及所述電氣元件的鎖存元件，其中信息由所述復(fù)位元件存儲(chǔ)在所述鎖存元件中，并且所述信息取決于所述電氣元件電導(dǎo)通或電絕緣。
2.根據(jù)權(quán)利要求1的半導(dǎo)體器件，其中所述電氣元件通過(guò)激光描畫(huà)被切斷而電絕緣。
3.根據(jù)權(quán)利要求1的半導(dǎo)體器件，其中通過(guò)對(duì)所述電氣元件施加過(guò)電流而使它損壞，以電絕緣。
4.根據(jù)權(quán)利要求1的半導(dǎo)體器件，其中所述電氣元件包括第1二極管及第2二極管，并且通過(guò)對(duì)所述第1二極管及所述第2二極管中的至少一個(gè)施加過(guò)電流而使它損壞，以電導(dǎo)通。
5.根據(jù)權(quán)利要求1的半導(dǎo)體器件，其中所述電氣元件為根據(jù)相變化改變其電阻值的相變存儲(chǔ)器。
6.根據(jù)權(quán)利要求1的半導(dǎo)體器件，其中所述電氣元件為具有浮動(dòng)?xùn)艠O的非易失性存儲(chǔ)晶體管。
7.根據(jù)權(quán)利要求1的半導(dǎo)體器件，其中所述電氣元件為具有MONOS結(jié)構(gòu)的存儲(chǔ)晶體管。
8.根據(jù)權(quán)利要求1的半導(dǎo)體器件，其中所述復(fù)位元件或所述鎖存元件包括薄膜晶體管，該薄膜晶體管包括半導(dǎo)體薄膜作為激活層，并且所述半導(dǎo)體薄膜形成在具有絕緣表面的襯底上。
9.根據(jù)權(quán)利要求8的半導(dǎo)體器件，其中所述具有絕緣表面的襯底為選自玻璃襯底、石英襯底、塑料襯底、以及SOI襯底中的任何一種。
10.一種半導(dǎo)體器件，包括含有存儲(chǔ)元件的非易失性存儲(chǔ)器，該存儲(chǔ)元件，包括復(fù)位元件；電氣元件；以及鎖存元件，其中所述復(fù)位元件的第1端子電連接到第1布線，所述電氣元件的第1端子電連接到第2布線，所述復(fù)位元件的第2端子電連接到所述電氣元件的第2端子及第3布線，并且所述鎖存元件的第1和第2端子電連接到所述第3布線。
11.根據(jù)權(quán)利要求10的半導(dǎo)體器件，其中所述電氣元件通過(guò)激光描畫(huà)被切斷而電絕緣。
12.根據(jù)權(quán)利要求10的半導(dǎo)體器件，其中通過(guò)對(duì)所述電氣元件施加過(guò)電流而使它損壞，以電絕緣。
13.根據(jù)權(quán)利要求10的半導(dǎo)體器件，其中所述電氣元件包括第1二極管及第2二極管，并且通過(guò)對(duì)所述第1二極管及所述第2二極管中的至少一個(gè)施加過(guò)電流而使它損壞，以電導(dǎo)通。
14.根據(jù)權(quán)利要求10的半導(dǎo)體器件，其中所述電氣元件為根據(jù)相變化改變其電阻值的相變存儲(chǔ)器。
15.根據(jù)權(quán)利要求10的半導(dǎo)體器件，其中所述電氣元件為具有浮動(dòng)?xùn)艠O的非易失性存儲(chǔ)晶體管。
16.根據(jù)權(quán)利要求10的半導(dǎo)體器件，其中所述電氣元件為具有MONOS結(jié)構(gòu)的存儲(chǔ)晶體管。
17.根據(jù)權(quán)利要求10的半導(dǎo)體器件，其中所述復(fù)位元件或所述鎖存元件包括薄膜晶體管，該薄膜晶體管包括半導(dǎo)體薄膜作為激活層，并且所述半導(dǎo)體薄膜形成在具有絕緣表面的襯底上。
18.根據(jù)權(quán)利要求17的半導(dǎo)體器件，其中所述具有絕緣表面的襯底為選自玻璃襯底、石英襯底、塑料襯底、以及SOI襯底中的任何一種。
19.一種半導(dǎo)體器件，包括含有存儲(chǔ)元件的非易失性存儲(chǔ)器，該存儲(chǔ)元件，包括復(fù)位元件；電連接到所述復(fù)位元件的電氣元件；第1反相器；以及第2反相器，其中所述復(fù)位元件的端子電連接到第1布線，所述電氣元件的端子電連接到所述第1布線，所述第1反相器的輸入端子電連接到所述第1布線，所述第1反相器的輸出端于電連接到所述第2反相器的輸入端子，并且所述第2反相器的輸出端子電連接到所述第1布線。
20.根據(jù)權(quán)利要求19的半導(dǎo)體器件，其中所述電氣元件通過(guò)激光描畫(huà)被切斷而電絕緣。
21.根據(jù)權(quán)利要求19的半導(dǎo)體器件，其中通過(guò)對(duì)所述電氣元件施加過(guò)電流而使它損壞，以電絕緣。
22.根據(jù)權(quán)利要求19的半導(dǎo)體器件，其中所述電氣元件包括第1二極管及第2二極管，并且通過(guò)對(duì)所述第1二極管及所述第2二極管中的至少一個(gè)施加過(guò)電流而使它損壞，以電導(dǎo)通。
23.根據(jù)權(quán)利要求19的半導(dǎo)體器件，其中所述電氣元件為根據(jù)相變化改變其電阻值的相變存儲(chǔ)器。
24.根據(jù)權(quán)利要求19的半導(dǎo)體器件，其中所述電氣元件為具有浮動(dòng)?xùn)艠O的非易失性存儲(chǔ)晶體管。
25.根據(jù)權(quán)利要求19的半導(dǎo)體器件，其中所述電氣元件為具有MONOS結(jié)構(gòu)的存儲(chǔ)晶體管。
26.根據(jù)權(quán)利要求19的半導(dǎo)體器件，其中所述復(fù)位元件或所述鎖存元件包括薄膜晶體管，該薄膜晶體管包括半導(dǎo)體薄膜作為激活層，并且所述半導(dǎo)體薄膜形成在具有絕緣表面的襯底上。
27.根據(jù)權(quán)利要求26的半導(dǎo)體器件，其中所述具有絕緣表面的襯底為選自玻璃襯底、石英襯底、塑料襯底、以及SOI襯底中的任何一種。
全文摘要
通過(guò)輸入地址信號(hào)等，并且使用讀出放大器等來(lái)讀出存儲(chǔ)在安裝于半導(dǎo)體器件的非易失性存儲(chǔ)器中的信息。此時(shí)，由于需要預(yù)定的時(shí)間，所以設(shè)計(jì)考慮了其延遲的半導(dǎo)體器件是必要的。此外，讀出放大器的消耗電流很大。而且，因?yàn)樽x出位數(shù)被設(shè)定，所以在僅讀出一位時(shí)也要讀出其他不必要的信息。在本發(fā)明中，非易失性存儲(chǔ)器由存儲(chǔ)元件構(gòu)成，該存儲(chǔ)元件由具有電導(dǎo)通或電絕緣的單元的電氣元件、復(fù)位元件、以及鎖存元件構(gòu)成。當(dāng)復(fù)位無(wú)線芯片時(shí)，根據(jù)電氣元件電絕緣或電導(dǎo)通，存儲(chǔ)元件將不同信息存儲(chǔ)在鎖存元件中。通過(guò)采用這種結(jié)構(gòu)，可以廉價(jià)地提供安裝有非易失性存儲(chǔ)器的低耗電量的無(wú)線芯片。
文檔編號(hào)G06K19/077GK1992080SQ200610156248
公開(kāi)日2007年7月4日 申請(qǐng)日期2006年12月27日 優(yōu)先權(quán)日2005年12月27日
發(fā)明者黑川義元 申請(qǐng)人:株式會(huì)社半導(dǎo)體能源研究所