專利名稱：用于提供存儲器定序提示的存儲器集線器和方法
技術(shù)領(lǐng)域：
本發(fā)明涉及計算機(jī)系統(tǒng)，具體而言，涉及一種具有存儲器集線器 的計算機(jī)系統(tǒng)，所述存儲器集線器用于把若干個存儲器設(shè)備耦合至處 理器或者其它存儲器訪問設(shè)備。
背景技術(shù)：
計算機(jī)系統(tǒng)使用諸如動態(tài)隨機(jī)訪問存儲器("DRAM")設(shè)備之類 的存儲器設(shè)備來存儲可由處理器訪問的數(shù)據(jù)。這些存儲器設(shè)備通常用 作計算機(jī)系統(tǒng)中的系統(tǒng)存儲器。在典型的計算機(jī)系統(tǒng)中，處理器通過 處理器總線和存儲器控制器與系統(tǒng)存儲器通信。處理器發(fā)布存儲器請 求，其包括諸如讀命令之類的存儲器命令，以及用于指定要從中讀取 數(shù)據(jù)或者指令的位置的地址。存儲器控制器使用命令和地址來生成適 當(dāng)?shù)拿钚盘栆约靶械刂泛土械刂罚@些信號和地址被應(yīng)用于系統(tǒng)存 儲器。響應(yīng)于所述命令和地址，數(shù)據(jù)得以在系統(tǒng)存儲器和處理器之間 轉(zhuǎn)送。存儲器控制器通常是系統(tǒng)控制器的一部分，其還包括總線橋接 電路，用于把處理器總線耦合至擴(kuò)展總線，所述擴(kuò)展總線諸如是PCI 總線。
雖然存儲器設(shè)備的運行速度已經(jīng)不斷地增加，但是運行速度方面 的這種增加無法跟上處理器運行速度的增加。用于耦合處理器至存儲 器設(shè)備的存儲器控制器的運行速度甚至增加地更優(yōu)。相對低速的存儲器控制器和存儲器設(shè)備限制了處理器和存儲器設(shè)備之間的數(shù)據(jù)帶寬。 除了處理器和存儲器設(shè)備之間的帶寬受限以外，計算機(jī)系統(tǒng)的性 能也因等待時間問題而受到限制，所述等待時間問題增加了從系統(tǒng)存 儲器設(shè)備讀取數(shù)據(jù)所需要的時間。更具體地說，當(dāng)把存儲器設(shè)備讀命
令耦合至諸如同步DRAM( "SDRAM")設(shè)備之類的系統(tǒng)存儲器設(shè)備 時，只能在延遲若千個時鐘周期以后再從SDRAM設(shè)備輸出所讀取的 數(shù)據(jù)。因此，雖然SDRAM設(shè)備能夠以高數(shù)據(jù)率同步輸出突發(fā)數(shù)據(jù)； 但是最初提供數(shù)據(jù)時的延遲會明顯減緩使用這種SDRAM設(shè)備的計 算機(jī)系統(tǒng)的運行速度。
用于緩和存儲器等待時間問題的一種方法是使用通過存儲器集 線器耦合至處理器的多個存儲器設(shè)備。在存儲器集線器體系結(jié)構(gòu)中， 把系統(tǒng)控制器或者存儲器控制器耦合至若干個存儲器模塊，每個存儲 器模塊均包括一個耦合至若干個存儲器設(shè)備的存儲器集線器。存儲器 集線器在控制器和存儲器設(shè)備之間有效地路由存儲器請求和響應(yīng)。采 用這種體系結(jié)構(gòu)的計算機(jī)系統(tǒng)可以具有更高的帶寬，這是因為處理器 可以訪問一個存儲器設(shè)備，同時另一存儲器設(shè)備可以響應(yīng)先前的存儲 器訪問。例如，處理器可以向系統(tǒng)中的存儲器設(shè)備之一輸出寫數(shù)據(jù)， 同時系統(tǒng)中的另一存儲器設(shè)備可以準(zhǔn)備向處理器提供讀取的數(shù)據(jù)。
雖然使用存儲器集線器的計算機(jī)系統(tǒng)可以提供優(yōu)越的性能，但是 由于多種原因，它們?nèi)詿o法以最佳速度來運行。例如，即便存儲器集 線器可以向計算機(jī)系統(tǒng)提供更大的存儲器帶寬，但是它們?nèi)允艿缴鲜?類型的等待時間問題的影響。更具體地說，雖然處理器可以與一個存 儲器設(shè)備通信，同時另一存儲器設(shè)備在準(zhǔn)備轉(zhuǎn)送數(shù)據(jù)，但是在來自一 個存儲器設(shè)備的數(shù)據(jù)可以被使用之前，有時還必需從另一個存儲器設(shè) 備中接收數(shù)據(jù)。如果從一個存儲器設(shè)備中接收的數(shù)據(jù)可以被使用以前 必須從另一個存儲器設(shè)備接收數(shù)據(jù)，則等待時間問題會進(jìn)一步減緩這 種計算機(jī)系統(tǒng)的運行速度。
已經(jīng)用于降低存儲器設(shè)備中的等待時間的一種技術(shù)是在執(zhí)行的
程序請求數(shù)據(jù)之前，從系統(tǒng)存儲器中預(yù)取數(shù)據(jù)，即，讀數(shù)據(jù)。通常， 待預(yù)取的數(shù)據(jù)是根據(jù)先前取出的數(shù)據(jù)的模式來選擇的。所述模式可以像地址序列那樣簡單，從地址序列中可以取出數(shù)據(jù)，由此在所執(zhí)行的 程序需要數(shù)據(jù)之前，能夠從序列中的后續(xù)地址中取出該數(shù)據(jù)。當(dāng)然， 所述模式(也稱為"跨距")也可以更加復(fù)雜。
此外，即便存儲器集線器可以向計算機(jī)系統(tǒng)提供更大的存儲器帶 寬，但是它們?nèi)允艿酵掏铝繂栴}的影響。例如，在從存儲單元的特定 行中讀取數(shù)據(jù)以前，通常，通過均衡陣列中的數(shù)位線來對陣列中的數(shù) 位線預(yù)充電。然后，通過把所述行中的存儲單元耦合至各個列中的數(shù) 位線來打開所述特定行。然后，耦合在每一列中的數(shù)位線之間的各個 讀出放大器響應(yīng)對應(yīng)于各個存儲單元中所存儲的數(shù)據(jù)的電壓變化。一 旦已經(jīng)打開所述行，就可以通過耦合數(shù)位線來把數(shù)據(jù)從打開行的每一 列耦合至數(shù)據(jù)讀取通路。因此，打開一個行(也稱為頁)只耗費有限的 時間量，并且對存儲器吞吐量進(jìn)行限制。
最后，是否預(yù)取數(shù)據(jù)(以及要預(yù)取哪些數(shù)據(jù))、是否預(yù)充電或者打 開一個行，以及是否高速緩存所訪問的數(shù)據(jù)的最佳判定可以隨時間而 改變，并且可以作為耦合至存儲器集線器的處理器所執(zhí)行的應(yīng)用程序 的功能而改變。
因此，需要這樣一種計算機(jī)體系結(jié)構(gòu)，其提供存儲器集線器體系 結(jié)構(gòu)的優(yōu)勢，并且還最小化這種系統(tǒng)中普遍存在的等待時間和/或吞 吐量問題，從而提供具有高帶寬、高吞吐量和低等待時間的存儲器設(shè) 備。人們還期望，這種系統(tǒng)允許存儲器集線器的操作隨時間而改變。

發(fā)明內(nèi)容
根據(jù)本發(fā)明的一個方面，提供了包括多個存儲器設(shè)備和一個存儲 器集線器的存儲器模塊和方法。所述存儲器集線器包含鏈路接口，諸 如光學(xué)輸入/輸出端口 ，其接收用于訪問所述存儲器設(shè)備中的至少一 個中的存儲單元的存儲器請求。所述存儲器集線器還包含耦合至所述 存儲器設(shè)備的存儲器設(shè)備接口 ，所述存儲器設(shè)備接口用于把存儲器請 求耦合至存儲器設(shè)備，以便訪問所述存儲器設(shè)備中的至少一個中的存 儲單元，并且用于響應(yīng)于所述存儲器請求中的至少一些來接收讀數(shù) 據(jù)。所述存儲器集線器還被耦合至系統(tǒng)控制器，所述系統(tǒng)控制器用于生成存儲器提示。所述存儲器集線器還包含耦合至所述鏈路接口和存 儲器設(shè)備接口的存儲器定序器。所述存儲器定序器用于響應(yīng)于從所述 鏈路接口接收的存儲器請求來把存儲器請求耦合至存儲器設(shè)備接口。 所述存儲器定序器還用于響應(yīng)于存儲器提示來動態(tài)調(diào)整可操作性。


圖1是根據(jù)本發(fā)明一個示例的計算機(jī)系統(tǒng)的方框圖，其中多個存 儲器模塊的每一個中均包括存儲器集線器。
圖2是根據(jù)本發(fā)明示例的用于圖1的計算機(jī)系統(tǒng)的存儲器集線器 的方框圖。
圖3是根據(jù)本發(fā)明一個示例的寫命令分組的示意圖。 圖4是根據(jù)本發(fā)明一個示例的讀命令分組的示意圖。 圖5是根據(jù)本發(fā)明示例的用于圖1的計算機(jī)系統(tǒng)的存儲器集線器 的方框圖。
具體實施例方式
圖1中示出了根據(jù)本發(fā)明一個示例的計算機(jī)系統(tǒng)100。計算機(jī)系 統(tǒng)100包括處理器104，用于執(zhí)行各種計算功能，諸如運行特定軟件 以執(zhí)行特定計算或者任務(wù)。處理器104包括處理器總線106，其通常 包括地址總線、控制總線和數(shù)據(jù)總線。處理器總線106通常耦合至高 速緩存108，正如前面提到的那樣，高速緩存108通常是靜態(tài)隨機(jī)訪 問存儲器("SRAM")。最后，處理器總線106耦合至系統(tǒng)控制器110， 其有時還被稱為"北橋"或者"存儲器控制器"。
系統(tǒng)控制器110作為處理器104與各種其他部件的通信通路。更 具體地說，系統(tǒng)控制器IIO包括圖形端口，圖形端口通常耦合至圖形 控制器112，圖形控制器112又耦合至視頻終端114。系統(tǒng)控制器110 還耦合至一個或多個輸入設(shè)備118，諸如鍵盤或者鼠標(biāo)，以便允許操 作者與計算機(jī)系統(tǒng)IOO進(jìn)行接口。通常，計算機(jī)系統(tǒng)IOO還包括一個 或多個輸出設(shè)備120,諸如打印機(jī)，其經(jīng)由系統(tǒng)控制器110耦合至處 理器104。 一個或多個數(shù)據(jù)存儲設(shè)備124也通常經(jīng)由系統(tǒng)控制器110耦合至處理器104，以允許處理器104存儲數(shù)據(jù)或者從內(nèi)部或外部存 儲介質(zhì)(未示出)中檢索數(shù)據(jù)。典型的存儲設(shè)備124的示例包括硬盤和 軟盤、盒式磁帶和光盤只讀存儲器(CD-ROM)。
系統(tǒng)控制器110耦合至若干個存儲器模塊130a,b…n,這些存儲器 模塊充當(dāng)計算機(jī)系統(tǒng)100的系統(tǒng)存儲器。存儲器模塊130最好經(jīng)由高 速鏈路134耦合至系統(tǒng)控制器110，高速鏈路134可以是光學(xué)或者電 學(xué)通信通路，或者可以是其它類型的通信通路。高速鏈路134可以是 雙向鏈路，或者它可以包括兩個獨立的雙向鏈路，其中之一用于把來 自系統(tǒng)控制器110的信號耦合至存儲器模塊130，另一條用于把來自 存儲器模塊130的信號耦合至系統(tǒng)控制器110。在高速鏈路134實現(xiàn) 為光學(xué)通信通路的情況下，光學(xué)通信通路例如可以具有一條或多條光 纖的形式。在此情況下，系統(tǒng)控制器110和存儲器模塊將包括耦合至 光學(xué)通信通路的光學(xué)輸入/輸出端口或者獨立的輸入和輸出端口。所 示出的存儲器模塊130按照點對點耦合布局方式耦合至系統(tǒng)控制器 110，其中使用獨立的高速鏈路134段來把每一個存儲器模塊130相 互耦合或者將它們耦合至系統(tǒng)控制器110。然而，可以理解的是，還 可以使用其他拓?fù)浣Y(jié)構(gòu)，諸如多點布局，其中把單個高速鏈路(未示 出)耦合至所有存儲器模塊130。還可以使用交換拓?fù)浣Y(jié)構(gòu)，其中系統(tǒng) 控制器110經(jīng)由交換機(jī)(未示出)被選擇性地耦合至每個存儲器模塊 130。對于本領(lǐng)域普通技術(shù)人員來說顯而易見的是，還可以使用其它 拓?fù)浣Y(jié)構(gòu)。
高速鏈路134充當(dāng)用于在系統(tǒng)控制器110和存儲器模塊之間傳送 命令、地址和數(shù)據(jù)信號的通路?？梢约俣ㄋ雒睢⒌刂泛蛿?shù)據(jù)信號 具有各種格式。然而，在圖1中所示的實施例中，所述命令、地址和 寫數(shù)據(jù)信號全部被嵌入在存儲器分組中，所述存儲器分組從系統(tǒng)控制 器IOO被發(fā)送至存儲器模塊130。包含讀數(shù)據(jù)信號的存儲器分組被嵌 入在從存儲器模塊130耦合至系統(tǒng)控制器110的分組中。
每個存儲器模塊130均包括存儲器集線器140，用于控制對32 個存儲器設(shè)備148的訪問，在圖1所示的例子中，所述存儲器設(shè)備是 同步動態(tài)隨機(jī)訪問存儲器("SDRAM")設(shè)備。然而，還可以使用更少或者更多的存儲器設(shè)備148，并且當(dāng)然還可以使用不同于SDRAM 設(shè)備的存儲器設(shè)備。在圖1所示的示例中，存儲器集線器140在髙速 鏈路134上的4條獨立的存儲器通道149上通信。在此例子中，雖然 在圖1中未示出，但是提供了均用于從一個存儲器通道149接收數(shù)據(jù) 的4個存儲器集線器控制器128。然而，還可以使用更少或更多的存 儲器通道149。把存儲器集線器140經(jīng)由總線系統(tǒng)150耦合至每個系 統(tǒng)存儲器設(shè)備148，所述總線系統(tǒng)通常包括控制總線、地址總線和數(shù) 據(jù)總線。
圖2中示出了根據(jù)本發(fā)明實施例的存儲器集線器200。存儲器集 線器200可以被圖1的存儲器集線器140所代替。圖2中所示的存儲 器集線器200被耦合至四個存儲器設(shè)備240a-d，在本示例中，所述存 儲器設(shè)備是傳統(tǒng)的SDRAM設(shè)備。在可替代的實施例中，存儲器集線 器200耦合至四個不同的存儲器設(shè)備庫，而不僅僅是四個不同的存儲 器設(shè)備240a-d，每個庫通常具有多個存儲器設(shè)備。然而，出于提供示 例的目的，當(dāng)前的描述將參照耦合至四個存儲器設(shè)備240a-d的存儲 器集線器200做出?？梢岳斫獾氖牵瑢Υ鎯ζ骷€器200進(jìn)行必要的
修改以便容納多個存儲器庫在本領(lǐng)域普通技術(shù)人員的知識范圍內(nèi)。
存儲器集線器200中還包括有鏈路接口 210a-d和212a-d，用于 把其上具有存儲器集線器200的存儲器模塊分別耦合至第一高速數(shù) 據(jù)鏈路220和第二高速數(shù)據(jù)鏈路222。如先前針對圖1所論述的那樣， 高速數(shù)據(jù)鏈路220、 222可以使用光學(xué)或電學(xué)通信通路或者其它類型 的通信通路來實現(xiàn)。鏈路接口 210a-d、 212a-d是傳統(tǒng)的，并且包括用 來轉(zhuǎn)送往返于高速數(shù)據(jù)鏈路220、 222的數(shù)據(jù)、命令和地址信息的電 路。眾所周知，這種電路包括所屬技術(shù)領(lǐng)域已知的發(fā)射器和接收器邏 輯?？梢岳斫獾氖?，本領(lǐng)域普通技術(shù)人員足以了解如何修改鏈路接口 210a-d、 212a-d以使其可供特定類型的通信通路使用，并且對鏈路接 口 210a-d、212a-d的這種修改可以在不脫離本發(fā)明的范圍的情況下做 出。例如，如果使用光學(xué)通信通路來實現(xiàn)高速數(shù)據(jù)鏈路220、 222， 那么鏈路接口 210a-d、 212a-d將包括光學(xué)輸入/輸出端口，其可以把 經(jīng)由光學(xué)通信通路耦合的光信號轉(zhuǎn)換為電信號。
14鏈路接口 210a-d、 212a-d經(jīng)由多條總線和信號線路(由總線214 表示)耦合至交換機(jī)260?？偩€214是傳統(tǒng)的，并且包括寫數(shù)據(jù)總線和 讀數(shù)據(jù)總線，不過作為選擇，還可以提供單個雙向數(shù)據(jù)總線來經(jīng)由鏈 路接口 210a-d、 212a-d沿雙向耦合數(shù)據(jù)。本領(lǐng)域普通技術(shù)人員可以理 解，以舉例的方式提供了總線214，并且總線214可以包括更少或更 多條信號線路，諸如還包括請求線路和偵聽線路，這些線路可用來保 持高速緩存相關(guān)性。
鏈路接口 210a-d、 212a-d包括允許存儲器集線器200在具有各種 配置的系統(tǒng)存儲器中得以連接的電路。例如，如圖l所示，可以通過 把每一個存儲器模塊130經(jīng)由鏈路接口 210a-d或者212a-d耦合至另 一存儲器模塊130或者存儲器集線器控制器128，來實現(xiàn)點到點布周。 由于多種原因，此類互連提供了處理器104和存儲器集線器200之間 的更好的信號耦合，所述原因包括電容相對較低、用于反映信號的線 路不連續(xù)性相對較少并且信號通路相對較短。作為選擇，可以通過串 聯(lián)耦合存儲器模塊來實現(xiàn)多點或者菊花鏈配置。例如，鏈路接口 210a-d可用于耦合第一存儲器模塊，而鏈路接口 212a-d可用于耦合 第二存儲器模塊。存儲器模塊將經(jīng)由一組鏈路接口耦合到處理器或者 系統(tǒng)控制器，并且經(jīng)由另一組鏈路接口進(jìn)一步耦合至其它存儲器模 塊。在本發(fā)明的一個實施例中，存儲器模塊的存儲器集線器200根據(jù) 多點布局耦合至處理器。
交換機(jī)260還被耦合至四個存儲器接口 270a-d，所述存儲器接口 又分別耦合至系統(tǒng)存儲器設(shè)備240a-d。通過為每個系統(tǒng)存儲器設(shè)備 240a-d分別提供分離的和獨立的存儲器接口 270a-d，存儲器集線器 200可避免總線或者存儲器庫沖突，這些沖突通常發(fā)生在單通道存儲 器體系結(jié)構(gòu)中。經(jīng)由多條總線和信號線路(由總線274表示)把交換機(jī) 260耦合至每一個存儲器接口?？偩€274包括寫數(shù)據(jù)總線、讀數(shù)據(jù)總 線和請求線路。然而，應(yīng)該理解的是，作為選擇，也可以使用單個雙 向數(shù)據(jù)總線來代替分離的寫數(shù)據(jù)總線和讀數(shù)據(jù)總線。另外，總線274 可以包括比先前所描述的那些更多或更少數(shù)目的信號線路。
在本發(fā)明的實施例中，每一個存儲器接口 270a-d特別適用于與其耦合的系統(tǒng)存儲器設(shè)備240a-d。更具體地說，每一個存儲器接口 270a-d特別適用于提供并且接收由與其耦合的系統(tǒng)存儲器設(shè)備 240a-d分別接收和生成的特定信號。此外，存儲器接口 270a-d能夠 與系統(tǒng)存儲器設(shè)備240a-d以不同的時鐘頻率操作。因此，存儲器接 口 270a-d使處理器104避免改變，這種改變會出現(xiàn)在存儲器集線器 230和耦合至存儲器集線器200的存儲器設(shè)備240a-d之間的接口處， 并且其提供了一種使存儲器設(shè)備240a-d可以與其接口的更加受控的 環(huán)境。
耦合鏈路接口 210a-d、212a-d和存儲器接口 270a-d的交換機(jī)260 可以是任何各式各樣的常規(guī)交換機(jī)或者是以后開發(fā)的交換機(jī)。例如， 交換機(jī)260可以是能使鏈路接口 210a-d、212a-d和存儲器接口 270a-d 以各種布局相互耦合的橫桿交換機(jī)。交換機(jī)260也可以是一組多路復(fù) 用器，其不提供與橫桿交換機(jī)的連接性相同的水平，然而卻能夠把鏈 路接口 210a-d、 212a-d的某些或者全部耦合至每一個存儲器接口 270a-d。交換機(jī)260還可以包括判優(yōu)邏輯(未示出)，用于確定哪些存 儲器訪問應(yīng)該接收超過其它存儲器訪問的優(yōu)先級。執(zhí)行此功能的總線 判優(yōu)對于本領(lǐng)域技術(shù)人員而言是公知的。
進(jìn)一步參照圖2，每一個存儲器接口 270a-d均包括各自的存儲器 控制器280、各自的寫緩沖器282和各自的高速緩存單元284。存儲 器控制器280通過向與其耦合的系統(tǒng)存儲器設(shè)備240a-d提供控制、 地址和數(shù)據(jù)信號并且從與其耦合的系統(tǒng)存儲器設(shè)備240a-d接收數(shù)據(jù) 信號，來執(zhí)行與常規(guī)存儲器控制器相同的功能。寫緩沖器282和高速 緩存單元284包括緩沖器和高速緩存的標(biāo)準(zhǔn)組件，包括標(biāo)記存儲器、 數(shù)據(jù)存儲器、比較器等等，如本領(lǐng)域眾所周知的那樣。用于寫緩沖器 282和高速緩存單元284的存儲器設(shè)備可以是DRAM設(shè)備、靜態(tài)隨 機(jī)訪問存儲器("SRAM")設(shè)備、其它類型的存儲器設(shè)備或者是所有 上述三種設(shè)備的組合。此外，這些存儲器設(shè)備的任一或者所有以及用 于高速緩存單元284的其它組件可以是嵌入式的或者是獨立設(shè)備。
在服務(wù)于讀請求的同時，每一個存儲器接口 270a-d中的寫緩沖 器282用來存儲寫請求。在這種系統(tǒng)中，處理器104能向系統(tǒng)存儲器設(shè)備240a-d發(fā)布寫請求，即使寫請求被引導(dǎo)于其中的存儲器設(shè)備正 忙于先前的寫或讀請求。使用這種方法，由于當(dāng)服務(wù)于后續(xù)讀請求時 可以把早先的寫請求存儲在寫緩沖器282中，所以存儲器請求能夠無 序服務(wù)。緩沖寫請求以便允許讀請求得以服務(wù)的能力極大地降低了存 儲器讀等待時間，這是因為無論其年月日次序如何，讀請求都被給予 第一優(yōu)先級。例如，可以把交替有讀請求的一系列寫請求存儲在寫緩 沖器282中，以便允許以流水線方式服務(wù)讀請求后以流水線方式服務(wù) 存儲的寫請求。因此，把寫請求耦合至存儲器設(shè)備270a-d并隨后把 讀請求耦合至存儲器設(shè)備270a-d以交替寫請求和讀請求之間的漫長 的調(diào)整時間得以避免。
如果最近從存儲器設(shè)備240a-d中讀取過或者向其中寫入過數(shù)據(jù)， 那么在每一個存儲器接口 270a-d中使用高速緩存單元284能夠使處 理器104響應(yīng)于指向各自的系統(tǒng)存儲器設(shè)備240a-d的讀指令來接收 數(shù)據(jù)，而無需等待存儲器設(shè)備240a-d提供這種數(shù)據(jù)。由此，高速緩 存單元284減少了系統(tǒng)存儲器設(shè)備240a-d的讀取等待時間，使計算 機(jī)系統(tǒng)的存儲器帶寬最大化。同樣，處理器104可以在高速緩存單元 284中存儲寫數(shù)據(jù)，然后執(zhí)行其它功能，而同一存儲器接口 270a-d中 的存儲器控制器280把寫數(shù)據(jù)從高速緩存單元284轉(zhuǎn)送至與其耦合的 系統(tǒng)存儲器設(shè)備240a-d。
存儲器集線器200中還包括經(jīng)由診斷總線292耦合至交換機(jī)260 的嵌入式自測(BIST)和診斷引擎290。診斷引擎290還耦合至維護(hù)總 線296，諸如系統(tǒng)管理總線(SMBus)或者符合聯(lián)合測試行動小組(Joint Test Action Group, JTAG)和IEEE 1149.1標(biāo)準(zhǔn)的維護(hù)總線。SMBus和 JTAG標(biāo)準(zhǔn)都是本領(lǐng)域普通技術(shù)人員所公知的。通常，維護(hù)總線296 向用戶提供對診斷引擎290的訪問以便執(zhí)行存儲器通道和鏈路的診 斷。例如，所述用戶可以把獨立的PC主機(jī)經(jīng)由維護(hù)總線296耦合以 便進(jìn)行診斷測試或者監(jiān)控存儲器系統(tǒng)的操作。通過使用維護(hù)總線296 來訪問診斷測試結(jié)果，如先前論述的那樣，可以避免與測試探頭的使 用有關(guān)的問題。將理解的是，在不脫離本發(fā)明的范圍的情況下，可以 根據(jù)常規(guī)總線標(biāo)準(zhǔn)來修改維護(hù)總線296。將進(jìn)一步理解的是，在采用了這種標(biāo)準(zhǔn)維護(hù)總線的地方，診斷引擎290應(yīng)該適應(yīng)維護(hù)總線296的 標(biāo)準(zhǔn)。例如，在使用了這種維護(hù)總線的地方，診斷引擎應(yīng)該具有符合 JTAG總線標(biāo)準(zhǔn)的維護(hù)總線接口 。
存儲器集線器200中還包括經(jīng)由總線288耦合至交換機(jī)260的 DMA引擎286。 DMA引擎286使存儲器集線器200能把數(shù)據(jù)塊從系 統(tǒng)存儲器中的一個位置移動到系統(tǒng)存儲器中的另一位置，而無需處理 器104的介入?？偩€288包括多條常規(guī)的總線線路和信號線路，諸如 地址、控制、數(shù)據(jù)總線等等，用于處理系統(tǒng)存儲器中的數(shù)據(jù)轉(zhuǎn)送。 DMA引擎286可以實現(xiàn)本領(lǐng)域普通技術(shù)人員眾所周知的常規(guī)DMA 操作。DMA引擎286能夠讀取系統(tǒng)存儲器中的鏈路表，以便在沒有 處理器介入的情況下執(zhí)行DMA存儲器操作，從而使得處理器104和 帶寬受限系數(shù)總線不用執(zhí)行所述存儲器操作。DMA引擎286還可以 包括用于適應(yīng)對多通道、例如對每個系統(tǒng)存儲器設(shè)備240a-d的DMA 操作的電路。這種多通道DMA引擎在所屬領(lǐng)域是公知的，并且可以 使用常規(guī)的技術(shù)來實現(xiàn)。
診斷引擎290和DMA引擎2S6最好是存儲器集線器200中的嵌 入電路。然而，耦合至存儲器集線器200的獨立診斷引擎和獨立DMA 設(shè)備也包括在本發(fā)明的范圍內(nèi)。
如上所述，所述命令、地址和數(shù)據(jù)信號最好在存儲器集線器控制 器128和存儲器模塊130之間以存儲器分組的形式耦合。根據(jù)本發(fā)明 的一個實施例，作為表示所期待的存儲器模塊130的未來性能的比特 的"提示"被嵌入在存儲器分組中，并且被耦合至存儲器模塊130中 的一個或多個存儲器集線器140。所述一個或多個提示修改一個或多 個存儲器集線器140的行為，如下面更加詳細(xì)說明的那樣。特別的是， 所述提示根據(jù)控制器128所獲知或者估計的信息來修改存儲器定序。 例如，控制器i28可以訪問諸如存儲器請求方或地址跨距之類的尋址 信息。
在尋址提示的一個示例中，控制器128傳遞這樣一個命令，艮P: 把集線器140置于頁模式并且識別多個頁以保持打幵。在另一示例 中，控制器128提供與預(yù)取相關(guān)的提示——諸如將跟隨1、 2或者4個高速緩存行。在又一示例中，控制器128向集線器140傳遞跨距一 一諸如跳過接下來的1、 2或者4個高速緩存行。在另一提示示例中， 控制器128可以表明是否把特定的高速緩存行放在集線器髙速緩存 中。當(dāng)然，還可以使用其它提示，或者具有所述提示的其它具體信息。
圖3描述了包括提示301的寫指令分組300。寫指令分組300由 控制器128生成并且被傳遞至集線器140。分組300包括提示301和 命令碼302。寫指令分組300還包括寫數(shù)據(jù)310、寫地址信息305， 并且可以包括其它信息，諸如標(biāo)記311、跨距312、保留區(qū)313、長 度314和錯誤檢查信息315。
圖4描述了包括提示351的讀指令分組350。讀指令分組350由 控制器128生成并且被傳遞至集線器140。分組350包括提示351和 命令碼352。讀指令分組350還包括讀地址信息355，并且可以包括 其它信息，諸如標(biāo)記361、跨距362、保留區(qū)363、長度364和錯誤 檢査信息365。
諸如分組300和350的讀和寫命令分組被發(fā)送給集線器140。圖 5中示出了集線器140用于接收分組300和/或350的一種實現(xiàn)方式。 從輸入鏈路400接收讀或?qū)懛纸M。請求解碼器405接收所述分組并且 解碼所述請求和任何提示，將其提供給請求隊列410。請求解碼器405 還解碼讀地址，并且把讀地址提供給比較器415。寫緩沖器隊列420 還從輸入鏈路400接收分組，并且把寫地址提供給比較器415。比較 器415把讀地址和寫地址進(jìn)行比較，并且通知請求隊列410任何寫沖 突。如果請求隊列410識別出讀緩沖器命中，那么它訪問預(yù)取緩沖器 425以便滿足所述請求。把請求和提示提供給連接至存儲器接口 435 的存儲器定序器430。存儲器定序器430對任何提示信息進(jìn)行動作， 并且經(jīng)由存儲器接口 435發(fā)送請求。如果適合，那么存儲器讀數(shù)據(jù)被 耦合到預(yù)取緩沖器425中以便存儲。
根據(jù)先前描述將理解的是，雖然已經(jīng)出于舉例說明的目的在此描 述了本發(fā)明的具體實施例，但是在不偏離本發(fā)明的精神和范圍的情況 下可以做出各種修改。因此，本發(fā)明應(yīng)當(dāng)只受限于所附的權(quán)利要求書。
權(quán)利要求
1、一種存儲器模塊，包括多個存儲器設(shè)備；和耦合至所述存儲器設(shè)備的存儲器集線器，所述存儲器集線器包括鏈路接口，其接收對于訪問所述存儲器設(shè)備中的至少一個中的存儲器單元的存儲器請求，所述存儲器請求中的至少一些包括相應(yīng)的存儲器提示，所述存儲器提示提供與所述存儲器設(shè)備的后續(xù)操作有關(guān)的信息；耦合至所述存儲器設(shè)備和所述鏈路接口的存儲器設(shè)備接口，所述存儲器設(shè)備接口用于把存儲器請求耦合至存儲器設(shè)備，以訪問所述存儲器設(shè)備中的至少一個中的存儲器單元，并且用于響應(yīng)于所述存儲器請求中的至少一些來接收讀數(shù)據(jù)；以及耦合至所述鏈路接口和所述存儲器設(shè)備接口的存儲器定序器，所述存儲器定序器用于響應(yīng)于從所述鏈路接口接收的存儲器請求把存儲器請求耦合至所述存儲器設(shè)備接口，所述存儲器定序器還用于響應(yīng)于所述存儲器提示來動態(tài)調(diào)整所述存儲器設(shè)備的可操作性。
2、 如權(quán)利要求1所述的存儲器模塊，其中所述鏈路接口包括光 學(xué)輸入/輸出端口。
3、 如權(quán)利要求1所述的存儲器模塊，其中所述提示中的至少一 個包括把所述存儲器設(shè)備設(shè)置于頁模式的信號。
4、 如權(quán)利要求3所述的存儲器模塊，其中所述提示中的至少一 個包括數(shù)個頁保持打開。
5、 如權(quán)利要求1所述的存儲器模塊，其中所述提示中的至少一 個包括預(yù)取提示。
6、 如權(quán)利要求1所述的存儲器模塊，其中所述提示中的至少一 個包括將要發(fā)送的數(shù)個高速緩存行。
7、 如權(quán)利要求1所述的存儲器模塊，其中所述提示中的至少一個包括表示將要從中取出數(shù)據(jù)的地址的序列的跨距。
8、 如權(quán)利要求1所述的存儲器模塊，其中所述提示中的至少一 個包括數(shù)個要跳過的高速緩存行。
9、 如權(quán)利要求1所述的存儲器模塊，其中所述存儲器設(shè)備包括 動態(tài)隨機(jī)訪問存儲器設(shè)備。
10、 如權(quán)利要求1所述的存儲器模塊，還包括耦合至所述鏈路接 口和所述存儲器定序器的請求解碼器，所述請求解碼器用于解碼所述 存儲器請求中的提示。
11、 一種存儲器集線器，包括鏈路接口，其接收對于訪問所述存儲器設(shè)備中的至少一個中的存 儲器單元的存儲器請求，所述存儲器請求中的至少一些包括相應(yīng)的存 儲器提示，所述存儲器提示提供與所述存儲器設(shè)備的后續(xù)操作有關(guān)的信息；耦合至所述存儲器設(shè)備的存儲器設(shè)備接口 ，所述存儲器設(shè)備接口 用于把存儲器請求耦合至存儲器設(shè)備，以訪問所述存儲器設(shè)備中的至 少一個中的存儲器單元，并且用于響應(yīng)于所述存儲器請求中的至少一 些來接收讀數(shù)據(jù)；以及耦合至所述鏈路接口和所述存儲器設(shè)備接口的存儲器定序器， 所述存儲器定序器用于響應(yīng)于從所述鏈路接口接收的存儲器請求把 存儲器請求耦合至所述存儲器設(shè)備接口 ，所述存儲器定序器還用于響 應(yīng)于所述存儲器提示來動態(tài)調(diào)整所述存儲器設(shè)備的可操作性。
12、 如權(quán)利要求11所述的存儲器集線器，其中所述鏈路接口包 括光學(xué)輸入/輸出端口。
13、 如權(quán)利要求11所述的存儲器集線器，其中所述提示中的至 少一個包括把所述存儲器設(shè)備設(shè)置于頁模式的信號。
14、 如權(quán)利要求13所述的存儲器集線器，其中所述提示中的至 少一個包括數(shù)個頁保持打開。
15、 如權(quán)利要求11所述的存儲器集線器，其中所述提示中的至 少一個包括預(yù)取提示。
16、 如權(quán)利要求11所述的存儲器集線器，其中所述提示中的至 少一個包括將要發(fā)送的數(shù)個高速緩存行。
17、 如權(quán)利要求11所述的存儲器集線器，其中所述提示中的至 少一個包括表示從中將要取出數(shù)據(jù)的地址的序列的跨距。
18、 如權(quán)利要求11所述的存儲器集線器，其中所述提示中的至 少一個包括數(shù)個要跳過的高速緩存行。
19、 如權(quán)利要求11所述的存儲器集線器，其中所述存儲器設(shè)備 包括動態(tài)隨機(jī)訪問存儲器設(shè)備。
20、 如權(quán)利要求12所述的存儲器集線器，還包括耦合至所述鏈 路接口和所述存儲器定序器的請求解碼器，所述請求解碼器用于解碼 所述提示。
21、 一種計算機(jī)系統(tǒng)，包括中央處理單元("CPU");耦合至所述CPU的系統(tǒng)控制器，所述系統(tǒng)控制器具有輸入端口和輸出端口；經(jīng)由所述系統(tǒng)控制器耦合至所述CPU的輸入設(shè)備； 經(jīng)由所述系統(tǒng)控制器耦合至所述CPU的輸出設(shè)備； 經(jīng)由所述系統(tǒng)控制器耦合至所述CPU的存儲設(shè)備； 多個存儲器模塊，每個存儲器模塊包括 多個存儲器設(shè)備；以及耦合至所述系統(tǒng)控制器和所述存儲器設(shè)備的存儲器集線器， 所述存儲器集線器包括-鏈路接口 ，其從所述系統(tǒng)控制器接收對于訪問所述存儲器設(shè) 備中的至少一個中的存儲器單元的存儲器請求，所述存儲器請求中的 至少一些包括相應(yīng)的存儲器提示，所述存儲器提示提供與所述存儲器 設(shè)備的后續(xù)操作有關(guān)的信息；耦合至所述存儲器設(shè)備和所述鏈路接口的存儲器設(shè)備接口 ， 所述存儲器設(shè)備接口用于把存儲器請求耦合至存儲器設(shè)備，以訪問所 述存儲器設(shè)備中的至少一個中的存儲器單元，并且用于響應(yīng)于所述存 儲器請求中的至少一些來接收讀數(shù)據(jù)；以及耦合至所述鏈路接口和所述存儲器設(shè)備接口的存儲器定序 器，所述存儲器定序器用于響應(yīng)于從所述鏈路接口接收的存儲器請求 把存儲器請求耦合至所述存儲器設(shè)備接口 ，所述存儲器定序器還用于 響應(yīng)于所述存儲器提示來動態(tài)調(diào)整所述存儲器設(shè)備的可操作性。
22、 如權(quán)利要求21所述的存儲器系統(tǒng)，其中所述鏈路接口包括 光學(xué)輸入/輸出端口。
23、 如權(quán)利要求21所述的存儲器系統(tǒng)，其中由所述系統(tǒng)控制器 產(chǎn)生的所述提示中的至少一個包括把所述存儲器設(shè)備設(shè)置于頁模式 的信號。
24、 如權(quán)利要求21所述的存儲器系統(tǒng)，其中由所述系統(tǒng)控制器 產(chǎn)生的所述提示中的至少一個包括數(shù)個頁保持打開。
25、 如權(quán)利要求21所述的存儲器系統(tǒng)，其中由所述系統(tǒng)控制器 產(chǎn)生的所述提示中的至少一個包括預(yù)取提示。
26、 如權(quán)利要求21所述的存儲器系統(tǒng)，其中所述提示中的至少 一個包括將要從所述系統(tǒng)控制器發(fā)送的數(shù)個高速緩存行。
27、 如權(quán)利要求21所述的存儲器系統(tǒng)，其中由所述系統(tǒng)控制器 產(chǎn)生的所述提示中的至少一個包括表示從中將要取出數(shù)據(jù)的地址的 序列的跨距。
28、 如權(quán)利要求21所述的存儲器系統(tǒng)，其中所述提示中的至少 一個包括數(shù)個要跳過的高速緩存行。
29、 如權(quán)利要求21所述的存儲器系統(tǒng)，其中所述存儲器設(shè)備包 括動態(tài)隨機(jī)訪問存儲器設(shè)備。
30、 如權(quán)利要求21所述的存儲器系統(tǒng)，還包括耦合至所述鏈路 接口和所述存儲器定序器的請求解碼器，所述請求解碼器用于解碼所 述提示。
31、 一種用于調(diào)整包含多個存儲器設(shè)備的存儲器模塊中的存儲器定序的方法，包括生成對于訪問位于所述存儲器模塊上的存儲器設(shè)備的存儲器請 求，所述存儲器請求中的至少一些包括存儲器提示；提供與所述存儲 器設(shè)備的后續(xù)操作有關(guān)的信息；在所述存儲器模塊接收所述存儲器請求；根據(jù)所述存儲器提示來調(diào)整存儲器模塊的可操作性；并且響應(yīng)于所接收的存儲器請求把所述存儲器請求耦合至所述存儲 器設(shè)備。
32、 如權(quán)利要求31所述的方法，其中根據(jù)所述存儲器提示來調(diào) 整所述存儲器模塊的可操作性的動作包括根據(jù)所述存儲器提示來調(diào) 整存儲器定序器的可操作性。
33、 如權(quán)利要求31所述的方法，其中根據(jù)所述存儲器提示來調(diào) 整所述存儲器模塊的可操作性的動作包括根據(jù)所述存儲器提示來調(diào) 整所述存儲器設(shè)備的可操作性。
34、 如權(quán)利要求31所述的方法，其中把所述存儲器請求耦合至 所述存儲器設(shè)備的動作包括經(jīng)由包括光學(xué)輸入/輸出端口的鏈路接口 來耦合所述存儲器請求。
35、 如權(quán)利要求31所述的方法，其中調(diào)整所述存儲器模塊的可 操作性的動作包括把所述存儲器設(shè)備設(shè)置于頁模式。
36、 如權(quán)利要求31所述的方法，其中調(diào)整所述存儲器模塊的可 操作性的動作包括保持?jǐn)?shù)個頁打幵。
37、 如權(quán)利要求31所述的方法，其中由系統(tǒng)控制器生成的提示 包括預(yù)取提示。
38、 如權(quán)利要求31所述的方法，其中由系統(tǒng)控制器生成的提示 包括將要發(fā)送的數(shù)個高速緩存行。
39、 如權(quán)利要求31所述的方法，其中由系統(tǒng)控制器生成的提示 包括表示將要從中取出數(shù)據(jù)的地址的序列的跨距。
40、 如權(quán)利要求31所述的方法，其中所述提示包括數(shù)個要跳過 的高速緩存行。
41、 如權(quán)利要求31所述的方法，其中所述存儲器設(shè)備包括動態(tài) 隨機(jī)訪問存儲器設(shè)備。
42、 如權(quán)利要求31所述的方法，還包括利用請求解碼器來解碼 所述提示。
全文摘要
一種存儲器模塊包括耦合至多個存儲器設(shè)備的存儲器集線器。存儲器集線器還被耦合以便從系統(tǒng)控制器中接收包含存儲器提示的存儲器分組，所述存儲器提示表示存儲器設(shè)備的后續(xù)操作。所述存儲器模塊使用所述提示來調(diào)整存儲器模塊的操作，所述提示諸如是持續(xù)打開的頁數(shù)或者待取出的高速緩存行。
文檔編號G06F13/16GK101427224SQ200580017505
公開日2009年5月6日 申請日期2005年3月23日 優(yōu)先權(quán)日2004年3月29日
發(fā)明者約瑟夫·M·杰德洛 申請人:米克倫技術(shù)公司