專利名稱：處理器中讀取未對(duì)齊資料的方法與裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明是關(guān)于資料處理的技術(shù)領(lǐng)域，尤指一種處理器中讀取未對(duì)齊資料的架構(gòu)及其方法背景技術(shù)在處理器進(jìn)行資料處理時(shí)，資料的對(duì)齊與否關(guān)是到許多關(guān)鍵運(yùn)算的效能，例如字串、陣列等運(yùn)算的效能。如圖1所示，一筆需處理的資料(ABCDEFGHIJKL)往往跨越資料儲(chǔ)存邊界，當(dāng)一處理器對(duì)該筆資料進(jìn)行字串或陣列運(yùn)算時(shí)，需先執(zhí)行許多額外的運(yùn)算，以便能將該筆資料還原成對(duì)齊的格式后，該處理器才能對(duì)筆資料進(jìn)行相關(guān)運(yùn)用。
針對(duì)處理資料未對(duì)齊的問題，一種已知方法是將資料載入處理器后，再利用各種處理器指令操作來得到所需要的資料。如圖2所示，先將位于100h處的資料(ZABC)載入暫存器R16中，將暫存器R16左移8比特以將不需要的資料(Z)移除，再將位于104h處的資料(DEFG)載入暫存器R17中，并將暫存器R17右移24比特以將不需要的資料(EFG)移除，最后將暫存器R16及暫存器R17進(jìn)行或(OR)運(yùn)算并將其結(jié)果存至?xí)捍嫫鱎16中，此時(shí)暫存器R16中的內(nèi)容即為所需處理的資料(ABCD)。依上述相同步驟，將資料EFGH及IJKL依序載入暫存器R17及暫存器R18中。
由上述說明可知，若所需載入的未對(duì)齊資料長度為n個(gè)字組(一個(gè)字組為32比特)，已知方法則需則需5n個(gè)指令才能描述讀取動(dòng)作，同時(shí)至少需5n個(gè)指令周期才能完成讀取動(dòng)作。此使得程序碼冗長，占據(jù)儲(chǔ)存空間，同時(shí)也增加處理器的負(fù)擔(dān)使得處理器效率不彰。
針對(duì)已知方法使用處理器指令處理未對(duì)齊資料所引起程序碼冗長及效率的問題，于美國第USP 4,814,976號(hào)專利案公告中，是在載入未對(duì)齊資料即同時(shí)進(jìn)行對(duì)齊的動(dòng)作，并將跨越邊界的一筆資料，分成兩次讀取。如圖3所示，先將位于101h至103h處的資料(ABC)載入暫存器R16的比特組0、1、2中，此時(shí)暫存器R16的比特組3中的資料為X(don’t care)，再將位于104h處的資料(D)載入R16的比特組3中，此時(shí)暫存器R16中的內(nèi)容即為所需處理的資料(ABCD)。依此相同步驟，依序?qū)①Y料EFGH及IJKL載入暫存器R17及暫存器R18中。
由上述說明可知，若所需載入的未對(duì)齊資料長度為n個(gè)字組，則需2n個(gè)指令才能描述讀取動(dòng)作，同時(shí)至少需2n個(gè)指令周期才能完成讀取動(dòng)作。而且因?yàn)閷?duì)同一存儲(chǔ)器與暫存器位置作重復(fù)讀寫，使處理機(jī)管線遲滯(Stall)可能性提高。對(duì)同一存儲(chǔ)器位置作重復(fù)讀取，會(huì)浪費(fèi)匯流排頻寬，尤其在有些不具有快取存儲(chǔ)器的系統(tǒng)，所造成的延誤更是明顯。發(fā)明人爰因于此，本于積極發(fā)明的精神，亟思一種可以解決上述問題的「以處理機(jī)中讀取未對(duì)齊資料的方法與架構(gòu)」，幾經(jīng)研究實(shí)驗(yàn)終至完成此項(xiàng)發(fā)明。

發(fā)明內(nèi)容
本發(fā)明的目的是在提供一種以處理機(jī)中讀取未對(duì)齊資料的方法與架構(gòu)，以避免已知技術(shù)因使用較多指令才能描述讀取動(dòng)作的問題，同時(shí)減少指令周期以完成讀取動(dòng)作，而提高執(zhí)行效率。
依據(jù)本發(fā)明的一特色，本發(fā)明一種處理器中讀取未對(duì)齊資料的方法，其特征在于，其中，未對(duì)齊資料是儲(chǔ)存在一存儲(chǔ)裝置，該存儲(chǔ)裝置具有由字組邊界所分隔的復(fù)數(shù)個(gè)m比特的字組，該未對(duì)齊資料被字組邊界分隔為第一部份、第二部份及第三部份，該方法主要包含一起始擷取步驟，是執(zhí)行一第一指令，以由包含該第一部份的該存儲(chǔ)裝置處，擷取一第一字組；一中繼擷取步驟，是執(zhí)行一第二指令，以由包含該第二部份的該存儲(chǔ)裝置處，擷取一第二字組；一第一移位步驟，是將該第一字組與該第二字組串接，并移位至第一位置；一結(jié)束擷取步驟，是執(zhí)行一第三指令，以由包含該第三部份的該存儲(chǔ)裝置處，擷取一第三字組；以及一第二移位步驟，是將該第二字組與該第三字組串接，并移位至第一位置。
其還包含
一連續(xù)中繼擷取步驟，是將該第二字組取代該第一字組，并執(zhí)行一第二指令，以由包含該第二部份的該存儲(chǔ)裝置處，擷取一第二字組；一第三移位步驟，是將該第一字組與該第二字組串接，并移位至第一位置。
其中移位步驟為平移方式。
其中移位步驟為旋轉(zhuǎn)方式。
其中，該第一部份及第三部份是小于m比特。
其中，該第一部份是等于m比特。
其中，m為32。
其中，該第一移位步驟、該第二移位步驟及該第三移位步驟是向左移位8比特。
其中，該第一移位步驟、該第二移位步驟及該第三移位步驟是向左移位16比特。
其中，該第一移位步驟、該第二移位步驟及該第三移位步驟是向左移位24比特。
依據(jù)本發(fā)明的另一特色，本發(fā)明一種處理器中讀取未對(duì)齊資料的方法，其中，未對(duì)齊資料是儲(chǔ)存在一存儲(chǔ)裝置，該存儲(chǔ)裝置具有由字組邊界所分隔的復(fù)數(shù)個(gè)m比特的字組，該未對(duì)齊資料被字組邊界分隔為第一部份及第二部份，其特征在于，該方法主要包含一起始擷取步驟，是執(zhí)行一第一指令，以由包含該第一部份的該存儲(chǔ)裝置處，擷取一第一字組；
一結(jié)束擷取步驟，是執(zhí)行一第二指令，以由包含該第二部份的該存儲(chǔ)裝置處，擷取一第二字組；以及一第一移位步驟，是將該第一字組與該第二字組串接，并移位至第一位置。
其中移位步驟為平移方式。
其中移位步驟為旋轉(zhuǎn)方式。
其中，該第一部份及第二部份是小于m比特。
其中，該第一部份是等于m比特。
其中，m為32。
其中，該第一移位步驟及該第二移位步驟是向左移位8比特。
其中，該第一移位步驟及該第二移位步驟是向左移位16比特。
其中，該第一移位步驟及該第二移位步驟是向左移位24比特。
依據(jù)本發(fā)明的再一特色，一種處理器中讀取未對(duì)齊資料的裝置，其特征在于，其中，未對(duì)齊資料是儲(chǔ)存在一存儲(chǔ)裝置，其被字組邊界分隔為第一部份、第二部份及第三部份，該存儲(chǔ)裝置具有由字組邊界所分隔的復(fù)數(shù)個(gè)m比特的字組，該裝置主要包含一讀取組合暫存器，其是耦合至該存儲(chǔ)裝置，以暫存由該存儲(chǔ)裝置所讀取的資料；一移位裝置，其是耦合至該讀取組合暫存器及該存儲(chǔ)裝置，以依據(jù)該未對(duì)齊資料的儲(chǔ)存地址，而對(duì)該讀取組合暫存器及該存儲(chǔ)裝置進(jìn)行移位；以及一控制裝置，是由包含該第一部份的該存儲(chǔ)裝置處，擷取一第一字組并暫存至該讀取組合暫存器；由包含該第二部份的該存儲(chǔ)裝置處，擷取一第二字組，而以該移位裝置將該第一字組與該第二字組串接，并移位至第一位置；再由包含該第三部份的該存儲(chǔ)裝置處，擷取一第三字組，而以該移位裝置將該第二字組與該第三字組串接，并移位至第一位置。
其中移位裝置的移位方式為平移移位。
其中移位裝置的移位方式為旋轉(zhuǎn)移位。
其中，該第一部份及第三部份是小于m比特。
其中，該第一部份是等于m比特。
其中，m為32。
其中，該移位裝置是向左移位8比特。
其中，該移位裝置是向左移位16比特。
其中，該移位裝置是向左移位24比特。
由于本發(fā)明設(shè)計(jì)新穎，能提供產(chǎn)業(yè)上利用，且確有增進(jìn)功效，故依法申請(qǐng)發(fā)明專利。


為進(jìn)一步說明本發(fā)明的具體技術(shù)內(nèi)容，以下結(jié)合實(shí)施例及附圖詳細(xì)說明如后，其中圖1是一組未對(duì)齊資料在存儲(chǔ)器中排列的示意圖。
圖2是已知技術(shù)載入一組未對(duì)齊資料的程序碼。
圖3是另一已知技術(shù)載入一組未對(duì)齊資料的程序碼及暫存器的示意圖。
圖4是本發(fā)明的處理機(jī)中讀取未對(duì)齊資料的方塊圖。
圖5是本發(fā)明技術(shù)的指令格式。
圖6是本發(fā)明技術(shù)的LCB指令的示意圖。
圖7是本發(fā)明技術(shù)的LCW指令的示意圖。
圖8是本發(fā)明技術(shù)的LCE指令的示意圖。
圖9是本發(fā)明技術(shù)的LCB、LCW及LCE指令的執(zhí)行情形。
圖10是本發(fā)明技術(shù)的一應(yīng)用范例。
圖11是本發(fā)明技術(shù)的另一應(yīng)用范例。
具體實(shí)施例方式
圖4顯示本發(fā)明的處理器中讀取未對(duì)齊資料的裝置的方塊圖，其主要包含一存儲(chǔ)裝置100、一讀取組合暫存器200(Load CombineRegister、LDCR)、一移位裝置300及一控制裝置400。其中，該存儲(chǔ)裝置100具有由字組邊界所分隔的復(fù)數(shù)個(gè)m比特的字組，于本實(shí)施例中，m較佳為32比特，亦即該存儲(chǔ)裝置100是由復(fù)數(shù)個(gè)32比特的字組所組成。該未對(duì)齊資料(ABCDEFGHIJKL)是儲(chǔ)存在該存儲(chǔ)裝置100，并被字組邊界分隔為第一部份110、第二部份120及第三部份130。
該讀取組合暫存器200是耦合至該存儲(chǔ)裝置100，以暫存由該存儲(chǔ)裝置100所讀取的資料。該移位裝置300其是耦合至該讀取組合暫存器200及該存儲(chǔ)裝置100，以依據(jù)該未對(duì)齊資料的儲(chǔ)存地址，而對(duì)該讀取組合暫存器200及該存儲(chǔ)裝置100進(jìn)行移位。該移位裝置的移位方式，可以為平移(Shift)或旋轉(zhuǎn)(Rotate)方式。
該控制裝置400是由包含該第一部份的該存儲(chǔ)裝置110處，擷取一第一字組并暫存至該讀取組合暫存器200；且由包含該第二部份的該存儲(chǔ)裝置120處，擷取一第二字組，而以該移位裝置300將該第一字組與該第二字組串接，并移位至第一位置；再由包含該第三部份的該存儲(chǔ)裝置130處，擷取一第三字組，而以該移位裝置300將該第二字組與該第三字組串接，并移位至第一位置。
本發(fā)明的處理器中讀取未對(duì)齊資料的裝置中定義三個(gè)指令以讓該控制裝置400產(chǎn)生相關(guān)的控制訊號(hào)。該三個(gè)指令分別為載入組合起始指令(Load Combine Begin、LCB)、載入組合字組指令(Load Combine Word、LCW)及載入組合結(jié)束指令(Load Combine End、LCE)。其格式如圖5所示。
LCB[Addr]指令是將地址為Addr處的存儲(chǔ)器內(nèi)容載入該讀取組合暫存器200(LDCR)中，如圖6所示，LCB[101]是將存儲(chǔ)器101處的內(nèi)容(ABC)載入該LDCR 200中。
LCW rD，[Addr]指令如圖7所示是將地址為Addr處的存儲(chǔ)器內(nèi)容與該讀取組合暫存器200(LDCR)中內(nèi)容結(jié)合，并依據(jù)該Addr向左移位后，寫入該暫存器rD中，并將地址為Addr處的存儲(chǔ)器內(nèi)容載入該讀取組合暫存器200(LDCR)中，其中，當(dāng)該Addr為4N時(shí)，則不移位，當(dāng)該Addr為4N+1時(shí)，則向左移位8比特，當(dāng)該Addr為4N+2時(shí)，則向左移位16比特，當(dāng)該Addr為4N+3時(shí)，則向左移位24比特。
LCE rD，[Addr]指令如圖8所示。其中，當(dāng)該Addr為4N時(shí)，將組合暫存器200(LDCR)中內(nèi)容直接寫入暫存器rD中，但不將地址為Addr處的存儲(chǔ)器內(nèi)容載入該讀取組合暫存器200(LDCR)中。當(dāng)該Addr不為4N時(shí)，是將地址為Addr處的存儲(chǔ)器內(nèi)容與該讀取組合暫存器200(LDCR)中內(nèi)容結(jié)合，并依據(jù)該Addr向左移位后，寫入該暫存器rD中，并將地址為Addr處的存儲(chǔ)器內(nèi)容載入該讀取組合暫存器200(LDCR)中，其中，當(dāng)該Addr為4N+1時(shí)，則向左移位8比特，當(dāng)該Addr為4N+2時(shí)，則向左移位16比特，當(dāng)該Addr為4N+3時(shí)，則向左移位24比特。
圖9則為該LCB[Addr]、LCW rD，[Addr]及LCE rD，[Addr]指令在二種資料排列方式(little endian、big endian)下的各種執(zhí)行情形，其中，在該讀取組合暫存器200(LDCR)中的資料為abcd，在存儲(chǔ)器中的資料為ABCD，s＝0代表所存取存儲(chǔ)器地址為4N，s＝1代表所存取存儲(chǔ)器地址為4N+1，s＝2代表所存取存儲(chǔ)器地址為4N+2，s＝3代表所存取存儲(chǔ)器地址為4N+3。在圖9中，以4N＝100舉例。
圖10是顯示本發(fā)明的運(yùn)用的示意圖，當(dāng)欲將一組未對(duì)齊資料(ABCDEFGHIJKL)載入至?xí)捍嫫鱎16、R17及R18中時(shí)，其是先執(zhí)行一LCB[101h]指令，以將該存儲(chǔ)裝置100中的位于地址為101h處的資料(ZABC)先載入該讀取組合暫存器200(LDCR)中，執(zhí)行完該LCB[101h]指令后，該讀取組合暫存器200的內(nèi)容為ZABC([LDCR]＝ZABC)。再執(zhí)行一LCW R16，[105h]指令，以將包含地址為105h處的存儲(chǔ)器內(nèi)容(DEFG)與該讀取組合暫存器200(LDCR)中內(nèi)容(ZABC)結(jié)合為ZABCDEFG，并依據(jù)該地址(105h)向左移位8比特后的高32比特(ABCD)，寫入該暫存器R16中，并將包含地址為105h處的存儲(chǔ)器內(nèi)容載入該讀取組合暫存器200(LDCR)中，故當(dāng)執(zhí)行完該LCW R16，[105h]指令后，暫存器R16的內(nèi)容為ABCD，該讀取組合暫存器200的內(nèi)容為DEFG([LDCR]＝DEFG)。
其后，再執(zhí)行一LCW R17，[109h]指令，以將包含地址為109h處的存儲(chǔ)器內(nèi)容(HIJK)與該讀取組合暫存器200(LDCR)中內(nèi)容(DEFG)結(jié)合為DEFGHIJK，并依據(jù)該地址(109h)向左移位8比特后的高32比特(EFGH)，寫入該暫存器R17中，并將包含地址為109h處的存儲(chǔ)器內(nèi)容載入該讀取組合暫存器200(LDCR)中，故當(dāng)執(zhí)行完該LCW R17，[109h]指令后，暫存器R17的內(nèi)容為EFGH，該讀取組合暫存器200的內(nèi)容為HIJK([LDCR]＝HIJK)。
最后，執(zhí)行該LCE R18，[10Dh]指令，以將地址包含為10Dh處的存儲(chǔ)器內(nèi)容(LZZZ)與該讀取組合暫存器200(LDCR)中內(nèi)容(HIJK)結(jié)合為HIJKLZZZ，并依據(jù)該地址(109h)向左移位8比特后的高32比特(IJKL)，寫入該暫存器R18中，且將包含地址為10Dh處的存儲(chǔ)器內(nèi)容載入該讀取組合暫存器200(LDCR)中，故當(dāng)執(zhí)行完該LCE R18，[10Dh]指令后，暫存器R18的內(nèi)容為IJKL，該讀取組合暫存器200的內(nèi)容為LZZZ([LDCR]＝LZZZ)。
圖11是顯示本發(fā)明的另一運(yùn)用的示意圖，當(dāng)欲將一組未對(duì)齊資料(ABCD)載入至?xí)捍嫫鱎16中時(shí)，其是先執(zhí)行一LCB[101h]指令，以將該存儲(chǔ)裝置100中的位于地址為101h處的資料(ZABC)先載入該讀取組合暫存器200(LDCR)中，執(zhí)行完該LCB[101h]指令后，該讀取組合暫存器200的內(nèi)容為ZABC([LDCR]＝ZABC)。
再執(zhí)行一LCE R16，[105h]指令，以將地址包含為105h處的存儲(chǔ)器內(nèi)容(D)與該讀取組合暫存器200(LDCR)中內(nèi)容(ZABC)結(jié)合為ZABCDZZZ，并依據(jù)該地址(105h)向左移位8比特后的高32比特(ABCD)，寫入該暫存器R16中，并將包含地址為105h處的存儲(chǔ)器內(nèi)容載入該讀取組合暫存器200(LDCR)中，故當(dāng)執(zhí)行完該LCE R16，[105h]指令后，暫存器R16的內(nèi)容為ABCD，該讀取組合暫存器200的內(nèi)容為DZZZ([LDCR]＝DZZZ)。
由上述的說明可知，若所需讀取的未對(duì)齊資料長度為n個(gè)字組，本發(fā)明的技術(shù)只需(n+1)個(gè)指令就能描述讀取動(dòng)作，不僅可減短程序碼，同時(shí)只需(n+1)個(gè)指令周期就能完成讀取動(dòng)作，亦大幅提高執(zhí)行效率。而且不會(huì)對(duì)同一存儲(chǔ)器與暫存器位置作重復(fù)讀寫，使處理機(jī)管線遲滯(Stall)可能性降低，由于對(duì)同一存儲(chǔ)器位置只作一次必要的讀取，節(jié)省總線頻寬，使總線頻寬使用能達(dá)最佳化。
綜上所陳，本發(fā)明無論就目的、手段及功效，均不同于已知技術(shù)的特征，實(shí)為一極具實(shí)用價(jià)值的發(fā)明。惟應(yīng)注意的是，上述諸多實(shí)施例僅是為了便于說明而舉例而已，本發(fā)明所主張的權(quán)利范圍自應(yīng)以申請(qǐng)專利范圍所述為準(zhǔn)，而非僅限于上述實(shí)施例。
權(quán)利要求
1.一種處理器中讀取未對(duì)齊資料的方法，其特征在于，其中，未對(duì)齊資料是儲(chǔ)存在一存儲(chǔ)裝置，該存儲(chǔ)裝置具有由字組邊界所分隔的復(fù)數(shù)個(gè)m比特的字組，該未對(duì)齊資料被字組邊界分隔為第一部份、第二部份及第三部份，該方法主要包含一起始擷取步驟，是執(zhí)行一第一指令，以由包含該第一部份的該存儲(chǔ)裝置處，擷取一第一字組；一中繼擷取步驟，是執(zhí)行一第二指令，以由包含該第二部份的該存儲(chǔ)裝置處，擷取一第二字組；一第一移位步驟，是將該第一字組與該第二字組串接，并移位至第一位置；一結(jié)束擷取步驟，是執(zhí)行一第三指令，以由包含該第三部份的該存儲(chǔ)裝置處，擷取一第三字組；以及一第二移位步驟，是將該第二字組與該第三字組串接，并移位至第一位置。
2.如權(quán)利要求1所述的處理器中讀取未對(duì)齊資料的方法，其特征在于，其還包含一連續(xù)中繼擷取步驟，是將該第二字組取代該第一字組，并執(zhí)行一第二指令，以由包含該第二部份的該存儲(chǔ)裝置處，擷取一第二字組；一第三移位步驟，是將該第一字組與該第二字組串接，并移位至第一位置。
3.如權(quán)利要求1所述的處理器中讀取未對(duì)齊資料的方法，其特征在于，其中移位步驟為平移方式。
4.如權(quán)利要求1所述的處理器中讀取未對(duì)齊資料的方法，其特征在于，其中移位步驟為旋轉(zhuǎn)方式。
5.如權(quán)利要求1所述的處理器中讀取未對(duì)齊資料的方法，其特征在于，其中，該第一部份及第三部份是小于m比特。
6.如權(quán)利要求1所述的處理器中讀取未對(duì)齊資料的方法，其特征在于，其中，該第一部份是等于m比特。
7.如權(quán)利要求2所述的處理器中讀取未對(duì)齊資料的方法，其特征在于，其中，m為32。
8.如權(quán)利要求7所述的處理器中讀取未對(duì)齊資料的方法，其特征在于，其中，該第一移位步驟、該第二移位步驟及該第三移位步驟是向左移位8比特。
9.如權(quán)利要求7所述的處理器中讀取未對(duì)齊資料的方法，其特征在于，其中，該第一移位步驟、該第二移位步驟及該第三移位步驟是向左移位16比特。
10.如權(quán)利要求7所述的處理器中讀取未對(duì)齊資料的方法，其特征在于，其中，該第一移位步驟、該第二移位步驟及該第三移位步驟是向左移位24比特。
11.一種處理器中讀取未對(duì)齊資料的方法，其中，未對(duì)齊資料是儲(chǔ)存在一存儲(chǔ)裝置，該存儲(chǔ)裝置具有由字組邊界所分隔的復(fù)數(shù)個(gè)m比特的字組，該未對(duì)齊資料被字組邊界分隔為第一部份及第二部份，其特征在于，該方法主要包含一起始擷取步驟，是執(zhí)行一第一指令，以由包含該第一部份的該存儲(chǔ)裝置處，擷取一第一字組；一結(jié)束擷取步驟，是執(zhí)行一第二指令，以由包含該第二部份的該存儲(chǔ)裝置處，擷取一第二字組；以及一第一移位步驟，是將該第一字組與該第二字組串接，并移位至第一位置。
12.如權(quán)利要求11所述的處理器中讀取未對(duì)齊資料的方法，其特征在于，其中移位步驟為平移方式。
13.如權(quán)利要求11所述的處理器中讀取未對(duì)齊資料的方法，其特征在于，其中移位步驟為旋轉(zhuǎn)方式。
14.如權(quán)利要求11所述的處理器中讀取未對(duì)齊資料的方法，其特征在于，其中，該第一部份及第二部份是小于m比特。
15.如權(quán)利要求11所述的處理器中讀取未對(duì)齊資料的方法，其特征在于，其中，該第一部份是等于m比特。
16.如權(quán)利要求11所述的處理器中讀取未對(duì)齊資料的方法，其特征在于，其中，m為32。
17.如權(quán)利要求16所述的處理器中讀取未對(duì)齊資料的方法，其特征在于，其中，該第一移位步驟及該第二移位步驟是向左移位8比特。
18.如權(quán)利要求16所述的處理器中讀取未對(duì)齊資料的方法，其特征在于，其中，該第一移位步驟及該第二移位步驟是向左移位16比特。
19.如權(quán)利要求16所述的處理器中讀取未對(duì)齊資料的方法，其特征在于，其中，該第一移位步驟及該第二移位步驟是向左移位24比特。
20.一種處理器中讀取未對(duì)齊資料的裝置，其特征在于，其中，未對(duì)齊資料是儲(chǔ)存在一存儲(chǔ)裝置，其被字組邊界分隔為第一部份、第二部份及第三部份，該存儲(chǔ)裝置具有由字組邊界所分隔的復(fù)數(shù)個(gè)m比特的字組，該裝置主要包含一讀取組合暫存器，其是耦合至該存儲(chǔ)裝置，以暫存由該存儲(chǔ)裝置所讀取的資料；一移位裝置，其是耦合至該讀取組合暫存器及該存儲(chǔ)裝置，以依據(jù)該未對(duì)齊資料的儲(chǔ)存地址，而對(duì)該讀取組合暫存器及該存儲(chǔ)裝置進(jìn)行移位；以及一控制裝置，是由包含該第一部份的該存儲(chǔ)裝置處，擷取一第一字組并暫存至該讀取組合暫存器；由包含該第二部份的該存儲(chǔ)裝置處，擷取一第二字組，而以該移位裝置將該第一字組與該第二字組串接，并移位至第一位置；再由包含該第三部份的該存儲(chǔ)裝置處，擷取一第三字組，而以該移位裝置將該第二字組與該第三字組串接，并移位至第一位置。
21.如權(quán)利要求20所述的處理器中讀取未對(duì)齊資料的裝置，其特征在于，其中移位裝置的移位方式為平移移位。
22.如權(quán)利要求20所述的處理器中讀取未對(duì)齊資料的裝置，其特征在于，其中移位裝置的移位方式為旋轉(zhuǎn)移位。
23.如權(quán)利要求20所述的處理器中讀取未對(duì)齊資料的裝置，其特征在于，其中，該第一部份及第三部份是小于m比特。
24.如權(quán)利要求20所述的處理器中讀取未對(duì)齊資料的裝置，其特征在于，其中，該第一部份是等于m比特。
25.如權(quán)利要求20所述的處理器中讀取未對(duì)齊資料的裝置，其特征在于，其中，m為32。
26.如權(quán)利要求20所述的處理器中讀取未對(duì)齊資料的裝置，其特征在于，其中，該移位裝置是向左移位8比特。
27.如權(quán)利要求20所述的處理器中讀取未對(duì)齊資料的裝置，其特征在于，其中，該移位裝置是向左移位16比特。
28.如權(quán)利要求20所述的處理器中讀取未對(duì)齊資料的裝置，其特征在于，其中，該移位裝置是向左移位24比特。
全文摘要
本發(fā)是提出一種處理器中讀取未對(duì)齊資料的裝置及方法，未對(duì)齊資料是儲(chǔ)存在一存儲(chǔ)裝置，一讀取組合暫存器耦合至存儲(chǔ)裝置，以暫存所讀取的資料；一移位裝置耦合至讀取組合暫存器及存儲(chǔ)裝置，以依據(jù)儲(chǔ)存地址，而對(duì)讀取組合暫存器及存儲(chǔ)裝置進(jìn)行移位；該控制裝置擷取一第一字組并暫存至該讀取組合暫存器，并擷取一第二字組，該移位裝置將該第一字組與該第二字組串接，并移位至第一位置，該控制裝置擷取一第三字組，該移位裝置將該第二字組與該第三字組串接，并移位至第一位置。
文檔編號(hào)G06F12/02GK1632741SQ200310122428
公開日2005年6月29日 申請(qǐng)日期2003年12月23日 優(yōu)先權(quán)日2003年12月23日
發(fā)明者梁伯嵩 申請(qǐng)人:凌陽科技股份有限公司