專利名稱：計(jì)算機(jī)主機(jī)板輸出入端口的測(cè)試裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明有關(guān)于計(jì)算機(jī)主機(jī)板的測(cè)試，特別是指一種能夠測(cè)試計(jì)算機(jī)主機(jī)板上各種輸出入端口的測(cè)試裝置。
背景技術(shù)：
雖然中央處理器(CPU)執(zhí)行了大多數(shù)的運(yùn)算工作，但卻是主機(jī)板(motherboard)將所有必要的零組件整合在一起而讓中央處理器搖身一變成為現(xiàn)代的個(gè)人計(jì)算機(jī)。計(jì)算機(jī)主機(jī)板一般包括了多個(gè)輸出入端(input/output port，以下簡(jiǎn)稱I/O端)來(lái)連接各種外圍裝置，而這些I/O端口會(huì)安排在個(gè)人計(jì)算機(jī)上。在計(jì)算機(jī)主機(jī)板的設(shè)計(jì)期間或制造的最后階段須盡可能的測(cè)試每個(gè)I/O端，其中某些有限度的功能測(cè)試可由基本輸出-輸入系統(tǒng)(Basic Input-Output System，以下簡(jiǎn)稱BIOS)中的例程(routine)來(lái)進(jìn)行，而BIOS系一種低階軟件其控制著主機(jī)板上的裝置，在電源開啟或系統(tǒng)重置時(shí)，中央處理器會(huì)先執(zhí)行BIOS碼，而BIOS碼是儲(chǔ)存在計(jì)算機(jī)主機(jī)板上的非揮發(fā)性內(nèi)存，一般BIOS碼會(huì)先執(zhí)行所謂的″開機(jī)自我測(cè)試″(power-up self test，POST)來(lái)對(duì)基本的硬件進(jìn)行一連串的診斷測(cè)試以確保其運(yùn)作正常，BIOS還會(huì)對(duì)基本的硬件運(yùn)作以及視訊的功能進(jìn)行必要的初始化，然后尋找操作系統(tǒng)，例如Microsoft Windows、Linux，再開始執(zhí)行。
傳統(tǒng)上是在以窗口為基礎(chǔ)的操作系統(tǒng)環(huán)境下執(zhí)行廣泛的診斷測(cè)試程序來(lái)檢驗(yàn)計(jì)算機(jī)的各個(gè)部份，遺憾的是，上述方式在測(cè)試計(jì)算機(jī)主機(jī)板的I/O端口上卻有許多缺點(diǎn)。雖然BIOS碼可以在系統(tǒng)層次提供某種程度的輸出入測(cè)試，但其診斷能力卻十分有限，僅僅提供了問(wèn)題發(fā)生的訊息而很少能夠指出問(wèn)題為何或問(wèn)題何在；另外，受測(cè)的計(jì)算機(jī)主機(jī)板必須從儲(chǔ)存媒體加載操作系統(tǒng)以便執(zhí)行診斷程序，如此將耗費(fèi)掉大量的時(shí)間。綜合觀之，傳統(tǒng)測(cè)試計(jì)算機(jī)主機(jī)板I/O端口的方式不是過(guò)于簡(jiǎn)單而無(wú)法提供必要的信息，就是太過(guò)復(fù)雜而浪費(fèi)時(shí)間，除此之外，亦沒有一種整合性的測(cè)試套件來(lái)測(cè)試當(dāng)今個(gè)人計(jì)算機(jī)常用的I/O端口。
有鑒于此，亟需一種通用的測(cè)試套件以有效地測(cè)試計(jì)算機(jī)主機(jī)板上常用的I/O端。這種通用的測(cè)試套件必須非常簡(jiǎn)單并且能根據(jù)受測(cè)I/O端的特性來(lái)快速地測(cè)試各種I/O端，再者，這種通用的測(cè)試套件還必須能將發(fā)生問(wèn)題的I/O端其不正常的每支引腳正確地顯現(xiàn)出來(lái)。

發(fā)明內(nèi)容
本發(fā)明針對(duì)于一種計(jì)算機(jī)主機(jī)板輸出入端口的測(cè)試裝置；根據(jù)本發(fā)明，該裝置包括一電路板、第一連接器、第二連接器、第一測(cè)試電路以及第二測(cè)試電路。第一連接器設(shè)置在該電路板上，其至少包含多個(gè)并行接口數(shù)據(jù)引腳、多個(gè)并行接口狀態(tài)引腳以及多個(gè)并行接口控制引腳，本發(fā)明的測(cè)試裝置以第一連接器與計(jì)算機(jī)主機(jī)板上的并行端口其相對(duì)應(yīng)的引腳建立電氣上的連結(jié)；第一測(cè)試電路耦接于該第一連接器，其至少包含一邏輯裝置耦接于該些并行接口數(shù)據(jù)引腳以及該些并行接口控制引腳當(dāng)作輸入，該邏輯裝置將其輸入進(jìn)行邏輯運(yùn)算且輸出一組邏輯訊號(hào)給該些并行接口狀態(tài)引腳其中的一部份。第二連接器設(shè)置在該電路板上，其至少包含一對(duì)通用串行總線(Universal SerialBus，USB)接口差動(dòng)數(shù)據(jù)訊號(hào)引腳，用來(lái)與計(jì)算機(jī)主機(jī)板上的USB端口其相對(duì)應(yīng)的引腳建立電氣上的連結(jié)；第二測(cè)試電路耦接于該第二連接器，用以設(shè)定該對(duì)USB接口差動(dòng)數(shù)據(jù)訊號(hào)引腳成為不同于受測(cè)計(jì)算機(jī)主機(jī)板其USB端口默認(rèn)值的狀態(tài)。
本發(fā)明還揭示一種測(cè)試計(jì)算機(jī)主機(jī)板輸出入端口的通用測(cè)試套件，該通用測(cè)試套件用來(lái)連接到受測(cè)計(jì)算機(jī)主機(jī)板的多個(gè)輸出入端，這些輸出入端其中至少包含一并行端以及一USB端。受測(cè)的計(jì)算機(jī)主機(jī)板主要還有一非揮發(fā)性內(nèi)存以及一中央處理器，非揮發(fā)性內(nèi)存用來(lái)儲(chǔ)存測(cè)試碼以取代原本的BIOS碼，而中央處理器則以該非揮發(fā)性內(nèi)存中的測(cè)試碼進(jìn)行開機(jī)，并且執(zhí)行該測(cè)試碼對(duì)受測(cè)計(jì)算機(jī)主機(jī)板上的該些輸出入端進(jìn)行測(cè)試。另一方面，通用測(cè)試套件還至少包含一電路板、第一連接器、第二連接器、第一測(cè)試電路以及第二測(cè)試電路。第一連接器至少包含多個(gè)并行接口數(shù)據(jù)引腳、多個(gè)并行接口狀態(tài)引腳以及多個(gè)并行接口控制引腳，本發(fā)明的通用測(cè)試套件以第一連接器與計(jì)算機(jī)主機(jī)板上的并行端口其相對(duì)應(yīng)的引腳建立電氣上的連結(jié)；第一測(cè)試電路耦接于該第一連接器，其至少包含一邏輯裝置耦接于該些并行接口數(shù)據(jù)引腳以及該些并行接口控制引腳當(dāng)作輸入，該邏輯裝置將其輸入進(jìn)行邏輯運(yùn)算且輸出一組邏輯訊號(hào)給該些并行接口狀態(tài)引腳其中的一部份。第二連接器至少包含一對(duì)USB接口差動(dòng)數(shù)據(jù)訊號(hào)引腳，用來(lái)與計(jì)算機(jī)主機(jī)板上的USB端口其相對(duì)應(yīng)的引腳建立電氣上的連結(jié)；第二測(cè)試電路耦接于該第二連接器，其中，第一電阻耦接于該對(duì)USB接口差動(dòng)數(shù)據(jù)訊號(hào)引腳其中的一引腳以及第一電壓源之間，第二電阻耦接于該對(duì)USB接口差動(dòng)數(shù)據(jù)訊號(hào)引腳其中的另一引腳以及第二電壓源之間，而第三電阻則耦接于該對(duì)USB接口差動(dòng)數(shù)據(jù)訊號(hào)引腳之間，基本上，第一、第二和第三電阻是以串聯(lián)方式連接，藉此設(shè)定該對(duì)USB接口差動(dòng)數(shù)據(jù)訊號(hào)引腳成為不同于受測(cè)計(jì)算機(jī)主機(jī)板其USB端口默認(rèn)值的狀態(tài)。
為進(jìn)一步說(shuō)明本發(fā)明的上述目的、結(jié)構(gòu)特點(diǎn)和效果，以下將結(jié)合附圖對(duì)本發(fā)明進(jìn)行詳細(xì)的描述。


圖1是根據(jù)本發(fā)明的測(cè)試裝置連接至示范用的計(jì)算機(jī)主機(jī)板的方塊示意圖；圖2A是根據(jù)本發(fā)明用來(lái)測(cè)試計(jì)算機(jī)主機(jī)板上的鍵盤連接端口的電路示意圖；圖2B是根據(jù)本發(fā)明用來(lái)測(cè)試計(jì)算機(jī)主機(jī)板上的PS/2鼠標(biāo)連接端口的電路示意圖；圖2C是根據(jù)本發(fā)明用來(lái)測(cè)試計(jì)算機(jī)主機(jī)板上的USB端口的電路示意圖；圖2D是根據(jù)本發(fā)明用來(lái)測(cè)試計(jì)算機(jī)主機(jī)板上的并行端口的電路示意圖；圖2E、2F是根據(jù)本發(fā)明用來(lái)測(cè)試計(jì)算機(jī)主機(jī)板上的串行端口的電路示意圖；圖2G是根據(jù)本發(fā)明用來(lái)測(cè)試計(jì)算機(jī)主機(jī)板上的游戲端口的電路示意圖；圖2H是根據(jù)本發(fā)明用來(lái)測(cè)試計(jì)算機(jī)主機(jī)板上的音訊端口的電路示意圖；圖2I是根據(jù)本發(fā)明用來(lái)測(cè)試計(jì)算機(jī)主機(jī)板上的網(wǎng)絡(luò)端口的電路示意圖；圖3是根據(jù)本發(fā)明用來(lái)測(cè)試計(jì)算機(jī)主機(jī)板的主要步驟流程圖；圖4是根據(jù)本發(fā)明游戲端口用的測(cè)試?yán)唐渲饕襟E流程圖；圖5A~5D是根據(jù)本發(fā)明并行端口用的測(cè)試?yán)唐渲饕襟E流程圖；
圖6A~6C是根據(jù)本發(fā)明串行端口用的測(cè)試?yán)唐渲饕襟E流程圖；圖7是根據(jù)本發(fā)明USB端口用的測(cè)試?yán)唐渲饕襟E流程圖；圖8是根據(jù)本發(fā)明網(wǎng)絡(luò)端口用的測(cè)試?yán)唐渲饕襟E流程圖；圖9是根據(jù)本發(fā)明音訊端口用的測(cè)試?yán)唐渲饕襟E流程圖；圖10是根據(jù)本發(fā)明鍵盤連接端口用的測(cè)試?yán)唐渲饕襟E流程圖；以及圖11是根據(jù)本發(fā)明PS/2鼠標(biāo)連接端口用的測(cè)試?yán)唐渲饕襟E流程圖。
具體實(shí)施例方式
為使本發(fā)明的上述目的、特征和優(yōu)點(diǎn)能更明顯易懂，下文特舉一較佳實(shí)施例，并配合附圖，作詳細(xì)說(shuō)明如下圖1所示是示范用的計(jì)算機(jī)主機(jī)板100連接至本發(fā)明的測(cè)試裝置200，計(jì)算機(jī)主機(jī)板100具有包含了北橋(North Bridge)110以及南橋(South Bridge)118的芯片組，其中″橋″這個(gè)字所指的是將多個(gè)總線(bus)連結(jié)在一起的裝置，北橋110做為中央處理器102、內(nèi)存次系統(tǒng)106、繪圖控制器114以及南橋118的接駁轉(zhuǎn)運(yùn)點(diǎn)，將中央處理器102的前端總線(front side bus，F(xiàn)SB)104接至內(nèi)存總線108、AGP圖形總線112以及南、北橋間專屬的互聯(lián)通道116；而南橋118簡(jiǎn)單的說(shuō)整合了各種輸出入控制器、提供接口以連接外圍裝置及總線，并且透過(guò)互聯(lián)信道116將數(shù)據(jù)在南橋118、北橋110間傳遞，計(jì)算機(jī)主機(jī)板100上則具有數(shù)個(gè)連接外圍裝置的I/O端口130～148。舉例而言南橋118整合了鍵盤和PS/2鼠標(biāo)控制器、通用串行總線(Universal Serial Bus，USB)控制器、IEEE1394控制器來(lái)分別支持鍵盤連接端口130、PS/2鼠標(biāo)連接端口132、IEEE 1394端136以及兩個(gè)USB端134；主機(jī)板100上內(nèi)建的超級(jí)I/O芯片122經(jīng)由LPC總線120連至南橋118，其支持了并行端138、游戲端144以及兩個(gè)串行端140、142；南橋118還可能提供一個(gè)特別的接口給音訊控制器126以支持音訊端口146，音訊端口146包括立體聲輸出(LINE_OUT_L、LINE_OUT_R)、立體聲輸入(LINE_IN_L、LINE_IN_R)以及麥克風(fēng)輸入(MIC_IN)；由網(wǎng)絡(luò)控制器128所驅(qū)動(dòng)的網(wǎng)絡(luò)端口148一般是經(jīng)由PCI總線連至南橋118；此外，非揮發(fā)性內(nèi)存124一般是直接、或經(jīng)由LPC總線120連至南橋118，非揮發(fā)性內(nèi)存124通常儲(chǔ)存著稱為低階軟件的BIOS碼。雖然圖1以計(jì)算機(jī)主機(jī)板100當(dāng)作范例，然其并非將本發(fā)明限制于任何特定的計(jì)算機(jī)主機(jī)板。
繼續(xù)參考圖1，本發(fā)明的測(cè)試裝置200其主要部份的電路板170整合了數(shù)個(gè)測(cè)試模塊180～198來(lái)測(cè)試相關(guān)的I/O端口，這些模塊包括鍵盤連接端口用的測(cè)試模塊180、PS/2鼠標(biāo)連接端口用的測(cè)試模塊182、USB端口用的測(cè)試模塊184、IEEE 1394端口用的測(cè)試模塊186、并行端口用的測(cè)試模塊188、串行端口用的測(cè)試模塊190和192、游戲端口用的測(cè)試模塊194、音訊端口用的測(cè)試模塊196以及網(wǎng)絡(luò)端口用的測(cè)試模塊198。在進(jìn)行測(cè)試之前先將測(cè)試裝置200上的各測(cè)試模塊180～198以適當(dāng)?shù)睦|線150～168連接到受測(cè)計(jì)算機(jī)主機(jī)板100上的對(duì)應(yīng)I/O端；另一種實(shí)施例則是將測(cè)試裝置200直接連在受測(cè)計(jì)算機(jī)主機(jī)板100的I/0端口上。在進(jìn)行相關(guān)的測(cè)試時(shí)，先將非揮發(fā)性內(nèi)存124中原本BIOS碼以本發(fā)明的測(cè)試碼取代，藉由測(cè)試碼對(duì)計(jì)算機(jī)主機(jī)板100進(jìn)行初始化并測(cè)試其I/O端。本發(fā)明的測(cè)試裝置200以及測(cè)試碼統(tǒng)稱為通用的測(cè)試套件，而為說(shuō)明方便起見，計(jì)算機(jī)主機(jī)板100此后稱為受測(cè)裝置(device under test，簡(jiǎn)稱DUT)。
圖2A～2I詳細(xì)說(shuō)明了測(cè)試裝置200所整合的各測(cè)試模塊。如圖2A所示，鍵盤連接端口用的測(cè)試模塊180本身即由一鍵盤連接器202所構(gòu)成，鍵盤連接器202設(shè)置在電路板170上，用來(lái)與DUT 100上的鍵盤連接端口130其相對(duì)應(yīng)的引腳建立電氣上的連結(jié)。根據(jù)一般鍵盤連接器的引腳分配規(guī)則(pinassignment)，在連接器202第1腳的KB_CLK訊號(hào)會(huì)被回授到連接器202第2腳的KB_DATA訊號(hào)，亦即鍵盤接口數(shù)據(jù)訊號(hào)引腳(第2腳)與鍵盤接口時(shí)鐘訊號(hào)引腳(第1腳)耦接在一起而形成環(huán)回連結(jié)(loop-back connection)204；此外，連接器202的第4、5腳分別是接地(ground)及電源引腳，如圖示，發(fā)光二極管(Light Emitting Diode)DD1以及電阻R1串聯(lián)在鍵盤連接器202的第4腳和第5腳之間，而發(fā)光二極管DD2以及電阻R2則串聯(lián)在鍵盤連接器202的第5腳和系統(tǒng)接地GND之間，藉此可以由發(fā)光二極管DD1及DD2來(lái)顯示第4腳和第5腳是否正常。
現(xiàn)在參考圖2B，PS/2鼠標(biāo)連接端口用的測(cè)試模塊182本身即由一PS/2鼠標(biāo)連接器212所構(gòu)成，PS/2鼠標(biāo)連接器212系設(shè)置在電路板170上，用來(lái)與DUT 100上的PS/2鼠標(biāo)連接端口132其相對(duì)應(yīng)的引腳建立電氣上的連結(jié)。根據(jù)一般PS/2鼠標(biāo)連接器的引腳分配規(guī)則，在連接器212第5腳的PS/2_CLK訊號(hào)會(huì)被回授到連接器212第1腳的PS/2_DATA訊號(hào)，亦即PS/2接口數(shù)據(jù)訊號(hào)引腳(第1腳)與PS/2接口時(shí)鐘訊號(hào)引腳(第5腳)耦接在一起而形成環(huán)回連結(jié)214；此外，連接器212的第3、6腳分別是接地及電源引腳，如圖示，發(fā)光二極管DD3以及電阻R3串聯(lián)在PS/2鼠標(biāo)連接器212的第6腳和第3腳之間，而發(fā)光二極管DD4以及電阻R4則串聯(lián)在PS/2鼠標(biāo)連接器212的第6腳和系統(tǒng)接地GND之間，藉此可以由發(fā)光二極管DD3及DD4來(lái)顯示第3腳和第6腳是否正常。
參考圖2C，兩個(gè)USB端口用的測(cè)試模塊184其包括了第一USB連接器222及其關(guān)聯(lián)的測(cè)試電路224、第二USB連接器222′及其關(guān)聯(lián)的測(cè)試電路224′。第一、第二USB連接器222和222′系設(shè)置在電路板170上，用來(lái)與DUT 100上的兩個(gè)USB端134其相對(duì)應(yīng)的引腳建立電氣上的連結(jié)。根據(jù)標(biāo)準(zhǔn)USB連接器的引腳分配規(guī)則，USB連接器222的第2、3腳提供一對(duì)USB接口差動(dòng)數(shù)據(jù)訊號(hào)D+和D-，而USB連接器222的第1腳則是用來(lái)接受供應(yīng)電源的電源引腳、第4腳則用來(lái)接地的接地引腳。在測(cè)試電路224中，電阻R7耦接于USB連接器222的第1腳以及D+引腳(第3腳)之間，電阻R9耦接于USB連接器222的第4腳以及D-引腳(第2腳)之間，而且電阻R8耦接于USB連接器222的第2、3腳之間，如圖示，電阻R7、R8和R9是以串聯(lián)方式連接，以此方式，測(cè)試電路224可將訊號(hào)引腳D+和D-設(shè)定為不同于受測(cè)計(jì)算機(jī)主機(jī)板其USB端口默認(rèn)值的狀態(tài)。為了能夠顯示第1腳和第4腳是否正常，發(fā)光二極管DD6以及電阻R6串聯(lián)在USB連接器222的第1腳和第4腳之間，而發(fā)光二極管DD5以及電阻R5則串聯(lián)在USB連接器222的第1腳和系統(tǒng)接地GND之間。如圖2C所示，第二USB連接器222′及其關(guān)聯(lián)的測(cè)試電路224′亦以同樣的方式配置。由于IEEE 1394端具有類似于USB的高速差動(dòng)訊號(hào)，因此依據(jù)本發(fā)明的原則，IEEE 1394端口用的測(cè)試模塊186應(yīng)該與測(cè)試模塊184相似。
現(xiàn)在參考圖2D，并行端口用的測(cè)試模塊188其包括了25腳的D型連接器232及其關(guān)聯(lián)的測(cè)試電路234。連接器232設(shè)置在電路板170上，用來(lái)與DUT100上的并行端136其相對(duì)應(yīng)的引腳建立電氣上的連結(jié)，包括了8支并行接口數(shù)據(jù)引腳、5支并行接口狀態(tài)引腳以及4支并行接口控制引腳。根據(jù)一般并行端口的引腳分配規(guī)則，連接器232的第2～9腳用來(lái)傳遞8位的D0～D7數(shù)據(jù)訊號(hào)，連接器232的第1、14、16、17腳分別用來(lái)傳遞STB、AFD、INIT以及SLIN控制訊號(hào)，而連接器232的第10～13和15腳則分別用來(lái)傳遞ACK、BUSY、P/E、SLCT以及ERR狀態(tài)訊號(hào)。測(cè)試電路234包括與非門(NANDgate)236a～236c，在實(shí)施例中，與非門236a～236c構(gòu)成了一個(gè)邏輯裝置。如圖示，與非門236a的四個(gè)輸入端分別耦接于并行接口數(shù)據(jù)引腳D0～D3(連接器232的第2～5腳)，其輸出端則耦接于(PAPER END)P/E狀態(tài)引腳(連接器232的第12腳)，與非門236a針對(duì)其輸入進(jìn)行NAND邏輯運(yùn)算，并將運(yùn)算后的結(jié)果由輸出端提供給連接器232的第12腳；與非門236b的四個(gè)輸入端分別耦接于并行接口數(shù)據(jù)引腳D4～D7(連接器232的第6～9腳)，其輸出端則耦接于SELECT(SLCT)狀態(tài)引腳(連接器232的第13腳)，與非門236b針對(duì)其輸入進(jìn)行NAND邏輯運(yùn)算，并將運(yùn)算后的結(jié)果由輸出端提供給連接器232的第1 3腳；同樣地，與非門236c的四個(gè)輸入端分別耦接于STB、AFD、INIT以及SLIN控制訊號(hào)(連接器232的第1、14、16、17腳)，其輸出端則耦接于ERROR(ERR)狀態(tài)引腳(連接器232的第15腳)，與非門236c針對(duì)其輸入進(jìn)行NAND邏輯運(yùn)算，并將運(yùn)算后的結(jié)果由輸出端提供給連接器232的第15腳。與非門236a～236c的所有輸入端均經(jīng)由提升(pull-up)電阻R10～R21耦接至系統(tǒng)的供應(yīng)電源Vcc，并且測(cè)試電路234將ACK及BUSY狀態(tài)引腳(連接器232的第10、11腳)接地。
參考圖2E，串行端口用的測(cè)試模塊190本身即由一9腳的D型連接器242所構(gòu)成，連接器242系設(shè)置在電路板170上，用來(lái)與DUT 100上的串行端140其相對(duì)應(yīng)的引腳建立電氣上的連結(jié)，包括了1支串行數(shù)據(jù)輸出引腳、1支串行數(shù)據(jù)輸入引腳、4支串行接口狀態(tài)引腳以及2支串行接口控制引腳。根據(jù)一般串行端口的引腳分配規(guī)則，在連接器242第4腳的DTR訊號(hào)會(huì)被回授到連接器242第1腳的DCD訊號(hào)以及第6腳的DSR訊號(hào)，亦即串行接口控制引腳DTR(第4腳)與串行接口狀態(tài)引腳DCD和DSR(第1、6腳)耦接在一起而形成環(huán)回連結(jié)244；同樣地，在連接器242第7腳的RTS訊號(hào)會(huì)被回授到連接器242第8腳的CTS訊號(hào)以及第9腳的RI訊號(hào)，亦即串行接口控制引腳RTS(第7腳)與串行接口狀態(tài)引腳CTS和RI(第8、9腳)耦接在一起而形成環(huán)回連結(jié)246；并且在連接器242第3腳的TXD訊號(hào)會(huì)被回授到連接器242第2腳的RXD訊號(hào)，亦即串行數(shù)據(jù)輸出引腳TXD(第3腳)與串行數(shù)據(jù)輸入引腳RXD(第2腳)耦接在一起而形成環(huán)回連結(jié)248；連接器242的第5腳則是耦接至系統(tǒng)接地GND。如圖2F所示，另一個(gè)串行端口用的測(cè)試模塊192同樣以上述的方式來(lái)配置。
參考圖2G，游戲端口用的測(cè)試模塊194其包括了15腳的D型連接器262及其關(guān)聯(lián)的測(cè)試電路264。連接器262系設(shè)置在電路板170上，用來(lái)與DUT 100上的游戲端144其相對(duì)應(yīng)的引腳建立電氣上的連結(jié)。根據(jù)一般游戲端口的引腳分配規(guī)則，連接器262的第2、14腳分別用來(lái)輸入第一按鍵訊號(hào)，第7、10腳分別用來(lái)輸入第二按鍵訊號(hào)，第3、11腳分別用來(lái)輸入X軸坐標(biāo)訊號(hào)，而第6、13腳分別用來(lái)輸入Y軸坐標(biāo)訊號(hào)；此外，連接器262的第1、8、9、15腳是用來(lái)接受供應(yīng)電源的電源引腳，連接器262的第4、5、12腳則是用來(lái)接地的接地引腳。測(cè)試電路264將連接器262上的游戲接口訊號(hào)引腳其中的一部份耦接至供應(yīng)電源，并且將游戲接口訊號(hào)引腳的其余部份接地，換言之，提升電阻R22耦接在連接器262的第1、3腳之間，提升電阻R23耦接在連接器262的第6、8腳之間，提升電阻R24耦接在連接器262的第9、11腳之間，且提升電阻R25耦接在連接器262的第13、15腳之間；另一方面，連接器262的第2、7、10、14腳則與第4、5腳耦接在一起，藉此將它們接地。連接器262的第12腳同樣需予以耦接至系統(tǒng)接地GND。
參考圖2H，音訊端口用的測(cè)試模塊196其包括了音訊連接器272及振蕩器274。連接器272設(shè)置在電路板170上，用來(lái)與DUT 100上的音訊端口端口146其相對(duì)應(yīng)的引腳建立電氣上的連結(jié)。實(shí)施例中的音訊連接器272采用麥克風(fēng)插座，如圖標(biāo)，連接器272的第1腳當(dāng)作音訊接口引腳，而其余的引腳則分別接到Vcc及GND。振蕩器274的輸出耦接至連接器272的音訊接口引腳，振蕩器274用來(lái)產(chǎn)生時(shí)鐘訊號(hào)以提供給連接器272的音訊接口引腳做為測(cè)試訊號(hào)TEST_CLK輸出。
參考圖2I，網(wǎng)絡(luò)端口用的測(cè)試模塊198本身即由一RJ-45連接器282所構(gòu)成，連接器282設(shè)置在電路板170上，用來(lái)與DUT 100上的網(wǎng)絡(luò)端口148其相對(duì)應(yīng)的引腳建立電氣上的連結(jié)。根據(jù)一般網(wǎng)絡(luò)端口的引腳分配規(guī)則，連接器282的第1、2腳形成一對(duì)傳送引腳TX+和TX-，而連接器282的第3、6腳則形成一對(duì)接收引腳RX+和RX-。如圖示，該對(duì)傳送引腳與該對(duì)接收引腳相對(duì)應(yīng)地耦接在一起，亦即TX+引腳(連接器282的第1腳)與RX+引腳(連接器282的第3腳)耦接在一起而形成環(huán)回連結(jié)284；TX-引腳(連接器282的第2腳)與RX-引腳(連接器282的第6腳)耦接在一起而形成環(huán)回連結(jié)286。
圖3的流程圖系測(cè)試DUT 100的主要步驟。DUT 100和本發(fā)明的測(cè)試裝置200在電源開啟后，DUT 100上的中央處理器102由非揮發(fā)性內(nèi)存124中的測(cè)試碼進(jìn)行開機(jī)，藉以執(zhí)行該測(cè)試碼對(duì)DUT 100上的I/O端130～148進(jìn)行測(cè)試(步驟S310)，并且在測(cè)試之前，只有DUT 100上的相關(guān)必要裝置如北橋110、內(nèi)存次系統(tǒng)106、繪圖控制器114以及南橋118會(huì)予以初始化，為加速測(cè)試的過(guò)程，中央處理器102還會(huì)將所有或部份的測(cè)試碼由非揮發(fā)性內(nèi)存124搬到內(nèi)存次系統(tǒng)106。接著呈現(xiàn)一提示選單列出全部可供測(cè)試的I/O端，以便讓測(cè)試人員以互動(dòng)方式挑選其中一個(gè)進(jìn)行測(cè)試(步驟S320)，本發(fā)明并不需要將操作系統(tǒng)加載。中央處理器102便執(zhí)行測(cè)試碼中對(duì)應(yīng)于受測(cè)I/O端口的測(cè)試?yán)蹋愿鶕?jù)受測(cè)I/O端的特性來(lái)進(jìn)行測(cè)試(步驟S330)，然后判定受測(cè)I/O端上每一引腳的狀態(tài)(步驟S340)。倘若受測(cè)I/O端口的每一訊號(hào)引腳均能正常運(yùn)作，則顯示一測(cè)試通過(guò)訊息(步驟S350)；倘若受測(cè)I/O端口之中存在至少一訊號(hào)引腳無(wú)法正常運(yùn)作，則顯示一測(cè)試失敗訊息且指出無(wú)法正常運(yùn)作的訊號(hào)引腳(步驟S360)。測(cè)試流程在步驟S350或S360之后回到步驟S320等候選擇另外的I/O端來(lái)開始下回新的測(cè)試。
接下來(lái)針對(duì)測(cè)試碼所包含的每一個(gè)測(cè)試?yán)踢M(jìn)行討論。倘若選到的受測(cè)I/O端是DUT 100的游戲端144，則對(duì)應(yīng)于游戲端口的測(cè)試?yán)虝?huì)予以執(zhí)行，參考圖4，先初始設(shè)定游戲端口144的I/O基地址(base address)，讀取一內(nèi)存區(qū)塊來(lái)檢出游戲端144引腳的診察值(步驟S410)，其中該內(nèi)存區(qū)塊內(nèi)具有數(shù)個(gè)始于上述I/O基地址的游戲端口緩存器，藉此以該內(nèi)存區(qū)塊中的數(shù)個(gè)位來(lái)檢查游戲端口140上的數(shù)支接口訊號(hào)引腳，而這些位直接反映了受測(cè)接口訊號(hào)引腳的目前狀態(tài)。再將上述內(nèi)存區(qū)塊中這些位與預(yù)先為各接口訊號(hào)引腳自外部設(shè)定的既定值進(jìn)行比較(步驟S420)，如圖2G所示，游戲端144的第3、6、11、13腳被測(cè)試裝置200的測(cè)試模塊194提升至供應(yīng)電源，故這幾支接口訊號(hào)引腳其外部設(shè)定的既定值為邏輯′1′，另一方面，游戲端144的第2、7、10、14腳被測(cè)試模塊194接地，故這幾支接口訊號(hào)引腳其外部設(shè)定的既定值為邏輯′0′。然后將內(nèi)存區(qū)塊中該些位所代表的診察值與預(yù)先為該些接口訊號(hào)引腳自外部設(shè)定的既定值進(jìn)行比較(步驟S430)，倘若檢出的診察值與外部設(shè)定的既定值相符，則判定游戲端144上的那些接口訊號(hào)引腳均能正常運(yùn)作(步驟S440)；否則測(cè)試?yán)虒⒅赋鲇螒蚨丝?44上的那支引腳有問(wèn)題(步驟S450)。
倘若選到的受測(cè)I/O端系DUT 100的并行端138，則對(duì)應(yīng)于并行端口的測(cè)試?yán)虝?huì)予以執(zhí)行。首先初始設(shè)定并行端口138的I/O基地址，其中并行端口的緩存器位在由I/O基地址開始的內(nèi)存區(qū)塊內(nèi)。參考圖5A，將第一位態(tài)樣(pattern)寫入至該內(nèi)存區(qū)塊中數(shù)個(gè)數(shù)據(jù)位的第一部份，而這些數(shù)據(jù)位的第一部份對(duì)應(yīng)于并行端所擁有的并行接口數(shù)據(jù)引腳D0～D3，以此方式，第一位態(tài)樣可自并行端的第2～5腳傳送出去(步驟S510)。在一既定的時(shí)間后，從上述內(nèi)存區(qū)塊讀取P/E狀態(tài)位，其對(duì)應(yīng)于并行端的PAPER END(P/E)狀態(tài)引腳，藉此檢出并行端第12腳的測(cè)試結(jié)果(步驟S512)。如圖2D所示，藉由測(cè)試裝置200上的測(cè)試模塊188，并行端口138的第2～5腳送出的第一位態(tài)樣經(jīng)NAND邏輯運(yùn)算的結(jié)果會(huì)回饋至并行端138的第12腳，因此可以根據(jù)讀到的P/E狀態(tài)位與寫入的第一位態(tài)樣之間的邏輯關(guān)系，檢查并行端口第12腳-PAPER END狀態(tài)引腳(步驟S514)。將一組第二位態(tài)樣輪流以一次一個(gè)的方式寫入至上述內(nèi)存區(qū)塊中那些數(shù)據(jù)位的第一部份，藉此自并行端的第2～5腳輪流以一次一個(gè)的方式傳送出這組第二位態(tài)樣(步驟S516)。在既定的時(shí)間之后，從上述內(nèi)存區(qū)塊讀取P/E狀態(tài)位以檢出在并行端第12腳上的NAND邏輯運(yùn)算結(jié)果(步驟S518)。重復(fù)步驟S516及S518，每一回根據(jù)步驟S518中讀到的P/E狀態(tài)位與對(duì)應(yīng)于步驟S516寫入的第二位態(tài)樣之間的關(guān)系，檢查并行接口數(shù)據(jù)引腳D0～D3的每支腳(步驟S520)。
參考圖5B，接下來(lái)再將第一位態(tài)樣寫入至內(nèi)存區(qū)塊中那些數(shù)據(jù)位的第二部份，而第二部份是對(duì)應(yīng)于并行端所擁有的并行接口數(shù)據(jù)引腳D4～D7，以此方式，第一位態(tài)樣可自并行端的第6～9腳傳送出去(步驟S522)。在既定的時(shí)間之后，從上述內(nèi)存區(qū)塊讀取SLCT狀態(tài)位，其對(duì)應(yīng)于并行端的SELECT(SLCT)狀態(tài)引腳，藉此檢出并行端第13腳的測(cè)試結(jié)果(步驟S524)。如圖2D所示，藉由測(cè)試裝置200上的測(cè)試模塊188，并行端口138的第6～9腳送出的第一位態(tài)樣經(jīng)NAND邏輯運(yùn)算的結(jié)果會(huì)回饋至并行端138的第13腳，因此可以根據(jù)讀到的SLCT狀態(tài)位與寫入的第一位態(tài)樣之間的邏輯關(guān)系，檢查并行端口第13腳一SELECT狀態(tài)引腳(步驟S526)。然后將該組第二位態(tài)樣輪流以一次一個(gè)的方式寫入至上述內(nèi)存區(qū)塊中那些數(shù)據(jù)位的第二部份，藉此自并行端的第6～9腳輪流以一次一個(gè)的方式傳送出這組第二位態(tài)樣(步驟S528)。在既定的時(shí)間之后，從上述內(nèi)存區(qū)塊讀取SLCT狀態(tài)位以檢出在并行端第13腳上的NAND邏輯運(yùn)算結(jié)果(步驟S530)。重復(fù)步驟S528及S530，每一回根據(jù)步驟S530中讀到的SLCT狀態(tài)位與對(duì)應(yīng)于步驟S528寫入的第二位態(tài)樣之間的關(guān)系，檢查并行接口數(shù)據(jù)引腳D4～D7的每支腳(步驟S532)。
參考圖5C，接下來(lái)將第一位態(tài)樣寫入至內(nèi)存區(qū)塊中的一組接口控制位，而該組接口控制位是對(duì)應(yīng)于并行端口所擁有的并行接口控制引腳STROBE(STB)、AUTO FEED(AFD)、INIT以及SLIN，以此方式，第一位態(tài)樣可自并行端的第1、14、16、17腳傳送出去(步驟S534)。在既定的時(shí)間之后，從上述內(nèi)存區(qū)塊讀取ERR狀態(tài)位，其對(duì)應(yīng)于并行端的ERROR(ERR)狀態(tài)引腳，藉此檢出并行端第1 5腳的測(cè)試結(jié)果(步驟S536)。如圖2D所示，藉由測(cè)試裝置200上的測(cè)試模塊188，并行端口138的第1、14、16、17腳送出的第一位態(tài)樣經(jīng)NAND邏輯運(yùn)算的結(jié)果會(huì)回饋至并行端138的第15腳，因此可以根據(jù)讀到的ERR狀態(tài)位與寫入的第一位態(tài)樣之間的邏輯關(guān)系，檢查并行端口第15腳-ERROR狀態(tài)引腳(步驟S538)。再將該組第二位態(tài)樣輪流以一次一個(gè)的方式寫入至上述內(nèi)存區(qū)塊中的該組接口控制位，藉此自并行端的第1、14、16、17腳輪流以一次一個(gè)的方式傳送出這組第二位態(tài)樣(步驟S540)。在既定的時(shí)間之后，從上述內(nèi)存區(qū)塊讀取ERR狀態(tài)位以檢出在并行端第15腳上的NAND邏輯運(yùn)算結(jié)果(步驟S542)。重復(fù)步驟S540及S542，每一回根據(jù)步驟S542中讀到的ERR狀態(tài)位與對(duì)應(yīng)于步驟S540寫入的第二位態(tài)樣之間的關(guān)系，檢查并行接口控制引腳STROBE、AUTO FEED、INIT以及SLIN的每支腳(步驟S544)。
現(xiàn)在參考圖5D，直接讀取內(nèi)存區(qū)塊中的ACK、BUSY狀態(tài)位，來(lái)檢出并行端138狀態(tài)引腳ACK及BUSY的診察值(步驟S546)。然后將讀到的ACK、BUSY狀態(tài)位分別與預(yù)先為并行端第10及11腳自外部設(shè)定的既定值進(jìn)行比較(步驟S548)，由于并行端138之第10、11腳已經(jīng)被測(cè)試裝置200上的測(cè)試模塊188接地，所以這兩支引腳其外部設(shè)定的既定值為邏輯′0′，因此可以很方便地判定比較的結(jié)果。倘若讀到的ACK、BUSY狀態(tài)位與外部設(shè)定的既定值相符，則判定并行端138的第10、11腳均能正常運(yùn)作；否則測(cè)試?yán)虒⒅赋霾⑿卸丝?38上的那支引腳有問(wèn)題(步驟S550)。
倘若選到的受測(cè)I/O端是DUT 100其串行端140、142二者之一，則對(duì)應(yīng)于串行端口的測(cè)試?yán)虝?huì)予以執(zhí)行。首先初始設(shè)定受測(cè)串行端口的I/O基地址，其中串行端口的緩存器位在由I/O基地址開始的內(nèi)存區(qū)塊內(nèi)。參考圖6A，接著將受測(cè)的串行端設(shè)定在一既定的傳輸波特率(baud rate)(步驟S610)。如圖2E及2F所示，串行端140、142分別藉由測(cè)試裝置200上的測(cè)試模塊190及192形成三個(gè)環(huán)回連結(jié)，因此可以利用閉回路測(cè)試來(lái)檢驗(yàn)。然后將一筆既定的數(shù)據(jù)寫入至上述內(nèi)存區(qū)塊中的串行接口控制位DTR，而這個(gè)控制位對(duì)應(yīng)于串行端口的串行接口控制引腳DTR，致使該筆既定數(shù)據(jù)由受測(cè)串行端口的第4腳傳送出去(步驟S612)。在一既定的時(shí)間后，從這個(gè)內(nèi)存區(qū)塊分別讀取串行接口狀態(tài)位DCD、DSR，而這兩個(gè)串行接口狀態(tài)位分別對(duì)應(yīng)于串行端口的串行接口狀態(tài)引腳DCD及DSR，藉此從受測(cè)串行端的第1、6腳接收數(shù)據(jù)(步驟S614)。再分別檢查串行接口狀態(tài)位DCD、DSR是否等于該筆既定的資料，以驗(yàn)證受測(cè)串行端的第1、6腳以及第4腳(步驟S616)。利用同樣的方式將那筆既定的數(shù)據(jù)寫入至上述內(nèi)存區(qū)塊中的串行接口控制位RTS，而這個(gè)控制位對(duì)應(yīng)于串行端口的串行接口控制引腳RTS，致使該筆既定數(shù)據(jù)由受測(cè)串行端口的第7腳傳送出去(步驟S618)。在既定的時(shí)間之后，從這個(gè)內(nèi)存區(qū)塊分別讀取串行接口狀態(tài)位CTS、RI，而這兩個(gè)串行接口狀態(tài)位分別對(duì)應(yīng)于串行端口的串行接口狀態(tài)引腳CTS及RI，藉此從受測(cè)串行端的第8、9腳接收數(shù)據(jù)(步驟S620)。參考圖6B，分別檢查串行接口狀態(tài)位CTS、RI是否等于該筆既定的資料，以驗(yàn)證受測(cè)串行端的第8、9腳以及第7腳(步驟S622)。接下來(lái)將受測(cè)串行端口相關(guān)的接收功能予以關(guān)閉(步驟S624)。然后將一位態(tài)樣寫入至上述內(nèi)存區(qū)塊中的一組傳送器數(shù)據(jù)位，藉此由受測(cè)串行端第3腳的串行數(shù)據(jù)輸出引腳TXD傳送出去(步驟S626)。在既定的時(shí)間之后，再將受測(cè)串行端口相關(guān)的接收功能予以啟用(步驟S628)。接著從上述內(nèi)存區(qū)塊讀取一組接收器數(shù)據(jù)位，藉此將輸入數(shù)據(jù)由受測(cè)串行端口第2腳的串行數(shù)據(jù)輸入引腳RXD接收進(jìn)來(lái)(步驟S630)。
現(xiàn)在參考圖6C，檢查上述內(nèi)存區(qū)塊中的該組接收器數(shù)據(jù)位是否與傳送的位態(tài)樣相符，以驗(yàn)證受測(cè)串行端的第2腳及第3腳(步驟S632)。若是受測(cè)串行端的TXD、RXD引腳在上述設(shè)定的傳輸波特率下能夠正常運(yùn)作，則進(jìn)一步執(zhí)行收發(fā)測(cè)試以驗(yàn)證受測(cè)串行端在不同傳輸波特率下的傳送、接收能力。如流程圖所示，將受測(cè)串行端設(shè)定在新的傳輸波特率(步驟S634)。以前述的方式再將受測(cè)串行端口相關(guān)之接收功能予以關(guān)閉(步驟S636)。其后將上述位態(tài)樣寫入至上述內(nèi)存區(qū)塊中的傳送器數(shù)據(jù)字節(jié)，藉此由受測(cè)串行端的第3腳傳送出去(步驟S638)。在既定的時(shí)間之后，再次將受測(cè)串行端口相關(guān)的接收功能予以啟用(步驟S640)。接著從上述內(nèi)存區(qū)塊讀取接收器數(shù)據(jù)字節(jié)，藉此將新的輸入數(shù)據(jù)由受測(cè)串行端口的第2腳接收進(jìn)來(lái)(步驟S642)。在這回設(shè)定的傳輸波特率下檢查收到的輸入數(shù)據(jù)是否與傳送的位態(tài)樣相符，以驗(yàn)證受測(cè)串行端(步驟S644)。如果受測(cè)串行端還有其它的傳輸波特率可以設(shè)定，則測(cè)試流程回到步驟S634來(lái)測(cè)試新的波特率(步驟S648)，重復(fù)上述步驟直到測(cè)試過(guò)受測(cè)串行端所有可設(shè)定的傳輸波特率。
倘若選到的受測(cè)I/O端系DUT 100的USB端134其中之一，則對(duì)應(yīng)于USB端口的測(cè)試?yán)虝?huì)予以執(zhí)行。參考圖7，先確認(rèn)受測(cè)USB端口的I/O基地址，讀取一內(nèi)存區(qū)塊來(lái)檢出USB端口的差動(dòng)數(shù)據(jù)訊號(hào)D+和D-(第2、3腳)的診察值(步驟S710)，其中該內(nèi)存區(qū)塊內(nèi)具有數(shù)個(gè)始于上述I/O基地址的USB端口緩存器，藉此以該內(nèi)存區(qū)塊中對(duì)應(yīng)的位來(lái)檢查USB端口的D+和D-引腳，而這些位直接反映了USB差動(dòng)數(shù)據(jù)訊號(hào)引腳的目前狀態(tài)。然后將上述內(nèi)存區(qū)塊中這些位與受測(cè)USB端口的默認(rèn)值做比較(步驟S720)，如圖2C所示，由于USB端口的差動(dòng)數(shù)據(jù)訊號(hào)對(duì)被測(cè)試裝置200的測(cè)試模塊184設(shè)定在與默認(rèn)值不同的狀態(tài)，因此從受測(cè)USB端的第2、3腳檢出的診察值正常應(yīng)不等于默認(rèn)值。接下來(lái)判斷內(nèi)存區(qū)塊中該些位所代表的診察值是否不同于USB端口的默認(rèn)值(步驟S730)，倘若檢出的診察值與USB端口的默認(rèn)值不一致，則判定受測(cè)USB端的D+和D-引腳能正常運(yùn)作(步驟S740)；否則測(cè)試?yán)虒⒅赋鍪軠y(cè)USB端上的D+和D-引腳有問(wèn)題(步驟S750)。由于IEEE 1394端具有類似于USB的高速差動(dòng)訊號(hào)，因此依據(jù)本發(fā)明的原則，DUT 100的IEEE 1394端應(yīng)該也可以用類似的方式測(cè)試之。
倘若選到的受測(cè)I/O端口是DUT 100的網(wǎng)絡(luò)端口148，則對(duì)應(yīng)于網(wǎng)絡(luò)端口的測(cè)試?yán)虝?huì)予以執(zhí)行。首先針對(duì)網(wǎng)絡(luò)端口148掃瞄DUT 100上面的外圍總線(即PCI bus)，藉此搜尋網(wǎng)絡(luò)控制器，若是找到網(wǎng)絡(luò)端口148使用的網(wǎng)絡(luò)控制器，便讀取其制造商編號(hào)(vendor ID)以及裝置編號(hào)(device ID)，然后根據(jù)網(wǎng)絡(luò)控制器的制造商及裝置編號(hào)，判定是否可以支持這個(gè)網(wǎng)絡(luò)控制器的型式，若然，參考圖8，接著確認(rèn)受測(cè)網(wǎng)絡(luò)端口的I/O基地址(步驟S810)，并且檢查上述網(wǎng)絡(luò)控制器的MAC地址是否合法，其中由上述I/O基地址開始的內(nèi)存區(qū)塊包括數(shù)個(gè)的網(wǎng)絡(luò)端口緩存器。隨后讀取該內(nèi)存區(qū)塊來(lái)檢出網(wǎng)絡(luò)端口的傳送引腳TX+、TX-以及接收引腳RX+、RX-的診察值(步驟S820)。如圖2I所示，測(cè)試裝置200的測(cè)試模塊198一旦連上了網(wǎng)絡(luò)端口148便在其上形成一對(duì)環(huán)回連結(jié)，這將導(dǎo)致網(wǎng)絡(luò)端口148其狀態(tài)的改變，而上述內(nèi)存區(qū)塊中含有數(shù)個(gè)位直接反映了傳送引腳TX+、TX-以及接收引腳RX+、RX-的目前狀態(tài)，故可以用該內(nèi)存區(qū)塊中的這些位來(lái)檢查傳送引腳TX+、TX-以及接收引腳RX+、RX-(步驟S830)。接下來(lái)將上述內(nèi)存區(qū)塊中這些位所代表的診察值與受測(cè)網(wǎng)絡(luò)端口的默認(rèn)值做比較(步驟S840)，倘若檢出的診察值不同于網(wǎng)絡(luò)端口所對(duì)應(yīng)的默認(rèn)值，則判定受測(cè)網(wǎng)絡(luò)端口的傳送引腳TX+、TX-以及接收引腳RX+、RX-能正常運(yùn)作(步驟S850)；否則測(cè)試?yán)虒⒅赋鍪軠y(cè)網(wǎng)絡(luò)端口的傳送引腳TX+、TX-以及接收引腳RX+、RX-出現(xiàn)問(wèn)題(步驟S860)。
倘若選到的受測(cè)I/O端口是DUT 100的音訊端口146，則對(duì)應(yīng)于音訊端口的測(cè)試?yán)虝?huì)予以執(zhí)行。因?yàn)橐粲嵍丝?46通常具有麥克風(fēng)輸入(MIC_IN)、立體聲輸出(LINE_OUT_L及LINE_OUT_R)和立體聲輸入(LINE_IN_L及LINE_IN_R)，所以必須在測(cè)試之前將測(cè)試模塊196的連接器272接到音訊端口146的麥克風(fēng)輸入，并且把音訊端口146的立體聲輸出和立體聲輸入透過(guò)適當(dāng)?shù)睦|線連在一起，如圖2H所示，振蕩器274的輸出耦接至連接器272的音訊接口引腳以提供測(cè)試訊號(hào)TEST_CLK?，F(xiàn)在參考圖9，音訊端口146的MIC_IN引腳從測(cè)試裝置200的測(cè)試模塊196接收測(cè)試訊號(hào)TEST_CLK(步驟S910)。然后檢查在MIC_IN引腳收到的訊號(hào)是否持續(xù)不斷地變化(步驟S920)，若然，則判定音訊端口146的MIC_IN引腳能正常運(yùn)作(步驟S930)。接著自音訊端口146的LINE_OUT_L引腳傳送出一筆既定的測(cè)試數(shù)據(jù)(步驟S940)，隨后從音訊端口146的LINE_IN_L引腳接收一筆輸入數(shù)據(jù)(步驟S950)。將該筆既定測(cè)試數(shù)據(jù)與收到的輸入數(shù)據(jù)進(jìn)行比較，判斷音訊端口146的LINE_OUT_L以及LINE_IN_L引腳是否能夠正常運(yùn)作(步驟S960)。同樣地，自音訊端口146的LINE_OUT_R引腳傳送出同一筆既定的測(cè)試數(shù)據(jù)(步驟S970)，隨后從音訊端口146的LINE_IN_R引腳接收另一筆輸入數(shù)據(jù)(步驟S980)。將該筆既定測(cè)試數(shù)據(jù)與收到的輸入數(shù)據(jù)進(jìn)行比較，倘若在LINE_IN_R引腳上收到的輸入數(shù)據(jù)與送出的既定測(cè)試數(shù)據(jù)相符，則判定音訊端口146的LINE_OUT_R以及LINE_IN_R引腳均能正常運(yùn)作。
倘若選到的受測(cè)I/O端口是DUT 100的鍵盤連接端口130，則對(duì)應(yīng)于鍵盤連接端口的測(cè)試?yán)虝?huì)予以執(zhí)行。如圖2A所示，由于鍵盤連接端口130透過(guò)測(cè)試裝置200的測(cè)試模塊180將其KB_DATA引腳(第2腳)與KB_CLK引腳(第1腳)耦接在一起而形成環(huán)回連結(jié)，因此可以執(zhí)行閉回路的測(cè)試來(lái)驗(yàn)證鍵盤連接端口130?，F(xiàn)在參考圖10，首先自鍵盤連接端口130的KB_CLK引腳傳送出一筆既定的測(cè)試數(shù)據(jù)(步驟S1010)。隨后從鍵盤連接端口130的KB_DATA引腳接收一筆輸入數(shù)據(jù)(步驟S1020)。接下來(lái)將送出的既定測(cè)試數(shù)據(jù)與收到的輸入數(shù)據(jù)進(jìn)行比較(步驟S1030)。然后判斷送出和收到的數(shù)據(jù)是否一致(步驟S1040)，倘若收到的輸入數(shù)據(jù)與送出的既定測(cè)試數(shù)據(jù)相符，則判定鍵盤連接端口130的KB_CLK引腳及KB_DATA引腳均能正常運(yùn)作(步驟S1050)；否則測(cè)試?yán)虒⒅赋鍪軠y(cè)鍵盤連接端口130的KB_CLK引腳及KB_DATA引腳出現(xiàn)問(wèn)題(步驟S1060)。
倘若選到的受測(cè)I/O端是DUT 100的PS/2鼠標(biāo)連接端口132，則對(duì)應(yīng)于PS/2鼠標(biāo)連接端口的測(cè)試?yán)虝?huì)予以執(zhí)行。如圖2B所示，由于PS/2鼠標(biāo)連接端口132透過(guò)測(cè)試裝置200的測(cè)試模塊182將其PS/2_DATA引腳(第1腳)與PS/2_CLK引腳(第5腳)耦接在一起而形成環(huán)回連結(jié)，因此可以執(zhí)行閉回路的測(cè)試來(lái)驗(yàn)證PS/2鼠標(biāo)連接端口132?，F(xiàn)在參考圖11，首先自PS/2鼠標(biāo)連接端口132的PS/2_CLK引腳傳送出一筆既定的測(cè)試數(shù)據(jù)(步驟S1110)。隨后從PS/2鼠標(biāo)連接端口132的PS/2_DATA引腳接收一筆輸入數(shù)據(jù)(步驟S1120)。接下來(lái)將送出的既定測(cè)試數(shù)據(jù)與收到的輸入數(shù)據(jù)進(jìn)行比較(步驟S1130)。然后判斷送出和收到的數(shù)據(jù)是否一致(步驟S1140)，倘若收到的輸入數(shù)據(jù)與送出的既定測(cè)試數(shù)據(jù)相符，則判定PS/2鼠標(biāo)連接端口132的PS/2_CLK引腳及PS/2_DATA引腳均能正常運(yùn)作(步驟S1150)；否則測(cè)試?yán)虒⒅赋鍪軠y(cè)PS/2鼠標(biāo)連接端口132的PS/2_CLK引腳及PS/2_DATA引腳出現(xiàn)問(wèn)題(步驟S1160)。
綜合以上所述，本發(fā)明提出了一種能夠有效地測(cè)試計(jì)算機(jī)主機(jī)板上常用的I/O端口的測(cè)試裝置，這種裝置不僅簡(jiǎn)單并且可以根據(jù)受測(cè)I/O端的特性來(lái)快速地測(cè)試各種I/O端，再者，本發(fā)明的測(cè)試裝置還能將發(fā)生問(wèn)題的I/O端其不正常的每支引腳正確地顯現(xiàn)出來(lái)。
雖然本發(fā)明已以一具體實(shí)施例揭示如上，然其僅為了易于說(shuō)明本發(fā)明的技術(shù)內(nèi)容，而并非將本發(fā)明狹義地限定于該實(shí)施例，任何熟悉本技術(shù)領(lǐng)域者，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作些許的更動(dòng)與潤(rùn)飾，因此本發(fā)明的保護(hù)范圍當(dāng)視后附的申請(qǐng)專利范圍所界定者為準(zhǔn)。
權(quán)利要求
1.一種計(jì)算機(jī)主機(jī)板輸出入端口的測(cè)試裝置，至少包含一電路板；第一連接器，設(shè)置在該電路板上，其至少包含多個(gè)并行接口數(shù)據(jù)引腳、多個(gè)并行接口狀態(tài)引腳以及多個(gè)并行接口控制引腳，用來(lái)與一計(jì)算機(jī)主機(jī)板上的一并行端其相對(duì)應(yīng)的引腳建立電氣上的連結(jié)；第一測(cè)試電路，耦接于該第一連接器，其至少包含一邏輯裝置耦接于該些并行接口數(shù)據(jù)引腳以及該些并行接口控制引腳當(dāng)作輸入，該邏輯裝置將其輸入進(jìn)行邏輯運(yùn)算且輸出一組邏輯訊號(hào)給該些并行接口狀態(tài)引腳其中的一部份；第二連接器，設(shè)置在該電路板上，其至少包含一對(duì)通用串行總線接口差動(dòng)數(shù)據(jù)訊號(hào)引腳，用來(lái)與該計(jì)算機(jī)主機(jī)板上的一USB端其相對(duì)應(yīng)的引腳建立電氣上的連結(jié)；以及第二測(cè)試電路，耦接于該第二連接器，用來(lái)設(shè)定該對(duì)USB接口差動(dòng)數(shù)據(jù)訊號(hào)引腳成為不同于該計(jì)算機(jī)主機(jī)板其USB端口默認(rèn)值的狀態(tài)。
2.如權(quán)利要求1所述的計(jì)算機(jī)主機(jī)板輸出入端口的測(cè)試裝置，其特征在于，上述第一測(cè)試電路的上述邏輯裝置至少包含第一與非門，耦接于上述第一連接器的上述多個(gè)并行接口數(shù)據(jù)引腳其中的一部份當(dāng)作輸入進(jìn)行邏輯運(yùn)算，而輸出第一邏輯訊號(hào)給上述第一連接器的上述多個(gè)并行接口狀態(tài)引腳中的上述部份的第一引腳；第二與非門，耦接于上述第一連接器的上述多個(gè)并行接口數(shù)據(jù)引腳的其余部份當(dāng)作輸入進(jìn)行邏輯運(yùn)算，而輸出第二邏輯訊號(hào)給上述第一連接器的上述多個(gè)并行接口狀態(tài)引腳中的上述部份的第二引腳；以及第三與非門，耦接于上述第一連接器的上述多個(gè)并行接口控制引腳當(dāng)作輸入進(jìn)行邏輯運(yùn)算，而輸出第三邏輯訊號(hào)給上述第一連接器的上述多個(gè)并行接口狀態(tài)引腳中的上述部份的第三引腳；其中，該第一、該第二及該第三邏輯訊號(hào)構(gòu)成了上述邏輯訊號(hào)組以提供給上述多個(gè)并行接口狀態(tài)引腳中的上述部份。
3.如權(quán)利要求2所述的計(jì)算機(jī)主機(jī)板輸出入端口的測(cè)試裝置，其特征在于，上述第一測(cè)試電路將上述第一連接器的上述多個(gè)并行接口狀態(tài)引腳中的第四以及第五引腳耦接至上述第二電壓源，該第四及該第五引腳不包括在上述多個(gè)并行接口狀態(tài)引腳中的上述部份之內(nèi)。
4.如權(quán)利要求3所述的計(jì)算機(jī)主機(jī)板輸出入端口的測(cè)試裝置，其特征在于，上述多個(gè)并行接口狀態(tài)引腳中的上述部份的上述第一引腳是上述第一連接器的PAPER END狀態(tài)引腳，上述多個(gè)并行接口狀態(tài)引腳中的上述部份的上述第二引腳是上述第一連接器的一SELECT狀態(tài)引腳，上述多個(gè)并行接口狀態(tài)引腳中的上述部份的上述第三引腳是上述第一連接器的一ERROR狀態(tài)引腳，上述多個(gè)并行接口狀態(tài)引腳的上述第四引腳是上述第一連接器的ACK狀態(tài)引腳，而上述多個(gè)并行接口狀態(tài)引腳的上述第五引腳是上述第一連接器的一BUSY狀態(tài)引腳。
5.如權(quán)利要求4所述的計(jì)算機(jī)主機(jī)板輸出入端口的測(cè)試裝置，其特征在于，上述第一測(cè)試電路將上述第一連接器的上述ACK以及上述BUSY狀態(tài)引腳接地。
6.如權(quán)利要求2所述的計(jì)算機(jī)主機(jī)板輸出入端口的測(cè)試裝置，其特征在于，上述多個(gè)并行接口控制引腳包括上述第一連接器的一SLIN控制引腳、一INIT控制引腳、一AUTO FEED控制引腳以及一STROBE控制引腳。
7.如權(quán)利要求1所述的計(jì)算機(jī)主機(jī)板輸出入端口的測(cè)試裝置，其特征在于，上述第一電壓源是一供應(yīng)電源，而上述第二電壓源是一接地。
8.如權(quán)利要求1所述計(jì)算機(jī)主機(jī)板輸出入端口的測(cè)試裝置，其特征在于，還至少包含第三連接器，設(shè)置在上述電路板上，其至少包含多個(gè)游戲接口訊號(hào)引腳，用來(lái)與上述計(jì)算機(jī)主機(jī)板上的一游戲端其相對(duì)應(yīng)的引腳建立電氣上的連結(jié)；以及第三測(cè)試電路，耦接于該第三連接器，用來(lái)將該些游戲接口訊號(hào)引腳其中的一部份經(jīng)由多個(gè)提升電阻耦接至上述第一電壓源，并且將該些游戲接口訊號(hào)引腳的其余部份耦接至上述第二電壓源。
9.如權(quán)利要求8所述的計(jì)算機(jī)主機(jī)板輸出入端口的測(cè)試裝置，其特征在于，上述多個(gè)游戲接口訊號(hào)引腳至少包含上述第三連接器的第一按鍵輸入訊號(hào)引腳、第二按鍵輸入訊號(hào)引腳、一X軸坐標(biāo)輸入訊號(hào)引腳以及一Y軸坐標(biāo)輸入訊號(hào)引腳。
10.如權(quán)利要求9所述的計(jì)算機(jī)主機(jī)板輸出入端口的測(cè)試裝置，其特征在于，上述第一以及上述第二按鍵輸入訊號(hào)引腳分別經(jīng)由上述提升電阻耦接至上述第一電壓源，而上述X軸以及上述Y軸坐標(biāo)輸入訊號(hào)引腳則分別耦接至上述第二電壓源。
11.如權(quán)利要求10所述的計(jì)算機(jī)主機(jī)板輸出入端口的測(cè)試裝置，其特征在于，上述第一電壓源是一供應(yīng)電源，而上述第二電壓源是一接地。
12.如權(quán)利要求1所述的計(jì)算機(jī)主機(jī)板輸出入端口的測(cè)試裝置，其特征在于，還至少包含第四連接器，設(shè)置在上述電路板上，其具有第一串行接口控制引腳與第一及一第二串行接口狀態(tài)引腳耦接在一起而形成第一環(huán)回連結(jié)，第二串行接口控制引腳與第三及第四串行接口狀態(tài)引腳耦接在一起而形成第二環(huán)回連結(jié)，一串行數(shù)據(jù)輸出引腳與一串行數(shù)據(jù)輸入引腳耦接在一起而形成第三環(huán)回連結(jié)，用來(lái)與上述計(jì)算機(jī)主機(jī)板上的串行端其相對(duì)應(yīng)的引腳建立電氣上的連結(jié)。
13.如權(quán)利要求12所述的計(jì)算機(jī)主機(jī)板輸出入端口的測(cè)試裝置，其特征在于，上述第一串行接口控制引腳是上述第四連接器的一DTR引腳，而上述第二串行接口控制引腳是上述第四連接器的一RTS引腳。
14.如權(quán)利要求12所述的計(jì)算機(jī)主機(jī)板輸出入端口的測(cè)試裝置，其特征在于，上述第一串行接口狀態(tài)引腳是上述第四連接器的一DCD引腳，其中上述第二串行接口狀態(tài)引腳是上述第四連接器的一DSR引腳，其中上述第三串行接口狀態(tài)引腳是上述第四連接器的一CTS引腳，而上述第四串行接口狀態(tài)引腳是上述第四連接器的一RI引腳。
15.如權(quán)利要求12所述的計(jì)算機(jī)主機(jī)板輸出入端口的測(cè)試裝置，其特征在于，上述串行數(shù)據(jù)輸出引腳是上述第四連接器的一TXD引腳，而上述串行數(shù)據(jù)輸入引腳是上述第四連接器的一RXD引腳。
16.如權(quán)利要求1所述的計(jì)算機(jī)主機(jī)板輸出入端口的測(cè)試裝置，其特征在于，還至少包含第五連接器，設(shè)置在上述電路板上，其具有一對(duì)傳送引腳與一對(duì)接收引腳相對(duì)應(yīng)地耦接在一起而形成一對(duì)環(huán)回連結(jié)，用來(lái)與上述計(jì)算機(jī)主機(jī)板上的網(wǎng)絡(luò)端口其相對(duì)應(yīng)的引腳建立電氣上的連結(jié)。
17.如權(quán)利要求1所述的計(jì)算機(jī)主機(jī)板輸出入端口的測(cè)試裝置，其特征在于，還至少包含第六連接器，設(shè)置在上述電路板上，其至少包含一音訊接口引腳，用來(lái)與上述計(jì)算機(jī)主機(jī)板上的一音訊端口其相對(duì)應(yīng)的引腳建立電氣上的連結(jié)；以及一振蕩器，耦接至該音訊接口引腳，用來(lái)產(chǎn)生一測(cè)試訊號(hào)給該音訊接口引腳。
18.如權(quán)利要求17所述的計(jì)算機(jī)主機(jī)板輸出入端口的測(cè)試裝置，其特征在于，上述音訊接口引腳是上述音訊端口的一麥克風(fēng)引腳，上述音訊端口還至少包含一對(duì)立體聲輸出引腳以及一對(duì)立體聲輸入引腳。
19.如權(quán)利要求1所述的計(jì)算機(jī)主機(jī)板輸出入端口的測(cè)試裝置，其特在于，還至少包含第七連接器，設(shè)置在上述電路板上，其具有一鍵盤接口數(shù)據(jù)訊號(hào)引腳與一鍵盤接口時(shí)鐘訊號(hào)引腳耦接在一起而形成一環(huán)回連結(jié)，用來(lái)與上述計(jì)算機(jī)主機(jī)板上的一鍵盤連接端口其相對(duì)應(yīng)的引腳建立電氣上的連結(jié)。
20.如權(quán)利要求1所述的計(jì)算機(jī)主機(jī)板輸出入端口的測(cè)試裝置，其特征在于，還至少包含第八連接器，設(shè)置在上述電路板上，其具有一PS/2接口數(shù)據(jù)訊號(hào)引腳與一PS/2接口時(shí)鐘訊號(hào)引腳耦接在一起而形成一環(huán)回連結(jié)，用來(lái)與上述計(jì)算機(jī)主機(jī)板上的一PS/2鼠標(biāo)連接端口其相對(duì)應(yīng)的引腳建立電氣上的連結(jié)。
全文摘要
本發(fā)明涉及一種計(jì)算機(jī)主機(jī)板輸出入端口的測(cè)試裝置，受測(cè)的主機(jī)板具有存放測(cè)試碼的非揮發(fā)性內(nèi)存，以便取代原本的BIOS碼來(lái)初始化該主機(jī)板并測(cè)試其I/O端；受測(cè)主機(jī)板由測(cè)試碼進(jìn)行開機(jī)后，位于其上的中央處理器便可以執(zhí)行測(cè)試碼中的測(cè)試?yán)?。為了配合這些測(cè)試I/O端口的測(cè)試?yán)?，須將本發(fā)明的裝置連接上受測(cè)的計(jì)算機(jī)主機(jī)板，再者，本發(fā)明的裝置包括各種的連接器及測(cè)試電路，以便與受測(cè)主機(jī)板上的各I/O端建立電氣上的連結(jié)，再透過(guò)測(cè)試?yán)虂?lái)檢查I/O端口的每一引腳。
文檔編號(hào)G06F19/00GK1503132SQ20031011435
公開日2004年6月9日 申請(qǐng)日期2003年11月13日 優(yōu)先權(quán)日2002年11月21日
發(fā)明者陳志國(guó), 黃智煒 申請(qǐng)人:威盛電子股份有限公司