專利名稱：以信號傳輸動態(tài)分析來輔助電路串擾分析的方法
技術領域：
本發(fā)明提供一種評估電路串擾(cross-talk)的方法，尤指一種根據(jù)電路實際運作時信號變化(transition)來分析電路串擾以使分析結果符合電路實際運作情況的方法。
背景技術：
在高度發(fā)達的現(xiàn)代化信息社會中，各種各樣用來處理信號、運算數(shù)據(jù)的電子電路，無疑地是信息建設最重要的根本之一；小到手機、個人數(shù)字助理(PDA)、個人電腦，大到整合諸多終端機的網(wǎng)路服務主機，無不以精密復雜的電子電路來處理電子信號、整合信息，滿足多樣化的系統(tǒng)需求?，F(xiàn)代的電子電路多以半導體制程制作的集成電路做為主體，在封裝之后成為晶片，以廣泛運用于各種微處理器系統(tǒng)。
隨著半導體制程技術的進步，電子電路于制程中電路布局(layout)的尺寸也隨之縮小，而電路中的元件集成度則不斷提高，使得晶片的體積也隨之減少，更能符合現(xiàn)代信息業(yè)界對電路輕薄短小的要求。然而，隨著電路的體積越縮越小，電路中各元件及線路間的距離也隨之變小，使各線路間的電氣耦合程度更大，而各線路上傳遞的信號也更容易因為電氣耦合而相互干擾，使信號的品質不如預期。電路中因各線路間電氣耦合所導致的信號相互干擾，就是所謂的串擾。為進一步說明電路串擾發(fā)生的情形，請參考

圖1；圖1所示為一典型電路10的示意圖。在電路10中，電路方塊12A、12B、14A、14B、16A、16B及18A、18B為電路10的電路構筑方塊，譬如說是由多個邏輯門或導電晶體組織出來而能執(zhí)行特定功能的結構方塊。而電路10中的線路L1至L4則分別連接于電路方塊12A與12B、14A與14B、16A與16B以及18A與18B之間，用來在各電路方塊間傳遞電子信號。
在元件集成度高的電路10中，線路與線路間的距離(像是圖1中標出的距離D12、D23)也會非常接近，舉例來說，在現(xiàn)在的0.18μm(micron)制程中，各線路間的距離可能就小于1μm；在這種情況下，線路與線路間的電氣耦合程度也就更高。雖然在電路10中，線路L1、L2、L3及L4互相隔離絕緣，但線路與線路間會等效形成一電容，而使線路間的電氣特性通過這等效電容相互耦合。像是在圖1中，線路L1、L2間的電氣耦合可以用一等效電容C12來等效；通過此等效電容C12，線路L1、L2間的信號就會互相干擾，形成串擾。同理，線路L2、L3間的電氣耦合也可用等效電容C23來衡量；而線路L4與線路L1、L2及L3間的電氣耦合程度也可分別用電容C14、C24及C34來等效模擬。像是線路L1、L2的距離較近(也就是說，距離D12小于距離D23)，且線路L1、L2相互平行的部分較長(也就是距離D0較長)，故線路L1、L2間電氣耦合的程度也會比其他線路間來得高。
為進一步說明電氣耦合對電路中信號的影響，請繼續(xù)參考圖2A(并同時參考圖1)；圖2A所示即為電路10中傳輸于不同線路的信號的波形時序圖，圖2A的橫軸為時間，縱軸為波形信號電位的大小。在理想的情況下，電路10中的各個線路間都有良好的電氣隔離，傳輸于不同線路上的信號波形也不會彼此干擾；圖2A中的波形20A、20B就是在這種理想情況下，分別傳輸于電路10中兩不同線路(譬如說是線路L1、L2)的數(shù)字信號。但是，在實際的情況下，電路10不同線路間的電氣耦合，會使兩條線路間的信號相互干擾，導致串擾。像是圖2A中的波形20C，就是理想的波形20A在線路間電氣耦合的影響下，實際會呈現(xiàn)的波形。像是在時點t0、t1之間，線路L1上的波形20A原本應維持低電位，但此時段間在另一線路L2上為高電位的波形20B，會通過線路間的電氣耦合而使波形20A無法維持為低電位，而呈現(xiàn)出波形20C中略微增高的信號電位。同理，在時點t1、t2間，原本線路L1上的信號波形應維持于波形20A的高電位；但線路L2在同時段間低電位的波形20B卻通過電氣耦合使線路L1上的波形下降而形成波形20C。當線路L1上理想的波形20A因電氣耦合而劣化為波形20B后，線路L1上信號的噪聲裕度(noise margine)就會減少；就像圖2A中時點t0至t2間的波形，原本理想的波形20A在高低電位間有電位V0的差異，但在波形20B中，信號高低間的差異只有較小的電位V1。若差異電位V1過小或是噪聲過大，就無法分辨波形20A傳遞的信號到底是高電位或是低電位的數(shù)字信號了。此外，像在時點t3時，線路L1及L2上的波形皆同步升高至高電位，通過線路間的相長的電氣耦合，線路L1上的波形電位會增高至超過正常的高電位(如波形20C所示)，此種情況可能會導致線路L1因信號過強而燒毀。
除了影響信號電位之外，線路間的串擾也會導致信號傳輸?shù)臅r域表現(xiàn)。請參考圖2B；圖2B所示分別為線路L1、L2上不同處的波形時序圖，其中各波形的橫軸為時間，縱軸為信號電位大小。假設電路方塊12A要經(jīng)由線路L1傳輸信號至電路方塊12B；而電路方塊14B則要將信號由線路L2傳輸至電路方塊14A，而波形26A、26B及26C即線路L1分別于位置22A、22B及22C上電位變化的波形；波形28A、28B及28C則是線路L2分別于位置24A、24B及24C上電位變化的波形。如圖2B中所示，在時點t5、t6間，正值波形26B的上升沿(rising edge)；但對波形28B來說，則剛好是信號的下降沿(falling edge)。此時波形28B的下降沿會通過線路間的電氣耦合拉低波形26B中上升沿上升的速度，導致波形26B要花較長時間才能上升，并進一步影響波形26C信號變化的速度。換句話說，在線路L1上傳輸?shù)男盘枙蚓€路間各信號上升沿、下降沿同步發(fā)生而導致預期外的額外延遲(delay)，最終將使電路10中各電路方塊無法正確地依照電路預設的信號時序協(xié)調運作。
請參考圖3。為了減少電路中因線路間電氣耦合所導致的串擾影響，在電路設計時，都要特別分析電路中串擾導致的效應；圖3所示，即為現(xiàn)有技術中，于電路設計時分析串擾影響的流程100示意圖。圖3中的流程100，設有下列的步驟步驟102電路功能設計。在此步驟中，會依據(jù)電路功能的需求，而在“元件”極的層次配置用來達成電路功能所需的電晶體、邏輯門等等電路元件。換句話說，在本步驟中，是決定要由哪些電晶體或邏輯門來組合出所需的電路以達成該電路應有的功能。沿用圖1中的例子，假設現(xiàn)在流程100要進行電路10的電路設計及串擾分析；而且，做為一個極度簡化以方便說明的例子，假設電路10的功能包含在電路方塊12A、12B中接收信號A、B并將這兩個信號做及運算(AND)后反相輸出為信號C，在電路方塊14A、14B中接收信號E反相輸出為信號D，在電路方塊16A、16B中接收信號F后緩沖(buffer)輸出為驅動能力較高的信號G，以及在電路方塊18A、18B中接收信號H以反相輸出為信號I。因此，
在本步驟中，會決定以及閘(AND gate)30A、反相器30B等等相關電路元件來達成上述的功能，就如圖3中的附圖32所示。步驟104電路布局設計。在步驟102中決定電路10元件級的配置后，在此步驟中就要考慮如何以實際半導體制程中的電路布局來實現(xiàn)步驟102中的電路設計。如現(xiàn)有技術者所知，在半導體制程中，會以不同的摻雜區(qū)(活性區(qū))、氧化層、場氧化層、導電層、多晶硅層等等來實現(xiàn)各種電晶體、邏輯門及各元件間的布線；而本步驟中就包括了具體設計各電晶體、邏輯門于不同層的面積，各電晶體、邏輯門間的布線層(舉例來說，以某一導電層來實現(xiàn)線路L1至L3，以另一導電層來實現(xiàn)線路L4)、以及布線寬度、長短等等；就如圖3中附圖34所示意的(其中電路方塊12A、12B等等之中電晶體相關的布局已為習知，故附圖34中未繪出)。經(jīng)過布局設計后，各電路方塊在電路10中占用的面積及線路L1至L4的幾何構造都已確定。在實際實施本步驟時，可在電腦系統(tǒng)中使用工具軟體來輔助設計，以達到自動定位及繞線(APR，AutoP1acement & Routing)的功能。步驟106為了要分析電路串擾，在本步驟中要進行參數(shù)萃取。在步驟104中決定電路布局后，就能根據(jù)布線的幾何結構來計算出各線路及線路間與電氣耦合相關的電氣參數(shù)；包括線路上電阻的分布、各線路間耦合等效電容的電容值大小等等。在半導體制程中，各導電的多晶硅、導電層其實每單位面積都具有一定的分布電阻(distributed resistance)；在線路的布線層及幾何結構確定后，就能計算出分布電阻在各線路上分布的情形。同樣地，各線路間電氣耦合的等效電容也和各線路間的幾何距離有關；本步驟中也能一并計算出相關的耦合等效電容的電容值。在實際執(zhí)行本步驟時，也可藉助容阻(RC，Resistor and Capacitor)分析的工具軟體，如STAR RC來輔助分析。步驟108取得耦合網(wǎng)路。由步驟106中參數(shù)萃取的結果，就能取得用來分析電路串擾所需的耦合網(wǎng)路(coupling net)。為了要考慮線路間的串擾，必需要得知電路10中各線路的電阻分布、線路間的等效耦合電容等等參數(shù)。經(jīng)過步驟106的參數(shù)萃取后，就能得到各線路上及線路間與電氣耦合有關的相關參數(shù)。如圖3中的附圖38所示，此時線路L1至L4的分布電阻及相互間耦合的等效電容皆已求出，電路10中的各線路也就組合出一個設有電阻、電感的耦合網(wǎng)路。得到耦合網(wǎng)路后，就能進一步分析各線路間電氣耦合的程度。在實際實施時，此步驟也可由步驟106中使用的容阻分析工具軟體來一并完成。一般來說，在使用前述的工具軟體來完成步驟106、108的分析后，容阻分析工具軟體可在電路10的各條線路間，計算排比出電氣耦合最嚴重的復數(shù)條線路。在較為復雜的電路(像是應用晶片)中，各電路方塊間互連的線路可能多達數(shù)千條，而前述的容阻分析工具軟體可依照使用者(電路設計者)的要求，排比出電氣耦合情形最嚴重的復數(shù)條線路(舉例來說，電氣耦合最嚴重的頭一千條線路)。步驟110串擾分析；也就是信號完整度(SI，Signal Integrity)的分析。根據(jù)步驟108中得到的耦合網(wǎng)路，來計算出各線路間串擾對各線路上信號影響的程度。在現(xiàn)有的技術中，串擾分析都是考慮最悲觀(pessimistic)情形下的信號干擾。舉例來說，在考慮線路L1及L2的串擾時，會假設線路L1、L2上剛好會分別有兩個信號在同一時間于兩線路上反向傳播而互相進行完全相消的耦合(如圖2B中所示)，使得L1上傳輸?shù)男盘栄舆t的時間最長。或者，假設線路L1、L2上均有頻繁的信號變化(transition，即信號電位在高低電位間切換)，造成對L1上信號最大程度的干擾(類似圖2A中所示)。另外，也可能假設線路L1、L2間剛好同時都有信號由低電位變換為高電位，使得線路L1上的相長的耦合最大，以考慮線路L1上可能出現(xiàn)的最高信號電位。換句話說，在最悲觀的串擾分析中，是假設在各線路上有不同的評估信號在傳輸，而這些評估信號剛好都能造成最嚴重的串擾影響。在實際進行本步驟時，也可利用諸如MDC SI等信號分析工具軟體來輔助分析。如步驟108中所述，在利用容阻分析工具軟體得到電氣耦合程度最嚴重的多條線路后，就能利用前述的信號分析工具軟體來分析這多條線路上串擾影響的程度。通常，經(jīng)由此步驟分析過后，可針對電路10中每一線路受串擾影響的程度列表比較，讓電路設計者得知在最悲觀的情形下，電路10中有哪些線路會最容易受到串擾的影響，而串擾影響的程度又是如何。而電路設計者根據(jù)上述的分析結果，就能回到步驟104中重新安排線路的布局，以減少線路受串擾影響的程度。
雖然步驟110中以最悲觀的情形來衡量各線路受串擾影響的程度，能以較為嚴格保守的標準來估計線路串擾；但在電路10依其設計的功能實際運作時，對電路10的某些線路來說，最悲觀的情形并不會發(fā)生。舉例來說，若在步驟110中分析出線路L1最容易受到線路L2的串擾影響；當線路L2上信號有頻繁的信號變化，通過電氣耦合，將會使線路L1上的信號受到相當影響。但在電路10實際運作的過程中，線路L2可能并不會有頻繁的信號變化；因為電路10運作的期間，線路L2只會傳輸?shù)皖l的信號(或甚至是直流的信號)，其單位時間中信號變化發(fā)生的頻率遠低于線路L1上信號變化發(fā)生的頻率。在這種情況下，線路L2剛好發(fā)生最悲觀情形下相消或相長的耦合的機率極低，因為兩線路上信號變化的頻率相差極大，不容易同步發(fā)生信號的變化；也因此在電路10真正依其功能運作的過程中，串擾的實際影響并不如步驟110中分析出來的那般嚴重。由于步驟110進行時，是依據(jù)步驟108中得到的耦合網(wǎng)路來做最悲觀的分析，而耦合網(wǎng)路僅包含電路中耦合等效電容、電阻分布等等的參數(shù)信息，并不能反應電路10如何運作，也不能實際反應電路10在運作的過程中，到底在各線路上會有什么樣的信號在傳輸。因此，步驟110也僅能假設電路10的各個線路上都剛好會發(fā)生最悲觀的信號同步地相長、相消，以得出標準最為嚴格的串擾分析結果。
對電路10的某一線路來說，若串擾分析中假設的最悲觀情形與電路實際運作時該線路及其他線路間信號傳輸?shù)那樾蜗嗖詈艽?，串擾分析的結果就會導致電路設計者誤判串擾發(fā)生的實際情況，讓電路設計者無法正確地進行電路布局的修正。舉例來說，若步驟110中的串擾分析反應線路L1會受線路L2嚴重的串擾影響，電路設計者可能就要由步驟110回到步驟104中重新設計線路L1布線的情形；但在電路10實際的運作過程中，線路L1、L2間信號發(fā)生最悲觀情形下同步相消、相長的耦合的機率極低，實際上并不容易發(fā)生嚴重的串擾。在這種情況下，標準過于嚴格的串擾分析，反而使電路設計者進行了不必要的布局重新設計。除了耗費不必要的布局設計的時間與成本外，由于現(xiàn)代越趨緊致的高集成度電路布局中，布局設計中的各項因素往往互相牽制(也就是trade-off)；若要將線路重新布局，可能就要犧牲某些其他因素。舉例來說，若要將線路的布線拉長，可能會使該線路上信號衰減的程度增加等等。而這些電路布局上的讓步，原本其實是不必要的。因此，不考慮電路實際運作時的信號傳輸，而一律以最悲觀的情形估計出來的嚴格串擾分析，反而會造成電路布局設計上不必要的資源耗費及設計妥協(xié)。
發(fā)明概述因此，本發(fā)明的主要目的在于提供一種考慮實際電路運作情形的串擾評估方法，以克服現(xiàn)有技術的缺點。
在現(xiàn)有技術中，串擾分析是以各線路上最悲觀的情形來做最嚴格的估計，未考慮電路實際運作時各線路上信號傳輸?shù)膶嶋H情形，容易導致串擾分析的結果失真，并造成電路布局設計上不必要的時間、成本的耗費。
在本發(fā)明的技術中，則是以電路功能模擬的結果來分析電路實際運作時各線路上信號傳輸?shù)那樾?，再利用模擬結果來進行/修正最悲觀串擾分析的結果。若是某兩線路上傳輸?shù)男盘栐趩挝粫r間內信號電位變化(transition)發(fā)生的頻率都很高，而最悲觀情形的串擾分析又顯示這兩線路間有很強的電氣耦合，代表此二線路在電路實際運作過程中的確很容易發(fā)生信號串擾。反之，若該兩線路上信號變化發(fā)生的頻率相差很大，即使最悲觀情形的串擾分析顯示這兩線路間會有很大的互耦串擾，在電路實際運作時，此二線路間實際的串擾影響也并不大。本發(fā)明即利用電路功能模擬的結果來復驗最悲觀情形的串擾分析，以確認最悲觀的情形是否會發(fā)生于電路實際運作期間；若最悲觀的情形并不會發(fā)生于電路實際運作期間，即使最悲觀的串擾分析顯示高串擾影響，也不必進行不必要的布局重設計，而使電路設計者能確實將布局設計的重點擺在真正會發(fā)生嚴重串擾影響的線路上。在另一優(yōu)選實施例中，可進一步依據(jù)電路功能模擬結果來進行最悲觀情形的串擾分析；或線路上信號變化發(fā)生的頻率較高，就容易受到串擾影響，可進行最悲觀情形的串擾分析。反之，若某一線路上信號變化的頻率較低，就不易受到高頻串擾影響，對該線路的串擾分析可適當省略，以加速電路設計的流程，節(jié)省電路設計的資源。
根據(jù)本發(fā)明的一方面，提供一種用來對一電路進行串擾(cross-talk)評估的方法，以估計兩傳輸于該電路中一第一線路及一第二線路的信號相互影響的程度，該方法至少包含根據(jù)該電路的功能，分析該電路運作時傳輸于該第一線路的第一動態(tài)信號及該第二線路的第二動態(tài)信號；以電腦模擬一第一評估信號及一第二評估信號分別傳輸于該第一線路及該第二線路，該第一線路與該第二線路互相影響的程度；以及根據(jù)該第一動態(tài)信號及該第二動態(tài)信號的情況，以決定是否使用該分析結果來修正該電路的布局設計，以減少電路串擾情況。
根據(jù)本發(fā)明的另一方面，提供一種用來對一電路進行串擾(cross-talk)評估的方法，以估計兩傳輸于該電路中一第一線路及一第二線路的信號相互影響的程度，該方法至少包含有根據(jù)該電路的功能，分析該電路運作時傳輸于該第一線路及該第二線路上的信號，并記錄該電路傳輸于該第一線路的信號為一第一動態(tài)信號，而該電路傳輸于該第二線路上的信號為一第二動態(tài)信號；以及根據(jù)該第一動態(tài)信號及該第二動態(tài)信號，進行一分析步驟，以根據(jù)該第一線路及該第二線路的布局(layout)，分析當一第一評估信號及一第二評估信號分別傳輸于該第一線路及該第二線路時，該第一評估信號及該第二評估信號間相互影響的程度，并產(chǎn)生一分析結果。
附圖簡要說明圖1為一典型電路的示意圖。
圖2A、2B為圖1中兩線路上的信號受串擾影響的示意圖。
圖3為現(xiàn)有技術中進行串擾評估的流程示意圖。
圖4為本發(fā)明中進行串擾評估的流程示意圖。
具體實施例方式
請參考圖4。圖4所示的流程圖即為本發(fā)明中進行串擾評估的流程200。流程200中的重要步驟包括有步驟202電路功能設計。如同圖3中的步驟102；步驟202也是在“元件級”的層次安排各導電晶體、邏輯門的配置，使其能完成電路預設的功能。步驟204電路布局設計。如同圖3中的步驟104，步驟204也是針對步驟202設計出來的電路做布線及電路布局。完成此步驟后，電路中各線路的幾何布局結構皆已確定。步驟206參數(shù)提取。等同于圖3中的步驟106，流程200在完成步驟204后，就能根據(jù)電路布局的幾何構造以及半導體制程中的各項參數(shù)(像是各多晶硅層、導電層的電阻率)，來計算出等效的耦合電容及各線路上的電阻分布。步驟208取得耦合網(wǎng)路。類似于圖3中步驟106、108間的關系，流程200在經(jīng)過步驟206的參數(shù)提取后，就能在步驟208中求出包含有線路等效耦合電容、電阻的耦合網(wǎng)路，并計算排比出各線路電氣耦合的程度。如同前面討論過的，流程200中的步驟206、208也可以使用容阻分析工具軟體來進行，以得到電氣耦合程度最嚴重的多條線路。步驟210設定信號監(jiān)控。本發(fā)明與現(xiàn)有技術的不同之處，即在于本發(fā)明中在進行串擾評估時，會進一步考慮電路實際運作時在各線路上真正的信號傳輸情形。為達成此目的，本發(fā)明會監(jiān)控電路中電氣耦合程度最嚴重的多條線路，以分析出在電路實際依其功能運作時，這些線路上信號傳輸?shù)那樾?。依?jù)步驟208中所得出的多條電氣耦合程度最嚴重的線路，在本步驟210就能設定要監(jiān)控哪些線路的實際信號傳輸情形。步驟212電路功能模擬。在本步驟中將模擬電路在實際運作的情形，并配合步驟210中設定要監(jiān)控的線路，模擬并記錄這些線路在電路依其功能運作時，線路上信號(可稱為動態(tài)信號)傳輸?shù)膶嶋H情形。在實際運作時，步驟210、212可使用電路模擬工具軟體來完成。舉例來說，在數(shù)字電路設計時，可使用Verilog模擬軟體來模擬電路運作時各邏輯門的輸出入信號，而步驟210可以用一個配合Verilog模擬軟體的PLI(類似于Verilog模擬軟體的附加程序，plug-in)來實現(xiàn)，以提示Verilog模擬軟體要監(jiān)控、儲存哪些線路信號傳輸?shù)哪M結果。步驟214串擾分析。在本發(fā)明的一實施例中，本步驟的串擾分析還是可以沿用圖3中步驟110的最悲觀情形串擾分析，以根據(jù)步驟206中列出的多條耦合最嚴重的線路，分析這些線路在最悲觀情形下串擾影響的程度；然后本發(fā)明就可進一步依據(jù)步驟212中取得的信號傳輸模擬結果，來復驗最悲觀情形(或類似的情形)是否真的會在實際電路運作中發(fā)生。若步驟212中的模擬結果顯示某兩線路在電路實際運作時都會頻繁地發(fā)生信號變化(transition，也就是信號在高低電位間切換的上升沿或下降沿)，甚至這兩線路上的信號變化會頻繁地同步發(fā)生，那么這兩線路間的信號傳輸情形就很類似最悲觀的情形，而最悲觀的串擾分析所得到的串擾影響程度，就會和電路實際運作時可能發(fā)生的串擾影響相當接近。反之，若步驟212中的模擬結果顯示，在電路實際運作中某兩線路動態(tài)信號的變化在單位時間中發(fā)生的次數(shù)相差較大，或是兩線路信號并不易同步發(fā)生上升沿、下降沿，與最悲觀的情形相差很大，那么即使最悲觀串擾分析反映出此兩線路間的串擾程度頗為嚴重，在電路實際運作時，此兩線路間實際上會發(fā)生的串擾也并不嚴重。在本發(fā)明中依據(jù)步驟210、212所得的結果進行串擾分析的復驗后，電路設計者就能將注意力集中在真正會在電路運作時有嚴重串擾影響的線路，而不會將電路設計的資源浪費在不會實際發(fā)生嚴重串擾的線路上。在本發(fā)明的另一優(yōu)選實施例中，本步驟則可直接針對步驟210、212中信號變化頻繁的線路，進行最悲觀情形的串擾分析。換句話說，步驟210、212可排比出信號變化最頻繁的復數(shù)條線路，這些線路也就是最有可能發(fā)生最悲觀信號傳輸情形的線路；然后本步驟即可直接針對這些線路做最悲觀串擾分析。無論是上述的何種實施例，本發(fā)明中都能以步驟210、212中信號模擬的結果為輔，反映出電路在依其功能運作的期間，實際可能會發(fā)生的串擾影響。而電路設計者就能依據(jù)這樣的串擾評估結果，回到步驟202或204，重新修正電路的設計或/及布局。
除了上述的步驟202、204、206、208、210及步驟212、214之外，在本發(fā)明的流程200中，還是可依循現(xiàn)有技術中的流程，另外在步驟206之后進行步驟216的串擾分析；而步驟216中的串擾分析基本上就和圖3中的步驟110相同。進行完步驟216后，也可返回至步驟204中重新進行電路布局的設計。由于本發(fā)明中的步驟210、212及214已依照電路設計的功能考慮電路實際運作的情形，故電路設計者也可回到步驟202中進行電路的重新設計，在電路“元件級”的層次就針對串擾影響來進一步修正電路的設計，使得本發(fā)明的流程200能在功能及布局設計兩方面以更有彈性的作法來減輕串擾的影響。
在現(xiàn)有技術中，串擾分析及評估都不會考慮電路中各線路在電路實際運作時真正會發(fā)生的信號傳輸情形，僅依據(jù)電路的布局等結構進行最悲觀的串擾分析，不僅無法反映出電路運作時真實的串擾影響，也容易導致電路設計者進行不必要的電路重設計，無端耗費電路設計的資源。相較之下，在本發(fā)明的技術中，則進一步考慮了電路中各線路在實際運作時真正的信號傳輸情形，能讓電路設計者針對電路運作時真正會發(fā)生嚴重串擾的線路進行修正，能避免電路設計資源的浪費，還可在電路功能、布局兩方面對串擾影響進行修正，達到較佳的效果。
以上所述僅為本發(fā)明的優(yōu)選實施例，凡依本發(fā)明權利要求所做的均等變化與修飾，皆應屬本發(fā)明專利申請的涵蓋范圍。
權利要求
1.一種用來對一電路進行串擾(cross-talk)評估的方法，以估計兩傳輸于該電路中一第一線路及一第二線路的信號相互影響的程度，該方法至少包含根據(jù)該電路的功能，分析該電路運作時傳輸于該第一線路的第一動態(tài)信號及該第二線路的第二動態(tài)信號；以電腦模擬一第一評估信號及一第二評估信號分別傳輸于該第一線路及該第二線路，該第一線路與該第二線路互相影響的程度；以及根據(jù)該第一動態(tài)信號及該第二動態(tài)信號的情況，以決定是否使用該分析結果來修正該電路的布局設計，以減少電路串擾情況。
2.如權利要求1所述的方法，其中若該第一動態(tài)信號及該第二動態(tài)信號中信號電位變化(transition)的頻率較多，則使用該分析結果來修正該電路的布局設計。
3.如權利要求1所述的方法，其中若該第一動態(tài)信號及該第二動態(tài)信號中信號電位變化的頻率較少，則不使用該分析結果來修正該電路的布局設計。
4.如權利要求1所述的方法，其中該第一評估信號及該第二評估信號是為讓該電路產(chǎn)生最大電路串擾的信號。
5.如權利要求1所述的方法，其中以電腦模擬該第一評估信號及該第二評估信號分別傳輸于該第一線路及該第二線路，是以電腦計算該第一線路與第二線路的電阻值與電容值，以取得一耦合電路，計算該第一評估信號與該第二評估信號在該耦合電路上的電路串擾。
6.一種用來對一電路進行串擾(cross-talk)評估的方法，以估計兩傳輸于該電路中一第一線路及一第二線路的信號相互影響的程度，該方法至少包含有根據(jù)該電路的功能，分析該電路運作時傳輸于該第一線路及該第二線路上的信號，并記錄該電路傳輸于該第一線路的信號為一第一動態(tài)信號，而該電路傳輸于該第二線路上的信號為一第二動態(tài)信號；根據(jù)該第一線路及該第二線路的布局(layout)，分析當一第一評估信號及一第二評估信號分別傳輸于該第一線路及該第二線路時，該第一評估信號及該第二評估信號間相互影響的程度，并產(chǎn)生一分析結果；以及根據(jù)該第一動態(tài)信號及該第二動態(tài)信號間的差異，修正該分析結果。
7.如權利要求6所述的方法，另包含有根據(jù)該修正后的分析結果改變該第一線路及該第二線路的布局。
8.如權利要求6所述的方法，其中該第一評估信號及該第二評估信號間相互影響的程度，大于該第一動態(tài)信號及該第二動態(tài)信號間相互影響的程度。
9.一種用來對一電路進行串擾(cross-talk)評估的方法，以估計兩傳輸于該電路中一第一線路及一第二線路的信號相互影響的程度，該方法至少包含有根據(jù)該電路的功能，分析該電路運作時傳輸于該第一線路及該第二線路上的信號，并記錄該電路傳輸于該第一線路的信號為一第一動態(tài)信號，而該電路傳輸于該第二線路上的信號為一第二動態(tài)信號；以及根據(jù)該第一動態(tài)信號及該第二動態(tài)信號，進行一分析步驟，以根據(jù)該第一線路及該第二線路的布局(layout)，分析當一第一評估信號及一第二評估信號分別傳輸于該第一線路及該第二線路時，該第一評估信號及該第二評估信號間相互影響的程度，并產(chǎn)生一分析結果。
10.如權利要求9所述的方法，其另包含有根據(jù)該修正后的分析結果改變該第一線路及該第二線路的布局。
全文摘要
本發(fā)明是提供一種用來評估一電路串擾的方法，以估計該電路中各線路間因電氣耦合而導致的信號劣化。該方法包含有模擬該電路正常運作時傳輸于該電路中各線路上的信號，并根據(jù)模擬出來的信號進行或修正串擾分析，以根據(jù)該電路實際運作時信號的變化來估計該電路中各線路的串擾。
文檔編號G06F17/50GK1431788SQ03101508
公開日2003年7月23日 申請日期2003年1月10日 優(yōu)先權日2002年5月17日
發(fā)明者璩又明, 薛文皓 申請人:威盛電子股份有限公司